CN110767802B - 用于纳米级相变存储器单元的电极配置结构 - Google Patents
用于纳米级相变存储器单元的电极配置结构 Download PDFInfo
- Publication number
- CN110767802B CN110767802B CN201910907575.4A CN201910907575A CN110767802B CN 110767802 B CN110767802 B CN 110767802B CN 201910907575 A CN201910907575 A CN 201910907575A CN 110767802 B CN110767802 B CN 110767802B
- Authority
- CN
- China
- Prior art keywords
- material layer
- electrode
- electrode material
- phase
- configuration structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000007772 electrode material Substances 0.000 claims abstract description 62
- 239000012782 phase change material Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 31
- 230000008569 process Effects 0.000 claims abstract description 31
- 239000010410 layer Substances 0.000 claims description 109
- 150000004770 chalcogenides Chemical class 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 5
- 229910005936 Ge—Sb Inorganic materials 0.000 claims description 3
- -1 chalcogenide compounds Chemical class 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims 1
- 238000002425 crystallisation Methods 0.000 abstract description 12
- 230000008025 crystallization Effects 0.000 abstract description 12
- 230000005641 tunneling Effects 0.000 abstract description 4
- 230000002035 prolonged effect Effects 0.000 abstract description 3
- 230000008859 change Effects 0.000 description 18
- 238000013461 design Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000005280 amorphization Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种用于纳米级相变存储器单元的电极配置结构，其中：电极配置结构包括上层电极材料层、中间相变材料层、下层电极材料层；上层电极材料层包括外环电极和内部源端电极，上层电极材料层和下层电极材料层为非对称上下电极结构，水平投影为相交关系。在同一个单元中，同时构造了两种电极配置方式，在高阻非晶化过程中，采用水平工作模式，显著降低等效阻值R，读取电流增大，便于进行正确读取；在低阻晶化过程中，采用垂直工作模式，增大了等效阻值R，减小了工作电流，避免大电流的隧穿，延长器件寿命；因此平衡了纳米级相变材料的两相阻值的悬殊差异，简化并统一了外部接入电路。
Description
技术领域
本发明属于微电子领域，涉及一种用于纳米级相变存储器单元的电极配置结构，具体涉及一种以硫系相变材料为基底的相变存储器元件的设计及其应用。
背景技术
以硫系相变材料为基底的相变存储器，通过晶相和非晶相之间巨大的电阻差异来存储信息数据，甚至可以做到多级相变存储。这种相变过程随着尺寸减小而具有低功耗、高密度的成本优势，因而业界对纳米级相变存储器的开发极为关注。
目前在相变单元结构设计上比较成熟应用有T型结构、侧墙接触型结构等，其目的是为了降低非晶化过程的电流，从而降低功耗。这种结构把一个相变存储单元视作一个不变的两端元件，通过限制其中一端的截面积，增大非晶化过程的电流密度，降低非晶化过程的电流，从而降低功耗。
事实上在相变单元不断缩小的过程中，相变材料本身的纳米效应逐渐变得不可忽视。尤其是进入10nm尺度以下，非晶相的阻值变得非常大，导致读取电流过小无法正确读出，需要更大的电流才能读出；而晶相阻值非常小，大电流极易隧穿而表现出短接电路的特性，且与非晶态阻值差距过大、无法在同一测试仪器量程范围内读数。
因此，有必要提出一种适用于纳米级相变单元的电极配置结构，来解决这种两相阻值差异大的问题。
发明内容
针对现有技术以上缺陷或改进需求中的至少一种，特别是，在相变单元缩小到纳米级导致纳米效应突出的情况下，如何平衡两相阻值的悬殊差异，高阻非晶化过程中如何正确读取电流及如何降低功耗，低阻晶化过程中如何避免大电流隧穿短接，本发明提供了一种用于纳米级相变存储器单元的电极配置结构，在同一个单元中，同时构造了两种电极配置方式——内外环电极的水平电极配置和上下电极的垂直电极配置；在高阻非晶化过程中，采用水平工作模式，显著降低等效阻值R，读取电流增大，便于进行正确读取；在低阻晶化过程中，采用垂直工作模式，增大了等效阻值R，减小了工作电流，避免大电流的隧穿，延长器件寿命；因此平衡了纳米级相变材料的两相阻值的悬殊差异，从而可以在同一层次量程范围对器件进行擦写读操作，无需额外的放大电路，简化并统一了外部接入电路，降低外围电路在版图设计上的费用。
为实现上述目的，按照本发明的一个方面，提供了一种用于纳米级相变存储器单元的电极配置结构，其中：
所述电极配置结构包括上层电极材料层、中间相变材料层、下层电极材料层；
所述上层电极材料层包括外环电极和内部源端电极，所述内部源端电极位于所述外环电极中，两者之间具有环形槽；
所述上层电极材料层和下层电极材料层为非对称上下电极结构，水平投影为相交关系；所述下层电极材料层的侧方、所述中间相变材料层的下方配置有绝缘介质保护层；
在水平工作状态下，所述内部源端电极接源端，所述外环电极接漏端，所述下层电极材料层接高电位；
在垂直工作状态下，所述内部源端电极接源端，所述外环电极接高电位，所述下层电极材料层接漏端。
优选地，所述上层电极材料层和下层电极材料层不是基于同一次光刻工序形成的。
优选地，所述外环电极和内部源端电极是基于同一次光刻工序形成的，采用相同的材料。
优选地，所述上层电极材料层之上设置绝缘介质保护层。
优选地，所述上层电极材料层之上不设置绝缘介质保护层。
优选地，所述上层电极材料层和/或下层电极材料层与所述中间相变材料层之间设置金属粘附层或电极匹配层。
优选地，所述上层电极材料层和/或下层电极材料层与所述中间相变材料层直接接触、不设置金属粘附层或电极匹配层。
优选地，所述上层电极材料层的侧方、所述中间相变材料层的上方配置有绝缘介质保护层。
优选地，所述上层电极材料层的侧方、所述中间相变材料层的上方不配置绝缘介质保护层。
优选地，所述中间相变材料层采用硫系化合物或非硫系的Ge-Sb系列相变材料。
上述优选技术特征只要彼此之间未构成冲突就可以相互组合。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
1、本发明的用于纳米级相变存储器单元的电极配置结构，在同一个单元中，同时构造了两种电极配置方式——内外环电极的水平电极配置和上下电极的垂直电极配置；在高阻非晶化过程中，采用水平工作模式，降低等效阻值R；在低阻晶化过程中，采用垂直工作模式，增大等效阻值R；因此平衡了纳米级相变材料的两相阻值的悬殊差异，从而可以在同一层次量程范围对器件进行擦写读操作，无需额外的放大电路，简化并统一了外部接入电路，降低外围电路在版图设计上的费用。
2、本发明的用于纳米级相变存储器单元的电极配置结构，对于高阻非晶态，采用水平工作模式，其上层电极材料层的内电极接源端、外环电极共漏接地，电流从内部圆形等电势面水平流向外环等电势面，与方形结构相比，等效阻值R显著降低，读取电流增大，便于进行正确读取。
3、本发明的用于纳米级相变存储器单元的电极配置结构，其水平工作模式下，高阻非晶态时，降低等效阻值仅与特征尺寸相关，并且特征尺寸越小的单元，降低等效阻值能力越强，这一点可以有效抑制非晶硫系化合物材料尺寸缩小引起的本征阻值增大的现象。
4、本发明的用于纳米级相变存储器单元的电极配置结构，其水平工作模式下，电流从内部圆形等电势面水平流向外环等电势面，与方形结构相比，减小了一般意义上的两端元件串联电流损耗，从而降低了非晶化过程所需要的阈值电流，减小了整体功耗。
5、本发明的用于纳米级相变存储器单元的电极配置结构，对于低阻晶态，采用垂直工作模式，通过构造非对称的上下电极结构，将单元接入电路，电流在上下等电势面间垂直流动，相比较于正对垂直电极结构，增大了等效面间距L，重叠的正对面积分量小、减小了等效截面积S，从而增大等效电阻R，减小了工作电流，避免大电流的隧穿，延长器件寿命。
6、本发明的用于纳米级相变存储器单元的电极配置结构，在垂直工作模式下，通过构造非对称的上下电极结构，在正对面积分量发挥上述作用的同时，非正对面积分量分流了串联通路电流，增大串联过程电流扩散，也使得工作电流减小，工作电流越小，亚稳态的晶相结构越不容易被击穿。
附图说明
图1是本发明实施例的用于纳米级相变存储器单元的电极配置结构的剖面与俯视对应的展开示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。下面结合具体实施方式对本发明进一步详细说明。
作为本发明的一种较佳实施方式，如图1所示，本发明提供一种用于纳米级相变存储器单元的电极配置结构，其中：
所述电极配置结构100包括上层电极材料层120、中间相变材料层130、下层电极材料层140。
所述上层电极材料层120包括外环电极122和内部源端电极124，所述内部源端电极124位于所述外环电极122中，两者之间具有环形槽。
所述上层电极材料层120和下层电极材料层140为非对称上下电极结构，水平投影为相交关系，具有水平投影面积重叠的正对面积分量(上下电极、中间相变材料三者为相交关系)，也具有投影面积不重叠的非正对面积分量，且正对面积分量全部对应设置有中间相变材料层130，部分或全部非正对面积分量也对应设置有中间相变材料层130，如图1所示。所述下层电极材料层140的侧方、所述中间相变材料层130的下方配置有绝缘介质保护层150，优选地，该绝缘介质保护层150填充满所述上层电极材料层120及所述环形槽下的非正对面积分量。所述下层电极材料层140的侧方的绝缘介质保护层150是必需的，但是，所述外环电极122的外侧方、所述中间相变材料层130的上方，视应用场合不同也可能存在绝缘介质保护层150，优选地，该绝缘介质保护层150填充满所述下层电极材料层140上的非正对面积分量；视应用场合不同也可能不配置绝缘介质保护层150。
尽管在制备工艺上，所述外环电极122和内部源端电极124是基于同一次光刻工序形成的，优选的，材料性质并无任何差异，但是在本应用中源漏端具有不同的工作逻辑。
所述上层电极材料层120和下层电极材料层140在制备工艺上不是基于同一次光刻工序形成的，可以使用差异化的电极材料进行寿命保护。
在上下层电极接近中间相变材料层130之处是上层电极接触表面120A与下层电极接触表面140A，同样视情况分别可能存在金属粘附层或电极匹配层，也可以直接接触、不设置金属粘附层或电极匹配层。
对于惰性电极(例如Ti3W7)和化学势配置良好的相变材料(例如Ge2Sb2Te5)，不需要额外的附加层，上层电极材料层120和下层电极材料层140与中间相变材料层130直接接触。
对于活性电极材料如Pt、Ag等，则需要金属粘附层或电极匹配层(例如Ti)。
所述中间相变材料层130使用硫系化合物(chalcogenides)材料作为功能层，采用Ge-Sb-Te系列或AIST系列相变材料，或采用非硫系的Ge-Sb系列相变材料；器件作用过程中涉及物性变化的过程主要发生在中层相变材料层130靠近上层电极接触表面120A与下层电极接触表面140A的位置。
本发明的用于纳米级相变存储器单元的电极配置结构，在同一个单元中，同时构造了两种电极配置方式——内外环电极的水平电极配置和上下电极的垂直电极配置；在高阻非晶化过程中，采用水平工作模式，降低等效阻值R；在低阻晶化过程中，采用垂直工作模式。
在水平工作状态下，所述内部源端电极124接源端，所述外环电极122接漏端，所述下层电极材料层140接高电位，电流从内部源端电极124流向外环电极122。
在垂直工作状态下，所述内部源端电极124接源端，所述外环电极122接高电位，所述下层电极材料层140接漏端，电流从内部源端电极124流向下层电极材料层140。
在高阻非晶化过程中，采用水平工作模式，降低等效阻值R；在低阻晶化过程中，采用垂直工作模式，增大等效阻值R；因此平衡了纳米级相变材料的两相阻值的悬殊差异，从而可以在同一层次量程范围对器件进行擦写读操作，无需额外的放大电路，简化并统一了外部接入电路，降低外围电路在版图设计上的费用。具体原理如下。
<水平电极配置>
如图1所示，记内部圆形半径为r，环间距为l，内部源端电极124接源端、外环电极122共漏接地，电流从内部圆形等电势面水平流向外环等电势面。基于通用电阻计算公式估值
其中ρ为电阻率常数，L为等效面间距，S为等效截面积。沿径向积分
其中d为中间层相变材料层130的厚度，计算可得
与方形结构相比(注：A为方边长)
在A＝90nm，r＝180nm条件下，同比阻值降低约114倍。
可以看到这一结构降低等效阻值仅与特征尺寸相关，并且特征尺寸越小的单元，降低等效阻值能力越强，这一点可以有效抑制非晶硫系化合物材料尺寸缩小引起的本征阻值增大的现象。
对于高阻非晶态，其上层电极材料层的内电极接源端、外环电极共漏接地，电流从内部圆形等电势面水平流向外环等电势面，与方形结构相比，等效阻值R显著降低，读取电流增大，便于进行正确读取。
采用水平电极配置结构，电流从内部圆形等电势面水平流向外环等电势面，与方形结构相比，减小了一般意义上的两端元件串联电流损耗，从而降低了非晶化过程所需要的阈值电流，减小了整体功耗。
<垂直电极配置>
如图1所示，将单元接入电路，内部源端电极124接源端，外环电极122接高电位，下层电极材料层140接漏端，电流在上下等电势面间垂直流动，基于通用电阻计算公式定性估值
电阻率常数ρ保持不变，非对称上下电极相比较于正对垂直电极结构，增大等效面间距L，减小等效截面积S，从而增大等效电阻R。由于工艺上制备相变材料层厚度一般在20纳米以下，通常平面工艺尺寸要大两个量级左右，所以非正对面积分量对阻值贡献远小于正对面积，因此当正对面积减小为原来的1/x，可视作等效面间距L不变，等效截面积S减小为原来的1/x，则电阻值将增大x倍，工作电流可有效降低，避免大电流的隧穿，延长器件寿命。
通过构造非对称的上下电极结构，在正对面积分量发挥上述作用的同时，非正对面积分量分流了串联通路电流，增大串联过程电流扩散，也使得工作电流减小，工作电流越小，亚稳态的晶相结构越不容易被击穿。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种用于纳米级相变存储器单元的电极配置结构，其特征在于：
所述电极配置结构(100)包括上层电极材料层(120)、中间相变材料层(130)、下层电极材料层(140)；
所述上层电极材料层(120)包括外环电极(122)和内部源端电极(124)，所述内部源端电极(124)位于所述外环电极(122)中，两者之间具有环形槽；
所述上层电极材料层(120)和下层电极材料层(140)为非对称上下电极结构，水平投影为相交关系；所述下层电极材料层(140)的侧方、所述中间相变材料层(130)的下方配置有绝缘介质保护层(150)；
在水平工作状态下，所述内部源端电极(124)接源端，所述外环电极(122)接漏端，所述下层电极材料层(140)接高电位；
在垂直工作状态下，所述内部源端电极(124)接源端，所述外环电极(122)接高电位，所述下层电极材料层(140)接漏端。
2.如权利要求1所述的用于纳米级相变存储器单元的电极配置结构，其特征在于：
所述上层电极材料层(120)和下层电极材料层(140)不是基于同一次光刻工序形成的。
3.如权利要求1所述的用于纳米级相变存储器单元的电极配置结构，其特征在于：
所述外环电极(122)和内部源端电极(124)是基于同一次光刻工序形成的，采用相同的材料。
4.如权利要求1所述的用于纳米级相变存储器单元的电极配置结构，其特征在于：
所述上层电极材料层(120)之上设置绝缘介质保护层。
5.如权利要求1所述的用于纳米级相变存储器单元的电极配置结构，其特征在于：
所述上层电极材料层(120)之上不设置绝缘介质保护层。
6.如权利要求1所述的用于纳米级相变存储器单元的电极配置结构，其特征在于：
所述上层电极材料层(120)和/或下层电极材料层(140)与所述中间相变材料层(130)之间设置金属粘附层或电极匹配层。
7.如权利要求1所述的用于纳米级相变存储器单元的电极配置结构，其特征在于：
所述上层电极材料层(120)和/或下层电极材料层(140)与所述中间相变材料层(130)直接接触、不设置金属粘附层或电极匹配层。
8.如权利要求1所述的用于纳米级相变存储器单元的电极配置结构，其特征在于：
所述上层电极材料层(120)的侧方、所述中间相变材料层(130)的上方配置有绝缘介质保护层(150)。
9.如权利要求1所述的用于纳米级相变存储器单元的电极配置结构，其特征在于：
所述上层电极材料层(120)的侧方、所述中间相变材料层(130)的上方不配置绝缘介质保护层(150)。
10.如权利要求1所述的用于纳米级相变存储器单元的电极配置结构，其特征在于：
所述中间相变材料层(130)采用硫系化合物或非硫系的Ge-Sb系列相变材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910907575.4A CN110767802B (zh) | 2019-09-24 | 2019-09-24 | 用于纳米级相变存储器单元的电极配置结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910907575.4A CN110767802B (zh) | 2019-09-24 | 2019-09-24 | 用于纳米级相变存储器单元的电极配置结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110767802A CN110767802A (zh) | 2020-02-07 |
| CN110767802B true CN110767802B (zh) | 2021-03-09 |
Family
ID=69330372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910907575.4A Active CN110767802B (zh) | 2019-09-24 | 2019-09-24 | 用于纳米级相变存储器单元的电极配置结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110767802B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1967861A (zh) * | 2005-11-19 | 2007-05-23 | 尔必达存储器株式会社 | 电可重写非易失存储元件 |
| US20070267624A1 (en) * | 2006-05-22 | 2007-11-22 | Energy Conversion Devices, Inc. | Multi-functional chalcogenide electronic devices having gain |
| CN100521279C (zh) * | 2003-03-10 | 2009-07-29 | 能源变换设备有限公司 | 多终端硫族化物开关器件 |
| CN102379009A (zh) * | 2009-04-09 | 2012-03-14 | 高通股份有限公司 | 相变随机存取存储器的菱形式四电阻器单元 |
| US8399285B2 (en) * | 2008-04-28 | 2013-03-19 | Hynix Semiconductor Inc. | Phase change memory device having a bent heater and method for manufacturing the same |
| CN109686755A (zh) * | 2018-12-26 | 2019-04-26 | 上海集成电路研发中心有限公司 | 高密度相变存储器及其制备方法 |
-
2019
- 2019-09-24 CN CN201910907575.4A patent/CN110767802B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100521279C (zh) * | 2003-03-10 | 2009-07-29 | 能源变换设备有限公司 | 多终端硫族化物开关器件 |
| CN1967861A (zh) * | 2005-11-19 | 2007-05-23 | 尔必达存储器株式会社 | 电可重写非易失存储元件 |
| US20070267624A1 (en) * | 2006-05-22 | 2007-11-22 | Energy Conversion Devices, Inc. | Multi-functional chalcogenide electronic devices having gain |
| US8399285B2 (en) * | 2008-04-28 | 2013-03-19 | Hynix Semiconductor Inc. | Phase change memory device having a bent heater and method for manufacturing the same |
| CN102379009A (zh) * | 2009-04-09 | 2012-03-14 | 高通股份有限公司 | 相变随机存取存储器的菱形式四电阻器单元 |
| CN109686755A (zh) * | 2018-12-26 | 2019-04-26 | 上海集成电路研发中心有限公司 | 高密度相变存储器及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| A high speed asymmetric T-shape cell in NMOS-selected phase change memory chip;J.H. Wang, et al.;《Solid-State Electronics》;20130228;第8卷;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110767802A (zh) | 2020-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11183633B2 (en) | Switch device, storage apparatus, and memory system | |
| EP1947696B1 (en) | Nonvolatile memory device comprising a switching device and a resistant material and method of manufacturing the same | |
| US9059391B2 (en) | Self-rectifying RRAM cell structure and 3D crossbar array architecture thereof | |
| TWI401684B (zh) | 調整聚合物記憶體單元之程式化臨界的系統及方法 | |
| CN107431069B (zh) | 开关器件和存储装置 | |
| US8295074B2 (en) | Memory cell | |
| US8513639B2 (en) | Resistive-switching memory and fabrication method thereof | |
| US20150349253A1 (en) | Highly Reliable Nonvolatile Memory and Manufacturing Method Thereof | |
| JPWO2016052097A1 (ja) | スイッチ素子および記憶装置 | |
| CN103367365B (zh) | 小晶粒三维存储器 | |
| US9831290B2 (en) | Semiconductor memory device having local bit line with insulation layer formed therein | |
| CN110767802B (zh) | 用于纳米级相变存储器单元的电极配置结构 | |
| US9219099B1 (en) | Memory structure and preparation method thereof | |
| CN110635030B (zh) | 用于纳米级相变存储器单元的垂直电极配置结构 | |
| US10892300B2 (en) | Storage device | |
| CN110635031B (zh) | 用于纳米级相变存储器单元的水平电极配置结构 | |
| CN110783454B (zh) | 纳米级相变存储器单元电极配置结构的加工方法 | |
| US9246090B2 (en) | Storage device and storage unit | |
| CN110783455B (zh) | 纳米级相变存储器单元水平电极配置结构的制造使用方法 | |
| CN103413890B (zh) | 超低功耗阻变非挥发性存储器、其制作方法及操作方法 | |
| CN110767801B (zh) | 纳米级相变存储器单元的垂直电极配置结构的加工方法 | |
| JP2019153621A (ja) | 相変化材料および相変化材料を用いた相変化型メモリ素子 | |
| Minanda et al. | ReRAM for Embedded Application: A Review | |
| KR100903418B1 (ko) | 전자이주 효과를 이용한 메모리 셀 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information |
Inventor after: Tong Hao Inventor after: Ma Ping Inventor after: Miao Xiangshui Inventor before: Ma Ping Inventor before: Tong Hao Inventor before: Miao Xiangshui |
|
| CB03 | Change of inventor or designer information |