CN110783455B - 纳米级相变存储器单元水平电极配置结构的制造使用方法 - Google Patents
纳米级相变存储器单元水平电极配置结构的制造使用方法 Download PDFInfo
- Publication number
- CN110783455B CN110783455B CN201910907571.6A CN201910907571A CN110783455B CN 110783455 B CN110783455 B CN 110783455B CN 201910907571 A CN201910907571 A CN 201910907571A CN 110783455 B CN110783455 B CN 110783455B
- Authority
- CN
- China
- Prior art keywords
- electrode
- material layer
- upper electrode
- phase
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 230000008859 change Effects 0.000 title abstract description 16
- 239000012782 phase change material Substances 0.000 claims abstract description 51
- 239000007772 electrode material Substances 0.000 claims abstract description 36
- 230000008569 process Effects 0.000 claims abstract description 20
- 238000001259 photo etching Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 95
- 238000000151 deposition Methods 0.000 claims description 8
- 150000004770 chalcogenides Chemical class 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- -1 chalcogenide compound Chemical class 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 229910005936 Ge—Sb Inorganic materials 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims 1
- 238000005280 amorphization Methods 0.000 abstract description 5
- 230000009467 reduction Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种用于纳米级相变存储器单元的水平电极配置结构的制造及使用方法，按照工序依次生长下层相变材料层和上层电极材料层；加工时，上层电极材料层基于同一次光刻工序形成外环共漏接地上层电极和内部源端上层电极；使用时，内部源端上层电极接源端、外环共漏接地上层电极共漏接地、不可进行源漏端交换，电流从内部源端上层电极的等电势面水平流向外环共漏接地上层电极的外环等电势面。对于高阻非晶态，与方形结构相比，等效阻值R显著降低，读取电流增大，便于进行正确读取。而且，电流的水平流向方式减小了一般意义上的两端元件串联电流损耗，从而降低了非晶化过程所需要的阈值电流，减小了整体功耗。
Description
技术领域
本发明属于微电子领域，涉及一种用于纳米级相变存储器单元的水平电极配置结构的制造及使用方法，具体涉及一种以硫系相变材料为基底的相变存储器元件的设计、制造方法及其应用。
背景技术
以硫系相变材料为基底的相变存储器，通过晶相和非晶相之间巨大的电阻差异来存储信息数据，甚至可以做到多级相变存储。这种相变过程随着尺寸减小而具有低功耗、高密度的成本优势，因而业界对纳米级相变存储器的开发极为关注。
目前在相变单元结构设计上比较成熟应用有T型结构、侧墙接触型结构等，其目的是为了降低非晶化过程的电流，从而降低功耗。这种结构把一个相变存储单元视作一个不变的两端元件，通过限制其中一端的截面积，增大非晶化过程的电流密度，降低非晶化过程的电流，从而降低功耗。
事实上在相变单元不断缩小的过程中，相变材料本身的纳米效应逐渐变得不可忽视。尤其是进入10nm尺度以下，非晶相的阻值变得非常大，导致读取电流过小无法正确读出，需要更大的电流才能读出。
因此，有必要提出一种适用于纳米级相变单元的新型电极配置结构的制造方法，来解决纳米级下、高阻非晶化过程中的读取电流过小的问题以及功耗问题。
发明内容
针对现有技术以上缺陷或改进需求中的至少一种，特别是，在相变单元缩小到纳米级导致纳米效应突出的情况下，高阻非晶化过程中如何正确读取电流及如何降低功耗，本发明提供了一种用于纳米级相变存储器单元的水平电极配置结构的制造及使用方法，对于高阻非晶态，其上层电极材料层的内电极接源端、外环电极共漏接地，电流从内部圆形等电势面水平流向外环等电势面，与方形结构相比，等效阻值R显著降低(特征尺寸越小的单元，降低等效阻值能力越强)，读取电流增大，便于进行正确读取。而且，电流的水平流向方式减小了一般意义上的两端元件串联电流损耗，从而降低了非晶化过程所需要的阈值电流，减小了整体功耗。
为实现上述目的，按照本发明的一个方面，提供了一种用于纳米级相变存储器单元的水平电极配置结构的制造及使用方法，包括如下步骤：
S1、首先在硅基底上生长下层相变材料层；
S2、随后经过光刻曝光工序，在所述下层相变材料层上部形成诸多并排圆环状的光刻胶掩膜版图形；
S3、之后进行上层电极材料层的沉积；
S4、此后经过光刻去胶工序，在所述上层电极材料层中形成外环共漏接地上层电极和内部源端上层电极，所述内部源端上层电极位于所述外环共漏接地上层电极中，两者之间留下环形槽；
S5、将所述内部源端上层电极接源端、所述外环共漏接地上层电极共漏接地、不可进行源漏端交换，电流从所述内部源端上层电极的等电势面水平流向所述外环共漏接地上层电极的外环等电势面。
优选地，在步骤S1中，使用溅射的方式在硅基底上形成所述下层相变材料层。
优选地，在步骤S1中，所述下层相变材料层采用硫系化合物。
优选地，所述下层相变材料层采用Ge-Sb-Te系列相变材料。
优选地，所述下层相变材料层采用AIST系列相变材料。
优选地，在步骤S1中，所述下层相变材料层采用非硫系的Ge-Sb系列相变材料。
优选地，所述下层相变材料层的生长厚度为10-nm。
优选地，在步骤S3之前，如果所述上层电极材料层选用活性电极，则在所述上层电极材料层和下层相变材料层之间的电极接触面先生长一层金属粘附层或电极匹配层，再在该金属粘附层或电极匹配层上进行上层电极材料层的沉积。
优选地，在步骤S3之前，如果所述上层电极材料层选用与下层的相变材料相适配的惰性电极，则直接在所述下层相变材料层上进行上层电极材料层的沉积。
优选地，所述惰性电极选用Ti3W7，所述下层的相变材料选用Ge2Sb2Te5。
优选地，在步骤S4与步骤S5之间，先在所述上层电极材料层之上即分别在所述外环共漏接地上层电极和内部源端上层电极之上沉积一层绝缘介质保护层，再转入步骤S5。
优选地，在步骤S4与步骤S5之间，无需在所述上层电极材料层之上即分别在所述外环共漏接地上层电极和内部源端上层电极之上沉积一层绝缘介质保护层，直接转入步骤S5。
上述优选技术特征只要彼此之间未构成冲突就可以相互组合。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
1、本发明的用于纳米级相变存储器单元的水平电极配置结构及其制造及使用方法中，对于高阻非晶态，其上层电极材料层的内电极接源端、外环电极共漏接地，电流从内部圆形等电势面水平流向外环等电势面，与方形结构相比，等效阻值R显著降低，读取电流增大，便于进行正确读取。
2、本发明的用于纳米级相变存储器单元的水平电极配置结构及其制造及使用方法中，降低等效阻值仅与特征尺寸相关，并且特征尺寸越小的单元，降低等效阻值能力越强，这一点可以有效抑制非晶硫系化合物材料尺寸缩小引起的本征阻值增大的现象。
3、本发明的用于纳米级相变存储器单元的水平电极配置结构及其制造及使用方法中，电流从内部圆形等电势面水平流向外环等电势面，与方形结构相比，减小了一般意义上的两端元件串联电流损耗，从而降低了非晶化过程所需要的阈值电流，减小了整体功耗。
附图说明
图1是本发明实施例的用于纳米级相变存储器单元的水平电极配置结构的制造及使用方法的剖面与俯视对应的展开示意图。
图2是本发明实施例的用于纳米级相变存储器单元的水平电极配置结构的制造及使用方法的流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。下面结合具体实施方式对本发明进一步详细说明。
作为本发明的一种较佳实施方式，如图1所示，本发明提供一种用于纳米级相变存储器单元的水平电极配置结构，其中：
所述水平电极配置结构100包括上层电极材料层120和下层相变材料层130；
所述上层电极材料层120包括外环共漏接地上层电极122和内部源端上层电极124，所述内部源端上层电极124位于所述外环共漏接地上层电极122中，两者之间具有环形槽。尽管在制备工艺上，所述外环共漏接地上层电极122和内部源端上层电极124是基于同一次光刻工序形成的，材料性质并无任何差异，但是在本应用中不可将其视作通常的两端元件进行源漏端交换。在所述上层电极材料层120之上，视应用场合不同可能存在绝缘介质保护层，如SiO2等，这里并未绘出。在另一些应用场合下，则不存在绝缘介质保护层。
在所述上层电极材料层120和所述下层相变材料层130之间是电极接触表面120A，对于惰性电极(例如Ti3W7)和化学势配置良好的相变材料(例如Ge2Sb2Te5)，不需要额外的附加层，上层电极材料层120和下层相变材料层130直接接触。
对于活性电极材料如Pt、Ag等，可能存在金属粘附层或电极匹配层(例如Ti)。
所述下层相变材料层130使用硫系化合物(chalcogenides)材料作为功能层，采用Ge-Sb-Te系列或AIST系列相变材料，或使用非硫系的Ge-Sb系列相变材料；器件作用过程中涉及物性变化的过程主要发生在下层相变材料层130靠近电极接触表面120A的位置。
如图2所示，本发明的用于纳米级相变存储器单元的水平电极配置结构的制造及使用方法，包括如下步骤：
S1、首先使用溅射的方式在硅基底上形成所述下层相变材料层130，所述下层相变材料层130采用硫系化合物，包括但不限于Ge-Sb-Te系列相变材料和AIST系列相变材料，生长厚度视需求从十几纳米至几十纳米不等。
S2、随后经过光刻曝光工序，在所述下层相变材料层130上部形成诸多并排圆环状的光刻胶掩膜版图形。
S3、之后进行上层电极材料层120的沉积。
在步骤S3之前，如果所述上层电极材料层120选用活性电极如Pt、Ag等，则在所述上层电极材料层120和下层相变材料层130之间的电极接触面120A需要先用溅射工艺生长一层3-5nm不等的金属粘附层或电极匹配层，取决于活性电极与相变材料的适配程度，可选用Ti等材料，再在该金属粘附层或电极匹配层上进行上层电极材料层120的沉积。
在步骤S3之前，如果所述上层电极材料层120选用与下层的相变材料匹配良好的惰性电极，形成组合(如惰性电极选用Ti3W7，下层的相变材料选用Ge2Sb2Te5)，则直接在所述下层相变材料层130上进行上层电极材料层120的沉积。
S4、此后经过光刻去胶工序(剥离或刻蚀方式)，在所述上层电极材料层120中形成外环共漏接地上层电极122和内部源端上层电极124，所述内部源端上层电极124位于所述外环共漏接地上层电极122中，两者之间留下环形槽。在所述上层电极材料层120之上，视应用场合不同可能存在绝缘介质保护层，如SiO2等；在另一些应用场合下，则不存在绝缘介质保护层。由此，即可完成制备。
S5、使用时，将所述内部源端上层电极124接源端、所述外环共漏接地上层电极122共漏接地、不可进行源漏端交换，电流从所述内部源端上层电极124的等电势面水平流向所述外环共漏接地上层电极122的外环等电势面。
如图1所示，记内部圆形半径为r，环间距为l，内部源端上层电极124接源端、外环共漏接地上层电极122共漏接地，电流从内部圆形等电势面水平流向外环等电势面。
基于通用电阻计算公式估值
其中ρ为电阻率常数，L为等效面间距，S为等效截面积。沿径向积分
其中d为下层相变材料层130的厚度，计算可得
与方形结构相比(注：A为方边长)
在A＝90nm，r＝180nm条件下，同比阻值降低约114倍。
可以看到这一结构降低等效阻值仅与特征尺寸相关，并且特征尺寸越小的单元，降低等效阻值能力越强，这一点可以有效抑制非晶硫系化合物材料尺寸缩小引起的本征阻值增大的现象。
本发明的用于纳米级相变存储器单元的水平电极配置结构及其制造及使用方法中，对于高阻非晶态，其上层电极材料层的内电极接源端、外环电极共漏接地，电流从内部圆形等电势面水平流向外环等电势面，与方形结构相比，等效阻值R显著降低，读取电流增大，便于进行正确读取。
采用水平电极配置结构，电流从内部圆形等电势面水平流向外环等电势面，与方形结构相比，减小了一般意义上的两端元件串联电流损耗，从而降低了非晶化过程所需要的阈值电流，减小了整体功耗。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种用于纳米级相变存储器单元的水平电极配置结构的制造方法，其特征在于，包括如下步骤：
S1、首先在硅基底上生长下层相变材料层(130)；
S2、随后经过光刻曝光工序，在所述下层相变材料层(130)上部形成诸多并排圆环状的光刻胶掩膜版图形；
S3、之后进行上层电极材料层(120)的沉积；
S4、此后经过光刻去胶工序，在所述上层电极材料层(120)中形成外环共漏接地上层电极(122)和内部源端上层电极(124)，所述内部源端上层电极(124)位于所述外环共漏接地上层电极(122)中，两者之间留下环形槽；
S5、将所述内部源端上层电极(124)接源端、所述外环共漏接地上层电极(122)共漏接地、不可进行源漏端交换，电流从所述内部源端上层电极(124)的等电势面水平流向所述外环共漏接地上层电极(122)的外环等电势面。
2.如权利要求1所述的用于纳米级相变存储器单元的水平电极配置结构的制造方法，其特征在于：
在步骤S1中，使用溅射的方式在硅基底上形成所述下层相变材料层(130)。
3.如权利要求1所述的用于纳米级相变存储器单元的水平电极配置结构的制造方法，其特征在于：
在步骤S1中，所述下层相变材料层(130)采用硫系化合物。
4.如权利要求3所述的用于纳米级相变存储器单元的水平电极配置结构的制造方法，其特征在于：
所述下层相变材料层(130)采用Ge-Sb-Te系列相变材料或AIST系列相变材料。
5.如权利要求3所述的用于纳米级相变存储器单元的水平电极配置结构的制造方法，其特征在于：
所述下层相变材料层(130)采用非硫系的Ge-Sb系列相变材料。
6.如权利要求1所述的用于纳米级相变存储器单元的水平电极配置结构的制造方法，其特征在于：
在步骤S3之前，如果所述上层电极材料层(120)选用活性电极，则在所述上层电极材料层(120)和下层相变材料层(130)之间的电极接触面(120A)先生长一层金属粘附层或电极匹配层，再在该金属粘附层或电极匹配层上进行上层电极材料层(120)的沉积。
7.如权利要求1所述的用于纳米级相变存储器单元的水平电极配置结构的制造方法，其特征在于：
在步骤S3之前，如果所述上层电极材料层(120)选用与下层的相变材料相适配的惰性电极，则直接在所述下层相变材料层(130)上进行上层电极材料层(120)的沉积。
8.如权利要求7所述的用于纳米级相变存储器单元的水平电极配置结构的制造方法，其特征在于：
所述惰性电极选用Ti3W7，所述下层的相变材料选用Ge2Sb2Te5。
9.如权利要求1所述的用于纳米级相变存储器单元的水平电极配置结构的制造方法，其特征在于：
在步骤S4与步骤S5之间，先在所述上层电极材料层(120)之上即分别在所述外环共漏接地上层电极(122)和内部源端上层电极(124)之上沉积一层绝缘介质保护层，再转入步骤S5。
10.如权利要求1所述的用于纳米级相变存储器单元的水平电极配置结构的制造方法，其特征在于：
在步骤S4与步骤S5之间，无需在所述上层电极材料层(120)之上即分别在所述外环共漏接地上层电极(122)和内部源端上层电极(124)之上沉积一层绝缘介质保护层，直接转入步骤S5。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910907571.6A CN110783455B (zh) | 2019-09-24 | 2019-09-24 | 纳米级相变存储器单元水平电极配置结构的制造使用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910907571.6A CN110783455B (zh) | 2019-09-24 | 2019-09-24 | 纳米级相变存储器单元水平电极配置结构的制造使用方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110783455A CN110783455A (zh) | 2020-02-11 |
| CN110783455B true CN110783455B (zh) | 2021-06-18 |
Family
ID=69383734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910907571.6A Active CN110783455B (zh) | 2019-09-24 | 2019-09-24 | 纳米级相变存储器单元水平电极配置结构的制造使用方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110783455B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101000945A (zh) * | 2006-01-09 | 2007-07-18 | 财团法人工业技术研究院 | 相变化存储元件及其制造方法 |
| CN101236985A (zh) * | 2007-02-02 | 2008-08-06 | 旺宏电子股份有限公司 | 一种具有共平面电极表面的存储单元装置及其制造方法 |
| EP1710807B1 (en) * | 2005-04-08 | 2008-11-26 | STMicroelectronics S.r.l. | Phase change memory cell with tubular heater and manufacturing method thereof |
| CN101661992A (zh) * | 2008-08-29 | 2010-03-03 | 中国科学院上海微系统与信息技术研究所 | 相变存储单元器件的复合电极结构 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4860248B2 (ja) * | 2005-11-26 | 2012-01-25 | エルピーダメモリ株式会社 | 相変化メモリ装置および相変化メモリ装置の製造方法 |
| JP5072843B2 (ja) * | 2006-07-21 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8497705B2 (en) * | 2010-11-09 | 2013-07-30 | Macronix International Co., Ltd. | Phase change device for interconnection of programmable logic device |
| KR102008365B1 (ko) * | 2014-02-03 | 2019-08-07 | 에스케이하이닉스 주식회사 | 전자 장치 |
-
2019
- 2019-09-24 CN CN201910907571.6A patent/CN110783455B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1710807B1 (en) * | 2005-04-08 | 2008-11-26 | STMicroelectronics S.r.l. | Phase change memory cell with tubular heater and manufacturing method thereof |
| CN101000945A (zh) * | 2006-01-09 | 2007-07-18 | 财团法人工业技术研究院 | 相变化存储元件及其制造方法 |
| CN101236985A (zh) * | 2007-02-02 | 2008-08-06 | 旺宏电子股份有限公司 | 一种具有共平面电极表面的存储单元装置及其制造方法 |
| CN101661992A (zh) * | 2008-08-29 | 2010-03-03 | 中国科学院上海微系统与信息技术研究所 | 相变存储单元器件的复合电极结构 |
Non-Patent Citations (1)
| Title |
|---|
| 相变存储器存储单元结构与工艺研究;韩武豪;《CNKI 中国优秀硕士学位论文全文数据库（电子期刊） 信息科技辑》;20111231;"4 相变存储器工艺研究"部分 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110783455A (zh) | 2020-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8513639B2 (en) | Resistive-switching memory and fabrication method thereof | |
| TW587347B (en) | Multiple data state memory cell | |
| JP5564035B2 (ja) | 炭素系メモリ素子を含むメモリセルおよびその形成方法 | |
| US20060163553A1 (en) | Phase change memory and fabricating method thereof | |
| US20120061637A1 (en) | 3-d structured nonvolatile memory array and method for fabricating the same | |
| JP2007214565A (ja) | ダイオード兼用抵抗素子を具備する相変化ｒａｍ、その製造及び動作方法 | |
| JP2008153624A (ja) | 炭素フィラメントメモリおよびその形成方法 | |
| WO2021003904A1 (zh) | 一种相变存储器及其制作方法 | |
| CN110931635B (zh) | 低密度变化的超晶格相变薄膜、相变存储器及其制备方法 | |
| CN110212088B (zh) | 一种二维材料相变存储单元 | |
| CN108807667B (zh) | 一种三维堆叠存储器及其制备方法 | |
| US9537093B1 (en) | Memory structure | |
| CN110556476A (zh) | 二维材料改良的超晶格相变薄膜、相变存储器及制备方法 | |
| US20130069031A1 (en) | Multilevel resistive memory having large storage capacity | |
| CN110783455B (zh) | 纳米级相变存储器单元水平电极配置结构的制造使用方法 | |
| CN113241405A (zh) | 一种诱导硫系相变材料结晶的方法及其应用 | |
| CN112652714A (zh) | 一种相变存储器阵列的制备方法 | |
| CN110783454B (zh) | 纳米级相变存储器单元电极配置结构的加工方法 | |
| CN103531710B (zh) | 一种高速低功耗相变存储器单元及其制备方法 | |
| CN110635031B (zh) | 用于纳米级相变存储器单元的水平电极配置结构 | |
| CN115955843A (zh) | 一种三维相变存储器及其制备方法 | |
| CN112447831B (zh) | 提升铁电晶体管性能的器件结构及制备方法 | |
| CN110635030B (zh) | 用于纳米级相变存储器单元的垂直电极配置结构 | |
| CN115084368A (zh) | 一种基于导电丝电极的相变存储器及其制备方法 | |
| CN110767801B (zh) | 纳米级相变存储器单元的垂直电极配置结构的加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Tong Hao Inventor after: Ma Ping Inventor after: Miao Xiangshui Inventor before: Ma Ping Inventor before: Tong Hao Inventor before: Miao Xiangshui |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |