CN110783454B - 纳米级相变存储器单元电极配置结构的加工方法 - Google Patents

纳米级相变存储器单元电极配置结构的加工方法 Download PDF

Info

Publication number
CN110783454B
CN110783454B CN201910906752.7A CN201910906752A CN110783454B CN 110783454 B CN110783454 B CN 110783454B CN 201910906752 A CN201910906752 A CN 201910906752A CN 110783454 B CN110783454 B CN 110783454B
Authority
CN
China
Prior art keywords
material layer
electrode
electrode material
layer
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910906752.7A
Other languages
English (en)
Other versions
CN110783454A (zh
Inventor
马平
童浩
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201910906752.7A priority Critical patent/CN110783454B/zh
Publication of CN110783454A publication Critical patent/CN110783454A/zh
Application granted granted Critical
Publication of CN110783454B publication Critical patent/CN110783454B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

本发明公开了一种用于纳米级相变存储器单元的电极配置结构的加工方法，按照工序依次生长下层电极材料层、中间相变材料层、上层电极材料层；加工时，上层电极材料层基于同一次光刻曝光工序形成外环电极和内部源端电极，且将上层电极材料层和下层电极材料层加工为非对称上下电极结构，水平投影为相交关系。从而在同一个单元中，构造了两种电极配置方式，在高阻非晶化过程中，采用水平工作模式，显著降低等效阻值R，读取电流增大，便于进行正确读取；在低阻晶化过程中，采用垂直工作模式，增大了等效阻值R，减小了工作电流，避免大电流的隧穿，延长器件寿命；因此平衡了纳米级相变材料的两相阻值的悬殊差异，简化并统一了外部接入电路。

Description

纳米级相变存储器单元电极配置结构的加工方法
技术领域
本发明属于微电子领域，涉及一种用于纳米级相变存储器单元的电极配置结构的加工及使用方法，具体涉及一种以硫系相变材料为基底的相变存储器元件的设计、加工制造方法及其应用。
背景技术
以硫系相变材料为基底的相变存储器，通过晶相和非晶相之间巨大的电阻差异来存储信息数据，甚至可以做到多级相变存储。这种相变过程随着尺寸减小而具有低功耗、高密度的成本优势，因而业界对纳米级相变存储器的开发极为关注。
目前在相变单元结构设计上比较成熟应用有T型结构、侧墙接触型结构等，其目的是为了降低非晶化过程的电流，从而降低功耗。这种结构把一个相变存储单元视作一个不变的两端元件，通过限制其中一端的截面积，增大非晶化过程的电流密度，降低非晶化过程的电流，从而降低功耗。
事实上在相变单元不断缩小的过程中，相变材料本身的纳米效应逐渐变得不可忽视。尤其是进入10nm尺度以下，非晶相的阻值变得非常大，导致读取电流过小无法正确读出，需要更大的电流才能读出；而晶相阻值非常小，大电流极易隧穿而表现出短接电路的特性，且与非晶态阻值差距过大、无法在同一测试仪器量程范围内读数。
因此，有必要提出一种适用于纳米级相变单元的电极配置结构的加工使用方法，来解决这种两相阻值差异大的问题。
发明内容
针对现有技术以上缺陷或改进需求中的至少一种，特别是，在相变单元缩小到纳米级导致纳米效应突出的情况下，如何平衡两相阻值的悬殊差异，高阻非晶化过程中如何正确读取电流及如何降低功耗，低阻晶化过程中如何避免大电流隧穿短接，本发明提供了一种用于纳米级相变存储器单元的电极配置结构的加工及使用方法，在同一个单元中，同时构造了两种电极配置方式——内外环电极的水平电极配置和上下电极的垂直电极配置；在高阻非晶化过程中，采用水平工作模式，显著降低等效阻值R，读取电流增大，便于进行正确读取；在低阻晶化过程中，采用垂直工作模式，增大了等效阻值R，减小了工作电流，避免大电流的隧穿，延长器件寿命；因此平衡了纳米级相变材料的两相阻值的悬殊差异，从而可以在同一层次量程范围对器件进行擦写读操作，无需额外的放大电路，简化并统一了外部接入电路，降低外围电路在版图设计上的费用。
为实现上述目的，按照本发明的一个方面，提供了一种用于纳米级相变存储器单元的电极配置结构的加工及使用方法，其中，所述电极配置结构包括上层电极材料层、中间相变材料层、下层电极材料层，其加工及使用方法包括如下步骤：
S1、首先经过第一次光刻曝光工序在硅基底上形成下层电极材料层的光刻胶掩膜版图形，以及用于中间相变材料层、上层电极材料层对准的定标图形；
S2、然后生长下层电极材料层，经过光刻去胶工序去除第一次光刻曝光工序的光刻胶，此时需要沉积一层绝缘介质保护层填充下层电极材料层光刻后形成的侧方空隙；
S3、在开始中间相变材料层制备前，利用步骤S1中的定标图形，使用第二次光刻曝光工序在下层电极材料层的上表面形成中间相变材料层的光刻胶掩膜版图形；
S4、然后在下层电极材料层和绝缘介质保护层上生长中间相变材料层，随后经过光刻去胶工序去除第二次光刻曝光工序的光刻胶；
S5、在开始上层电极材料层制备前，利用步骤S1中的定标图形，使用第三次光刻曝光工序在中间相变材料层的上表面形成诸多并排圆环状的光刻胶掩膜版图形；
S6、然后以与下层电极材料层形成非对称上下电极结构的方式，生长上层电极材料层；上下电极结构具有水平投影面积重叠的正对面积分量，也具有投影面积不重叠的非正对面积分量，且正对面积分量全部对应设置有所述中间相变材料层，部分或全部非正对面积分量也对应设置有所述中间相变材料层；
S7、随后经过光刻去胶工序去除第三次光刻曝光工序的光刻胶，使得所述上层电极材料层形成有外环电极和内部源端电极，所述内部源端电极位于所述外环电极中，两者之间留下环形槽；且使得所述上层电极材料层和下层电极材料层的水平投影为相交关系；
S8、在水平工作状态下，所述内部源端电极接源端，所述外环电极接漏端，所述下层电极材料层接高电位；
在垂直工作状态下，所述内部源端电极接源端，所述外环电极接高电位，所述下层电极材料层接漏端。
优选地，在步骤S2、步骤S4、步骤S6中所述下层电极材料层、中间相变材料层和上层电极材料层任一的生长，是以磁控溅射的方式进行。
优选地，在步骤S2、步骤S4、步骤S7中的光刻去胶工序中的任一，采用剥离或刻蚀的方式。
优选地，如果下层电极材料层选用与中间的相变材料相适配的惰性电极，则直接在下层电极材料层和绝缘介质保护层上进行中间相变材料层的沉积；
和/或，
如果上层电极材料层选用与中间的相变材料相适配的惰性电极，则直接在中间相变材料层上进行上层电极材料层的沉积。
优选地，如果下层电极材料层选用活性电极，则在下层电极材料层和中间相变材料层之间的电极接触面先生长一层金属粘附层或电极匹配层；利用步骤S1中的定标图形，使用第二次光刻曝光工序在该金属粘附层或电极匹配层的上表面形成中间相变材料层的光刻胶掩膜版图形，再在该金属粘附层或电极匹配层上进行中间相变材料层的沉积；
和/或，
如果上层电极材料层选用活性电极，则在中间相变材料层和上层电极材料层之间的电极接触面先生长一层金属粘附层或电极匹配层，利用步骤S1中的定标图形，使用第二次光刻曝光工序在该金属粘附层或电极匹配层的上表面形成上层电极材料层的光刻胶掩膜版图形，再在该金属粘附层或电极匹配层上进行上层电极材料层的沉积。
优选地，在步骤S4与步骤S5之间，还存在如下步骤：
不同的相变存储器单元各自的中间相变材料层之间，需要绝缘介质保护层，用以隔离各个单元的相变材料层。
优选地，所述上层电极材料层和下层电极材料层分别采用不同的电极材料。
优选地，所述中间相变材料层采用硫系化合物或非硫系的Ge-Sb系列相变材料。
优选地，在步骤S7之后，在上层电极材料层之上生长一层绝缘介质保护层；
或者，在步骤S7之后，在上层电极材料层之上无需生长绝缘介质保护层。
优选地，在步骤S7之后，在上层电极材料层的侧方、中间相变材料层的上方，生长一层绝缘介质保护层；
或者，在步骤S7之后，在上层电极材料层的侧方、中间相变材料层的上方，无需生长绝缘介质保护层。
上述优选技术特征只要彼此之间未构成冲突就可以相互组合。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
1、本发明的用于纳米级相变存储器单元的电极配置结构及其加工及使用方法，在同一个单元中，同时构造了两种电极配置方式——内外环电极的水平电极配置和上下电极的垂直电极配置；在高阻非晶化过程中，采用水平工作模式，降低等效阻值R；在低阻晶化过程中，采用垂直工作模式，增大等效阻值R；因此平衡了纳米级相变材料的两相阻值的悬殊差异，从而可以在同一层次量程范围对器件进行擦写读操作，无需额外的放大电路，简化并统一了外部接入电路，降低外围电路在版图设计上的费用。
2、本发明的用于纳米级相变存储器单元的电极配置结构及其加工及使用方法，对于高阻非晶态，采用水平工作模式，其上层电极材料层的内电极接源端、外环电极共漏接地，电流从内部圆形等电势面水平流向外环等电势面，与方形结构相比，等效阻值R显著降低，读取电流增大，便于进行正确读取。
3、本发明的用于纳米级相变存储器单元的电极配置结构及其加工及使用方法，其水平工作模式下，高阻非晶态时，降低等效阻值仅与特征尺寸相关，并且特征尺寸越小的单元，降低等效阻值能力越强，这一点可以有效抑制非晶硫系化合物材料尺寸缩小引起的本征阻值增大的现象。
4、本发明的用于纳米级相变存储器单元的电极配置结构及其加工及使用方法，其水平工作模式下，电流从内部圆形等电势面水平流向外环等电势面，与方形结构相比，减小了一般意义上的两端元件串联电流损耗，从而降低了非晶化过程所需要的阈值电流，减小了整体功耗。
5、本发明的用于纳米级相变存储器单元的电极配置结构及其加工及使用方法，对于低阻晶态，采用垂直工作模式，通过构造非对称的上下电极结构，将单元接入电路，电流在上下等电势面间垂直流动，相比较于正对垂直电极结构，增大了等效面间距L，重叠的正对面积分量小、减小了等效截面积S，从而增大等效电阻R，减小了工作电流，避免大电流的隧穿，延长器件寿命。
6、本发明的用于纳米级相变存储器单元的电极配置结构及其加工及使用方法，在垂直工作模式下，通过构造非对称的上下电极结构，在正对面积分量发挥上述作用的同时，非正对面积分量分流了串联通路电流，增大串联过程电流扩散，也使得工作电流减小，工作电流越小，亚稳态的晶相结构越不容易被击穿。
附图说明
图1是本发明实施例的用于纳米级相变存储器单元的电极配置结构的剖面与俯视对应的展开示意图；
图2是本发明实施例的用于纳米级相变存储器单元的电极配置结构的加工及使用方法的流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。下面结合具体实施方式对本发明进一步详细说明。
作为本发明的一种较佳实施方式，如图1所示，本发明提供一种用于纳米级相变存储器单元的电极配置结构，其中：
所述电极配置结构100包括上层电极材料层120、中间相变材料层130、下层电极材料层140。
所述上层电极材料层120包括外环电极122和内部源端电极124，所述内部源端电极124位于所述外环电极122中，两者之间具有环形槽。
所述上层电极材料层120和下层电极材料层140为非对称上下电极结构，水平投影为相交关系，具有水平投影面积重叠的正对面积分量(上下电极、中间相变材料三者为相交关系)，也具有投影面积不重叠的非正对面积分量，且正对面积分量全部对应设置有中间相变材料层130，部分或全部非正对面积分量也对应设置有中间相变材料层130，如图1所示。所述下层电极材料层140的侧方、所述中间相变材料层130的下方配置有绝缘介质保护层150，优选地，该绝缘介质保护层150填充满所述上层电极材料层120及所述环形槽下的非正对面积分量。所述下层电极材料层140的侧方的绝缘介质保护层150是必需的，但是，所述外环电极122的外侧方、所述中间相变材料层130的上方，视应用场合不同也可能存在绝缘介质保护层150，优选地，该绝缘介质保护层150填充满所述下层电极材料层140上的非正对面积分量；视应用场合不同也可能不配置绝缘介质保护层150。
尽管在制备工艺上，所述外环电极122和内部源端电极124是基于同一次光刻曝光工序形成的，优选的，材料性质并无任何差异，但是在本应用中源漏端具有不同的工作逻辑。
所述上层电极材料层120和下层电极材料层140在制备工艺上不是基于同一次光刻曝光工序形成的，可以使用差异化的电极材料进行寿命保护。
在上下层电极接近中间相变材料层130之处是上层电极接触表面120A与下层电极接触表面140A，同样视情况分别可能存在金属粘附层或电极匹配层，也可以直接接触、不设置金属粘附层或电极匹配层。
对于惰性电极(例如Ti3W7)和化学势配置良好的相变材料(例如Ge2Sb2Te5)，不需要额外的附加层，上层电极材料层120和下层电极材料层140与中间相变材料层130直接接触。
对于活性电极材料如Pt、Ag等，则需要金属粘附层或电极匹配层(例如Ti)。
所述中间相变材料层130使用硫系化合物(chalcogenides)材料作为功能层，采用Ge-Sb-Te系列或AIST系列相变材料，或非硫系的Ge-Sb系列相变材料；器件作用过程中涉及物性变化的过程主要发生在中层相变材料层130靠近上层电极接触表面120A与下层电极接触表面140A的位置。
如图2所示，本发明的用于纳米级相变存储器单元的垂直电极配置结构的加工方法，包括如下步骤：
S1、首先经过第一次光刻曝光工序在硅基底上形成下层电极材料层140的光刻胶掩膜版图形，以及用于中间相变材料层130、上层电极材料层120对准的定标图形。
S2、然后磁控溅射生长下层电极材料层140，经过光刻去胶工序(剥离或刻蚀方式)去除第一次光刻曝光工序的光刻胶，此时需要沉积一层绝缘介质保护层150(例如SiO2)填充下层电极材料层140光刻后形成的侧方空隙(如图2截面图下层电极材料层左边的空白处)；此后经过化学机械抛光(CMP)平整表面完成下层电极材料层的制备。
S3、在开始中间相变材料层130制备前，利用步骤S1中的定标图形，使用第二次光刻曝光工序在经过平整的下层电极材料层140的上表面形成中间相变材料层130的光刻胶掩膜版图形。
S4、然后在下层电极材料层140和绝缘介质保护层150上磁控溅射生长中间相变材料层130，随后经过光刻去胶工序(剥离或刻蚀方式)去除第二次光刻曝光工序的光刻胶。所述中间相变材料层130采用硫系化合物，包括但不限于Ge-Sb-Te系列相变材料和AIST系列相变材料，生长厚度视需求从十几纳米至几十纳米不等。此时，不同的相变存储器单元各自的中间相变材料层130之间，需要绝缘介质保护层，用以隔离各个单元的相变材料层。此后经过化学机械抛光(CMP)平整表面完成中间相变材料层的制备。
S5、在开始上层电极材料层120制备前，利用步骤S1中的定标图形，使用第三次光刻曝光工序在经过平整的中间相变材料层130的上表面形成诸多并排圆环状的光刻胶掩膜版图形。
S6、然后以与下层电极材料层140形成非对称上下电极结构的方式，磁控溅射生长上层电极材料层120。上下电极结构具有水平投影面积重叠的正对面积分量，也具有投影面积不重叠的非正对面积分量，且正对面积分量全部对应设置有所述中间相变材料层130，部分或全部非正对面积分量也对应设置有所述中间相变材料层130。
S7、随后经过光刻去胶工序(剥离或刻蚀方式)去除第三次光刻曝光工序的光刻胶，使得所述上层电极材料层120形成有外环电极122和内部源端电极124，所述内部源端电极124位于所述外环电极122中，两者之间留下环形槽；且使得所述上层电极材料层120和下层电极材料层140的水平投影为相交关系。
S8、在水平工作状态下，所述内部源端电极124接源端，所述外环电极122接漏端，所述下层电极材料层140接高电位；
在垂直工作状态下，所述内部源端电极124接源端，所述外环电极122接高电位，所述下层电极材料层140接漏端。
优选地，如果下层电极材料层140选用与中间的相变材料匹配良好的惰性电极，形成组合(如惰性电极选用Ti3W7，下层的相变材料选用Ge2Sb2Te5)，则直接在下层电极材料层140和绝缘介质保护层150上进行中间相变材料层130的沉积；
和/或，
如果上层电极材料层120选用与中间的相变材料匹配良好的惰性电极，形成组合(如惰性电极选用Ti3W7，下层的相变材料选用Ge2Sb2Te5)，则直接在中间相变材料层130上进行上层电极材料层120的沉积。
优选地，如果下层电极材料层140选用活性电极如Pt、Ag等，则在下层电极材料层140和中间相变材料层130之间的电极接触面140A先生长一层金属粘附层或电极匹配层(例如Ti)；利用步骤S1中的定标图形，使用第二次光刻曝光工序在该金属粘附层或电极匹配层的上表面形成中间相变材料层130的光刻胶掩膜版图形，再在该金属粘附层或电极匹配层上进行中间相变材料层130的沉积；
和/或，
如果上层电极材料层120选用活性电极如Pt、Ag等，则在中间相变材料层130和上层电极材料层120之间的电极接触面120A先生长一层金属粘附层或电极匹配层(例如Ti)，利用步骤S1中的定标图形，使用第二次光刻曝光工序在该金属粘附层或电极匹配层的上表面形成上层电极材料层120的光刻胶掩膜版图形，再在该金属粘附层或电极匹配层上进行上层电极材料层120的沉积。
优选地，所述上层电极材料层120和下层电极材料层140分别采用不同的电极材料进行寿命保护。
优选地，在步骤S6之后，在上层电极材料层120之上视应用场合不同可能需要生长绝缘介质保护层例如SiO2等，也可以无需生长绝缘介质保护层。
优选地，在步骤S6之后，在上层电极材料层120的侧方、中间相变材料层130的上方，视应用场合不同可能需要生长一层绝缘介质保护层150，也可以无需生长绝缘介质保护层150。
本发明的用于纳米级相变存储器单元的电极配置结构的加工及使用方法，在同一个单元中，同时构造了两种电极配置方式——内外环电极的水平电极配置和上下电极的垂直电极配置；在高阻非晶化过程中，采用水平工作模式，降低等效阻值R；在低阻晶化过程中，采用垂直工作模式。
在水平工作状态下，所述内部源端电极124接源端，所述外环电极122接漏端，所述下层电极材料层140接高电位，电流从内部源端电极124流向外环电极122。
在垂直工作状态下，所述内部源端电极124接源端，所述外环电极122接高电位，所述下层电极材料层140接漏端，电流从内部源端电极124流向下层电极材料层140。
在高阻非晶化过程中，采用水平工作模式，降低等效阻值R；在低阻晶化过程中，采用垂直工作模式，增大等效阻值R；因此平衡了纳米级相变材料的两相阻值的悬殊差异，从而可以在同一层次量程范围对器件进行擦写读操作，无需额外的放大电路，简化并统一了外部接入电路，降低外围电路在版图设计上的费用。具体原理如下。
<水平电极配置>
如图1所示，记内部圆形半径为r，环间距为l，内部源端电极124接源端、外环电极122共漏接地，电流从内部圆形等电势面水平流向外环等电势面。基于通用电阻计算公式估值
Figure GDA0002900930850000091
其中ρ为电阻率常数，L为等效面间距，S为等效截面积。沿径向积分
Figure GDA0002900930850000092
其中d为中间层相变材料层130的厚度，计算可得
Figure GDA0002900930850000093
与方形结构相比(注：A为方边长)
Figure GDA0002900930850000094
在A＝90nm，r＝180nm条件下，同比阻值降低约114倍。
可以看到这一结构降低等效阻值仅与特征尺寸相关，并且特征尺寸越小的单元，降低等效阻值能力越强，这一点可以有效抑制非晶硫系化合物材料尺寸缩小引起的本征阻值增大的现象。
对于高阻非晶态，其上层电极材料层的内电极接源端、外环电极共漏接地，电流从内部圆形等电势面水平流向外环等电势面，与方形结构相比，等效阻值R显著降低，读取电流增大，便于进行正确读取。
采用水平电极配置结构，电流从内部圆形等电势面水平流向外环等电势面，与方形结构相比，减小了一般意义上的两端元件串联电流损耗，从而降低了非晶化过程所需要的阈值电流，减小了整体功耗。
<垂直电极配置>
如图1所示，将单元接入电路，内部源端电极124接源端，外环电极122接高电位，下层电极材料层140接漏端，电流在上下等电势面间垂直流动，基于通用电阻计算公式定性估值
Figure GDA0002900930850000095
电阻率常数ρ保持不变，非对称上下电极相比较于正对垂直电极结构，增大等效面间距L，减小等效截面积S，从而增大等效电阻R。由于工艺上制备相变材料层厚度一般在20纳米以下，通常平面工艺尺寸要大两个量级左右，所以非正对面积分量对阻值贡献远小于正对面积，因此当正对面积减小为原来的1/x，可视作等效面间距L不变，等效截面积S减小为原来的1/x，则电阻值将增大x倍，工作电流可有效降低，避免大电流的隧穿，延长器件寿命。
通过构造非对称的上下电极结构，在正对面积分量发挥上述作用的同时，非正对面积分量分流了串联通路电流，增大串联过程电流扩散，也使得工作电流减小，工作电流越小，亚稳态的晶相结构越不容易被击穿。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种用于纳米级相变存储器单元的电极配置结构的加工方法，其特征在于，所述电极配置结构(100)包括上层电极材料层(120)、中间相变材料层(130)、下层电极材料层(140)，其加工方法包括如下步骤：
S1、首先经过第一次光刻曝光工序在硅基底上形成下层电极材料层(140)的光刻胶掩膜版图形，以及用于中间相变材料层(130)、上层电极材料层(120)对准的定标图形；
S2、然后生长下层电极材料层(140)，经过光刻去胶工序去除第一次光刻曝光工序的光刻胶，此时需要沉积一层绝缘介质保护层(150)填充下层电极材料层(140)光刻后形成的侧方空隙；
S3、在开始中间相变材料层(130)制备前，利用步骤S1中的定标图形，使用第二次光刻曝光工序在下层电极材料层(140)的上表面形成中间相变材料层(130)的光刻胶掩膜版图形；
S4、然后在下层电极材料层(140)和绝缘介质保护层(150)上生长中间相变材料层(130)，随后经过光刻去胶工序去除第二次光刻曝光工序的光刻胶；
S5、在开始上层电极材料层(120)制备前，利用步骤S1中的定标图形，使用第三次光刻曝光工序在中间相变材料层(130)的上表面形成诸多并排圆环状的光刻胶掩膜版图形；
S6、然后以与下层电极材料层(140)形成非对称上下电极结构的方式，生长上层电极材料层(120)；上下电极结构具有水平投影面积重叠的正对面积分量，也具有水平投影面积不重叠的非正对面积分量，且正对面积分量全部对应设置有所述中间相变材料层(130)，部分或全部非正对面积分量也对应设置有所述中间相变材料层(130)；
S7、随后经过光刻去胶工序去除第三次光刻曝光工序的光刻胶，使得所述上层电极材料层(120)形成有外环电极(122)和内部源端电极(124)，所述内部源端电极(124)位于所述外环电极(122)中，两者之间留下环形槽；且使得所述上层电极材料层(120)和下层电极材料层(140)的水平投影为相交关系。
2.如权利要求1所述的用于纳米级相变存储器单元的电极配置结构的加工方法，其特征在于：
在步骤S2、步骤S4、步骤S6中，所述下层电极材料层(140)、中间相变材料层(130)和上层电极材料层(120)任一的生长是以磁控溅射的方式进行。
3.如权利要求1所述的用于纳米级相变存储器单元的电极配置结构的加工方法，其特征在于：
在步骤S2、步骤S4和/或步骤S7中的光刻去胶工序采用剥离或刻蚀的方式。
4.如权利要求1所述的用于纳米级相变存储器单元的电极配置结构的加工方法，其特征在于：
如果下层电极材料层(140)选用与中间的相变材料相适配的惰性电极，则直接在下层电极材料层(140)和绝缘介质保护层(150)上进行中间相变材料层(130)的沉积；
和/或，
如果上层电极材料层(120)选用与中间的相变材料相适配的惰性电极，则直接在中间相变材料层(130)上进行上层电极材料层(120)的沉积。
5.如权利要求1所述的用于纳米级相变存储器单元的电极配置结构的加工方法，其特征在于：
如果下层电极材料层(140)选用活性电极，则在下层电极材料层(140)和中间相变材料层(130)之间的电极接触面(140A)先生长一层金属粘附层或电极匹配层；利用步骤S1中的定标图形，使用第二次光刻曝光工序在该金属粘附层或电极匹配层的上表面形成中间相变材料层(130)的光刻胶掩膜版图形，再在该金属粘附层或电极匹配层上进行中间相变材料层(130)的沉积；
和/或，
如果上层电极材料层(120)选用活性电极，则在中间相变材料层(130)和上层电极材料层(120)之间的电极接触面(120A)先生长一层金属粘附层或电极匹配层，利用步骤S1中的定标图形，使用第三次光刻曝光工序在该金属粘附层或电极匹配层的上表面形成上层电极材料层(120)的光刻胶掩膜版图形，再在该金属粘附层或电极匹配层上进行上层电极材料层(120)的沉积。
6.如权利要求1所述的用于纳米级相变存储器单元的电极配置结构的加工方法，其特征在于：
在步骤S4与步骤S5之间，还存在如下步骤：
不同的相变存储器单元各自的中间相变材料层(130)之间需要绝缘介质保护层，用以隔离各个单元的相变材料层。
7.如权利要求1所述的用于纳米级相变存储器单元的电极配置结构的加工方法，其特征在于：
所述上层电极材料层(120)和下层电极材料层(140)分别采用不同的电极材料。
8.如权利要求1所述的用于纳米级相变存储器单元的电极配置结构的加工方法，其特征在于：
所述中间相变材料层(130)采用硫系化合物或非硫系的Ge-Sb系列相变材料。
9.如权利要求1所述的用于纳米级相变存储器单元的电极配置结构的加工方法，其特征在于：
在步骤S7之后，在上层电极材料层(120)之上生长一层绝缘介质保护层；
或者，在步骤S7之后，在上层电极材料层(120)之上无需生长绝缘介质保护层。
10.如权利要求1所述的用于纳米级相变存储器单元的电极配置结构的加工方法，其特征在于：
在步骤S7之后，在上层电极材料层(120)的侧方、中间相变材料层(130)的上方，生长一层绝缘介质保护层(150)；
或者，在步骤S7之后，在上层电极材料层(120)的侧方、中间相变材料层(130)的上方，无需生长绝缘介质保护层(150)。
CN201910906752.7A 2019-09-24 2019-09-24 纳米级相变存储器单元电极配置结构的加工方法 Active CN110783454B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910906752.7A CN110783454B (zh) 2019-09-24 2019-09-24 纳米级相变存储器单元电极配置结构的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910906752.7A CN110783454B (zh) 2019-09-24 2019-09-24 纳米级相变存储器单元电极配置结构的加工方法

Publications (2)

Publication Number Publication Date
CN110783454A CN110783454A (zh) 2020-02-11
CN110783454B true CN110783454B (zh) 2021-03-09

Family

ID=69384239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910906752.7A Active CN110783454B (zh) 2019-09-24 2019-09-24 纳米级相变存储器单元电极配置结构的加工方法

Country Status (1)

Country Link
CN (1) CN110783454B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1967861A (zh) * 2005-11-19 2007-05-23 尔必达存储器株式会社 电可重写非易失存储元件
US20070267624A1 (en) * 2006-05-22 2007-11-22 Energy Conversion Devices, Inc. Multi-functional chalcogenide electronic devices having gain
CN100521279C (zh) * 2003-03-10 2009-07-29 能源变换设备有限公司 多终端硫族化物开关器件
CN102379009A (zh) * 2009-04-09 2012-03-14 高通股份有限公司 相变随机存取存储器的菱形式四电阻器单元
US8399285B2 (en) * 2008-04-28 2013-03-19 Hynix Semiconductor Inc. Phase change memory device having a bent heater and method for manufacturing the same
CN109686755A (zh) * 2018-12-26 2019-04-26 上海集成电路研发中心有限公司 高密度相变存储器及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100521279C (zh) * 2003-03-10 2009-07-29 能源变换设备有限公司 多终端硫族化物开关器件
CN1967861A (zh) * 2005-11-19 2007-05-23 尔必达存储器株式会社 电可重写非易失存储元件
US20070267624A1 (en) * 2006-05-22 2007-11-22 Energy Conversion Devices, Inc. Multi-functional chalcogenide electronic devices having gain
US8399285B2 (en) * 2008-04-28 2013-03-19 Hynix Semiconductor Inc. Phase change memory device having a bent heater and method for manufacturing the same
CN102379009A (zh) * 2009-04-09 2012-03-14 高通股份有限公司 相变随机存取存储器的菱形式四电阻器单元
CN109686755A (zh) * 2018-12-26 2019-04-26 上海集成电路研发中心有限公司 高密度相变存储器及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A high speed asymmetric T-shape cell in NMOS-selected phase change memory chip;J.H. Wang，et al.;《Solid-State Electronics》;20130228;第81卷;全文 *

Also Published As

Publication number Publication date
CN110783454A (zh) 2020-02-11

Similar Documents

Publication Publication Date Title
US7569845B2 (en) Phase-change memory and fabrication method thereof
US8860111B2 (en) Phase change memory cell array with self-converged bottom electrode and method for manufacturing
US9236568B2 (en) Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory
US8513639B2 (en) Resistive-switching memory and fabrication method thereof
JP2007214565A (ja) ダイオード兼用抵抗素子を具備する相変化ｒａｍ、その製造及び動作方法
US20060050549A1 (en) Electro-resistance element and electro-resistance memory using the same
US20080108176A1 (en) Phase change memory and fabricating method thereof
US7527985B2 (en) Method for manufacturing a resistor random access memory with reduced active area and reduced contact areas
US20220344584A1 (en) Superlattice phase-change thin film with low density change, phase-change memory and preparation method therefor
CN108807667B (zh) 一种三维堆叠存储器及其制备方法
US20220344580A1 (en) Three dimensional perpendicular magnetic tunnel junction with thin film transistor array
US10629649B2 (en) Method of making a three dimensional perpendicular magnetic tunnel junction with thin-film transistor
US10957370B1 (en) Integration of epitaxially grown channel selector with two terminal resistive switching memory element
WO2007055071A1 (ja) 可変抵抗素子を備えた不揮発性半導体記憶装置の製造方法
CN110783454B (zh) 纳米级相变存储器单元电极配置结构的加工方法
CN110767801B (zh) 纳米级相变存储器单元的垂直电极配置结构的加工方法
US7670897B2 (en) Semiconductor device and method for fabricating the same
CN110635030B (zh) 用于纳米级相变存储器单元的垂直电极配置结构
CN110783455B (zh) 纳米级相变存储器单元水平电极配置结构的制造使用方法
CN115955843A (zh) 一种三维相变存储器及其制备方法
CN110767802B (zh) 用于纳米级相变存储器单元的电极配置结构
CN115084363A (zh) 一种铁电半导体结型神经形态忆阻器件及其制备方法
CN110635031B (zh) 用于纳米级相变存储器单元的水平电极配置结构
CN115117239B (zh) 相变存储单元、相变存储器、电子设备及制备方法
CN103413890A (zh) 超低功耗阻变非挥发性存储器、其制作方法及操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Tong Hao

Inventor after: Ma Ping

Inventor after: Miao Xiangshui

Inventor before: Ma Ping

Inventor before: Tong Hao

Inventor before: Miao Xiangshui