CN102379009A - 相变随机存取存储器的菱形式四电阻器单元 - Google Patents

相变随机存取存储器的菱形式四电阻器单元 Download PDF

Info

Publication number
CN102379009A
CN102379009A CN2010800149533A CN201080014953A CN102379009A CN 102379009 A CN102379009 A CN 102379009A CN 2010800149533 A CN2010800149533 A CN 2010800149533A CN 201080014953 A CN201080014953 A CN 201080014953A CN 102379009 A CN102379009 A CN 102379009A
Authority
CN
China
Prior art keywords
pram
phase
heater resistors
unit
change material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800149533A
Other languages
English (en)
Other versions
CN102379009B (zh
Inventor
李霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Priority to CN201611254934.3A priority Critical patent/CN107394039B/zh
Priority to CN201410022151.7A priority patent/CN103746073B/zh
Publication of CN102379009A publication Critical patent/CN102379009A/zh
Application granted granted Critical
Publication of CN102379009B publication Critical patent/CN102379009B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Abstract

本发明揭示一种形成相变随机存取存储器PRAM单元的方法及相变随机存取存储器PRAM单元的结构。所述PRAM单元包括：底部电极；加热器电阻器，其耦合到所述底部电极；相变材料PCM，其形成于所述加热器电阻器之上且耦合到所述加热器电阻器；及顶部电极，其耦合到所述相变材料。所述相变材料接触所述加热器电阻器的垂直表面的一部分及所述加热器电阻器的水平表面的一部分，以形成所述加热器电阻器与所述相变材料之间的作用区域。

Description

相变随机存取存储器的菱形式四电阻器单元
技术领域
所揭示的实施例涉及形成相变随机存取存储器(PRAM)单元的方法及相变随机存取存储器(PRAM)单元的实施例。更明确地说，所揭示的实施例涉及形成相变随机存取存储器(PRAM)的菱形式四电阻器单元的方法及相变随机存取存储器(PRAM)的菱形式四电阻器单元的实施例。
背景技术
相变存储器(PCM)是具有非易失性特征及位存取能力的新兴存储器。相变存储器(PCM)有益地提供快速读取/写入速度，持久耐用，良好地保留数据，且可按比例调整。PCM可提供随机位存取能力。因此，PCM可称为相变随机存取存储器(PRAM)。
现在将参看图1描述常规PRAM单元。PRAM单元通常包括晶体管112及PRAM电阻器110。PRAM电阻器110的射极串联连接到位线114，晶体管112连接到字线116，且晶体管112的集极连接到Vss 120。所述PRAM电阻器110用作PRAM单元的存储元件118。
图2展示可用作图1的常规PRAM单元的存储元件118的常规PRAM电阻器110。常规PRAM电阻器110通常包括相变材料(PCM)232、加热器电阻器234、顶部电极230及底部电极236。作用区域238由PCM 232与加热器电阻器234之间的界面界定。
PRAM单元使用硫族化物玻璃的特性行为，所述硫族化物玻璃可因热量的施加而在两个状态(即，结晶与非晶)之间“切换”。PRAM电阻器110的相变材料(PCM)232通常由第VI族硫族元素S、Se、Te与第IV族及第V族元素的相变化合物形成。举例来说，常规PRAM通常使用锗、锑及碲(GeSbTe)(称为GST)的硫族化物合金。
可通过施加不同温度来改变硫族合金的相。举例来说，可将硫族化物合金加热到高温(高于600℃)，在所述高温下，所述硫族化物变为液体。一旦冷却，所述硫族化物合金凝结为非晶类玻璃状态，在所述状态下，所述硫族化物合金的电阻较高。通过将所述硫族化物合金加热到高于其结晶点但低于熔点的温度，可将硫族化物合金转化为具有低得多的电阻的结晶状态。可在短达5纳秒的时间内完成此相转变过程。
举例来说，如图3A中所展示，可通过施加不同温度(例如，Tm及Tx)历时预定时间周期来设定或改变硫族合金的相。举例来说，如果PCM 232处于非晶相，那么可将较低温度Tx施加到PCM 232历时较长时间周期，以将PCM 232的相设定或改变为结晶相。如果PCM 232处于结晶相，那么可将较高温度(例如，高于其熔点温度)Tm施加到PCM 232历时较短时间，以将PCM 232复位或改变为非晶相。
如上文所阐释，非晶相通常具有高电阻率，而结晶相通常具有低电阻率。PRAM单元使用硫族合金的非晶相与多晶相之间的电阻率差异来提供存储机制。举例来说，可将非晶高电阻状态界定为表示二进制“0”，且可将结晶低电阻状态界定为表示“1”。
出于说明目的，图3B展示一对常规PRAM单元。第一PRAM单元包括顶部电极340、相变材料(PCM)342、加热器电阻器344及底部电极346。字线348用以选择所述第一PRAM单元。第二PRAM单元包括顶部电极350、相变材料(PCM)352、加热器电阻器354及底部电极356。字线358用以选择所述第二PRAM单元。第一PRAM单元及第二PRAM单元可共享共用位线360。
如图3B中示范性地展示，第一单元可设定为结晶低电阻状态以表示(例如)二进制“1”。第二单元可设定为非晶高电阻状态以表示(例如)二进制“0”。加热器电阻器354将热量施加到PCM 352在作用区域362中将相变材料设定或改变为非晶高电阻状态。
再次参看图1到图3B，通过因穿过PRAM电阻器110的相变材料界面(例如，加热器电阻器与PCM之间的作用区域)的电流(焦耳效应)所致的自热来提供PRAM单元的写入机制。通过PRAM电阻器110的电阻差异提供PRAM单元的读取机制。
在常规PRAM单元中，相变材料(PCM)与加热器电阻器膜之间的接触窗的最小大小受常规设计规则限制。就是说，加热器电阻器膜与PCM的最小水平接触大小受与加热器电阻器膜的形成相关联的常规设计规则(例如，半间距光刻分辨率)限制或约束。因此，由于减小PCM与加热器电阻器之间的作用区域的大小的能力受限，所以编程常规PRAM单元所需的最小写入电流也受限。就是说，不能将常规PRAM单元的设定电流及复位电流减小超出基于加热器电阻器与PCM之间的接触区域的大小的最小量。常规PRAM单元使用双极结型晶体管(BJT)装置来满足写入电流要求且减小单元大小。
发明内容
所揭示的实施例是针对形成相变随机存取存储器(PRAM)单元的方法及相变随机存取存储器(PRAM)单元的实施例。更明确地说，所揭示的实施例涉及形成相变随机存取存储器(PRAM)的菱形式四电阻器单元的方法及相变随机存取存储器(PRAM)的菱形式四电阻器单元的实施例。
所揭示的实施例可倍增或增加位的数目，且将接触区域减小超出常规设计规则以减小电阻。所揭示的实施例还可降低用于切换的电流要求。所述实施例适用于(例如)互补金属氧化物半导体(CMOS)装置以驱使相变材料(PCM)切换。
所揭示的实施例认识到，PRAM单元的密度可受限于(例如)所述PRAM单元、连接件及传递栅极晶体管的大小。所述PRAM单元的设置或布局可经改进以减小所述单元的大小且增加所述单元的密度。所述实施例提供(例如)包括共享顶部电极或底部电极的新颖十字菱形式四电阻器单元，其提供减小所述PRAM单元的大小的优点。举例来说，通过共享加热器电阻器或相变材料(PCM)，所揭示的实施例可减小PRAM单元大小。
所揭示的实施例进一步认识到，PCM膜与所述加热器电阻器之间的接触窗的大小为减小所述PRAM单元的设定电流及复位电流的重要因素。举例来说，所述实施例认识到，减小所述PCM膜与所述加热器电阻器之间的所述接触窗的大小可提供减小所述PRAM单元的所述设定电流及所述复位电流的优点。
PRAM单元的一实施例使用所述加热器电阻器或PCM膜的隅角来形成自然次沟槽重叠(natural sub-trench overlap)或阶梯形部分，其形成所述加热器电阻器与所述PCM膜之间的较小接触窗。所述实施例可将所述PCM接触窗的大小减小超出(例如)常规技术世代的半间距的光刻分辨率。因此，可减小整体相变电阻器的大小，且需要较少电流来编程所述PRAM单元。此外，与常规PRAM单元(其使用双极结型晶体管(BTJ)装置来编程相变随机存取存储器(PRAM)单元)相比，所揭示的实施例可提供金属氧化物半导体(MOS)装置来编程相变随机存取存储器(PRAM)单元而不增加PRAM单元大小。
举例来说，一实施例是针对一种相变随机存取存储器(PRAM)单元。所述PRAM单元可包含：底部电极；加热器电阻器，其耦合到所述底部电极；相变材料(PCM)，其形成于所述加热器电阻器之上且耦合到所述加热器电阻器；及顶部电极，其耦合到所述相变材料(PCM)。所述相变材料(PCM)接触所述加热器电阻器的垂直表面的一部分及所述加热器电阻器的水平表面的一部分，以形成所述加热器电阻器与所述相变材料(PCM)之间的作用区域。
另一实施例是针对一种相变随机存取存储器(PRAM)设置，其包括多个相变随机存取存储器(PRAM)单元。所述PRAM单元中的每一者可包含：底部电极；
另一实施例是针对一种形成相变随机存取存储器(PRAM)单元的方法。所述方法可包含：形成底部电极；在所述底部电极上形成通孔互连件；在所述通孔互连件之上形成加热器电阻器；及在所述加热器电阻器的作用区域之上形成相变材料(PCM)。所述加热器电阻器的所述作用区域包括所述加热器电阻器的垂直表面的一部分及所述加热器电阻器的水平表面的一部分。所述方法可进一步包含在所述相变材料(PCM)之上形成顶部电极。
另一实施例是针对一种形成相变随机存取存储器(PRAM)单元设置的方法。所述方法可包含：形成多个底部电极；形成多个通孔互连件，其中每一通孔互连件形成于所述多个底部电极中的一者上；形成多个加热器电阻器，其中所述多个加热器电阻器中的每一者形成于所述多个通孔互连件中的一者上；在所述多个加热器电阻器中的每一者的垂直表面的一部分及所述多个加热器电阻器中的每一者的水平表面的一部分之上形成共用相变材料(PCM)膜；及在所述共用相变材料(PCM)之上形成共用顶部电极。
另一实施例是针对一种形成相变随机存取存储器(PRAM)单元设置的方法。所述方法可包含：形成共用底部电极；在所述底部电极上形成共用通孔互连件；在所述通孔互连件上形成共用加热器电阻器；及在所述共用加热器电阻器之上形成多个相变材料(PCM)膜。所述多个相变材料(PCM)膜中的每一者接触所述加热器电阻器的垂直表面的一部分及所述加热器电阻器的水平表面的一部分。所述方法可进一步包含在所述多个相变材料(PCM)膜之上形成多个共用顶部电极，其中所述多个共用顶部电极中的每一者接触所述多个相变材料(PCM)膜中的一者。
另一实施例是针对一种形成三维相变随机存取存储器(PRAM)单元设置的方法。所述方法可包含：形成共用底部电极；在所述底部电极上形成共用通孔互连件；及在所述通孔互连件上形成共用加热器电阻器。所述加热器电阻器可包含在第一平面内延伸的多个第一支腿部分(1eg portion)及在第二平面内延伸的至少一个第二支腿部分。所述方法可进一步包含：在所述加热器电阻器的所述多个第一支腿部分及所述至少一个第二支腿部分中的每一者的末端之上形成相变材料(PCM)膜以形成作用区域；及在所述相变材料(PCM)膜之上形成顶部电极。
另一实施例是针对一种相变随机存取存储器(PRAM)单元，其包含：用于产生热量的电阻装置；及用于实现相变的相变装置，其耦合到所述电阻装置，其中所述电阻装置与所述相变装置之间的作用区域由所述电阻装置的第一物理尺寸及第二物理尺寸界定。
又一实施例是针对一种形成相变随机存取存储器(PRAM)单元的方法，所述方法包含：用于形成加热器电阻器的步骤；及用于在所述加热器电阻器的作用区域之上形成相变材料(PCM)的步骤，其中所述加热器电阻器的所述作用区域包括所述加热器电阻器的垂直表面的一部分及所述加热器电阻器的水平表面的一部分。
附图说明
呈现附图是为了辅助描述实施例，且仅出于说明所述实施例而非限制所述实施例的目的而提供附图。
图1为常规PRAM单元的示意图。
图2为常规PRAM电阻器结构的横截面图。
图3A为展示常规PRAM电阻器的相变的示范性温度曲线的曲线图。
图3B为一对常规PRAM单元的横截面图。
图4为PRAM四单元的俯视图。
图5为图4中所说明的PRAM四单元的横截面图。
图6为PRAM四单元的俯视图。
图7为图6中所说明的PRAM四单元的横截面图。
图8为三维PRAM单元的等角视图。
图9为说明形成PRAM单元的方法的流程图。
图10为说明形成PRAM四单元的方法的流程图。
图11A到图11H展示在各种形成阶段期间的形成PRAM四单元的方法的横截面图。
图12为说明形成PRAM四单元的方法的流程图。
具体实施方式
实施例的方面揭示于针对此些实施例的以下描述及相关图式中。可在不脱离本发明的范围的情况下设计替代实施例。另外，将不详细描述或将省略在所述实施例中使用且应用的众所周知元件，以免模糊相关细节。
词语“示范性”在本文中用以表示“充当实例、例子或说明”。未必将本文中描述为“示范性”的任何实施例解释为比其它实施例优选或有利。同样地，术语“实施例”并非要求所有实施例均包括所论述的特征、优点或操作模式。本文中所使用的术语仅用于描述特定实施例的目的，且无意限制本发明。如本文中所使用，除非上下文明确另作指示，否则单数形式“一”及“所述”意在包括复数形式。将进一步理解，当用于本文中时，术语“包含”及/或“包括”指定所陈述的特征、整数、步骤、操作、元件及/或组件的存在，但并不排除一个或一个以上其它特征、整数、步骤、操作、元件、组件及/或其群组的存在或添加。
示范性实施例是针对形成相变随机存取存储器(PRAM)单元的方法及相变随机存取存储器(PRAM)单元的实施例。更明确地说，所揭示的实施例涉及形成相变随机存取存储器(PRAM)的菱形式四电阻器单元的方法及相变随机存取存储器(PRAM)的菱形式四电阻器单元的实施例。
所揭示的实施例可倍增或增加位的数目，且将接触区域减小超出常规设计规则以减小电阻。所揭示的实施例还可降低用于切换的电流要求。所述实施例适用于(例如)互补金属氧化物半导体(CMOS)装置以驱使相变材料(PCM)切换。
所揭示的实施例认识到，PRAM单元的密度可受限于(例如)所述PRAM单元、连接件及传递栅极晶体管的大小。所述PRAM单元的设置或布局可经改进以减小所述单元的大小且增加所述单元的密度。所述实施例提供(例如)包括共享顶部电极或底部电极的新颖十字菱形式四电阻器单元，其提供减小所述PRAM单元的大小的优点。举例来说，通过共享加热器电阻器或相变材料(PCM)，所揭示的实施例可减小PRAM单元大小。
所揭示的实施例进一步认识到，PCM膜与所述加热器电阻器之间的接触窗的大小为减小所述PRAM单元的设定电流及复位电流的重要因素。举例来说，所述实施例认识到，减小所述PCM膜与所述加热器电阻器之间的所述接触窗的大小可提供减小所述PRAM单元的所述设定电流及所述复位电流的优点。
PRAM单元的一实施例使用所述加热器电阻器或PCM膜的隅角来形成自然次沟槽重叠或阶梯形部分，其形成所述加热器电阻器与所述PCM膜之间的较小接触窗。所述实施例可将所述PCM接触窗的大小减小超出(例如)常规技术世代的半间距的光刻分辨率。因此，可减小整体相变电阻器的大小，且需要较少电流来编程所述PRAM单元。此外，与常规PRAM单元(其使用双极结型晶体管(BTJ)装置来编程相变随机存取存储器(PRAM)单元)相比，所揭示的实施例可提供金属氧化物半导体(MOS)装置来编程相变随机存取存储器(PRAM)单元而不增加PRAM单元大小。
现将参看图4至图12描述示范性实施例。
提供高密度相变随机存取存储器(PRAM)集成的一方面为减小作用区域以减小写入电流。由于与光/蚀刻工艺窗相关联的限制，相变材料(PCM)接触区域的大小通常受设计规则限制。所揭示的实施例克服常规装置及方法的技术光/蚀刻限制。
参看图4及图5，现在将描述用于提供高密度PRAM集成的PRAM的新颖菱形式四电阻器单元的示范性实施例。
如图4及图5中所展示，PRAM的四电阻器单元的每一PRAM单元包括底部电极400(例如，单独或个别底部电极)，所述底部电极400通过通孔互连件416耦合到加热器电阻器402。在一实施例中，可使用具有高电阻率的金属来形成加热器电阻器402，以在发生写入时产生焦耳效应。所属领域的技术人员将认识到，加热器电阻器402的隅角可通过已知工艺由其它材料形成。本发明涵盖其它材料。PCM 404的材料不限于第VI族硫族元素S、Se、Te与第IV族及第V族元素的化合物。
如图4及图5中所展示，罩盖膜412形成于每一加热器电阻器402之上。所述PRAM四电阻器单元包括四个个别PRAM单元，从而包括四个个别底部电极400、通孔互连件416及加热器电阻器402。
接着，所述四单元结构包括相变材料(PCM)404，所述PCM 404由四个PRAM单元中的每一者共享。所述四单元结构还包括顶部电极408，所述顶部电极408由四个PRAM单元中的每一者共享或为四个PRAM单元中的每一者所共用。通过提供共享顶部电极408及共享PCM 404，可减小所述PRAM单元中的每一者的大小。
通孔互连件406耦合到顶部电极408。通孔互连件406可为金属线(未图示)提供触点。通孔互连件406为四个PRAM单元中的每一者提供共用触点，这进一步减小PRAM单元的大小且增加PRAM四单元的密度。
如图4的示范性实施例中所展示，可以菱形形布局提供PCM 404及/或顶部电极408。顶部电极408及/或PCM 404可包括菱形形中心部分，所述菱形形中心部分具有从所述中心部分辐射或延伸到个别PRAM单元中的每一者的支腿部分。通过提供(例如)顶部电极408及/或PCM 404的菱形形布局，可减小所述PRAM单元中的每一者的大小，且可增加PRAM四单元的密度。所属领域的技术人员将认识到，所述实施例不限于菱形形布局，且显然所述实施例涵盖其它设置及形状。
PCM膜404与加热器电阻器402中的每一者之间的接触窗或作用区域410的大小为减小PRAM单元的设定电流及复位电流的因素。作用区域410可距PCM 404的边缘一距离(例如，预定最小距离)，使得可防止或减小蚀刻工艺对所述作用区域的影响。并且，通过减小PCM膜404与所述加热器电阻器402中的每一者之间的接触窗的大小，所揭示的实施例可减小PRAM单元的设定电流及复位电流。
举例来说，再次参看图4及图5，PRAM单元的一实施例使用加热器电阻器402或PCM膜404的隅角来形成自然次沟槽重叠(例如，阶梯形部分)，其形成加热器电阻器402与PCM 404之间的较小接触窗或作用区域410。
如图5中所展示，罩盖膜412作为硬掩模形成于加热器电阻器402(除了所述加热器电阻器402的充当接触窗(例如，作用区域410)的隅角部分以外)之上。在每一PRAM单元处，可蚀刻或移除层间电介质414以暴露加热器电阻器402的垂直表面及水平表面的一部分。在罩盖膜412、加热器电阻器402及ILD 414之上沉积PCM膜，且图案化所述PCM膜以形成PCM 404。
所述PCM 404接触所述加热器电阻器402的隅角部分的垂直壁及水平壁，且在加热器电阻器402与PCM 404之间形成接触窗，相比于使用常规设计规则的接触窗的大小，所述接触窗具有减小的大小。所揭示的实施例将所述PCM接触窗(例如，作用区域410)的大小减小超出(例如)常规技术世代的半间距的光刻分辨率。就是说，所揭示的实施例不受与常规光/蚀刻工艺窗相关联的限制约束，且相变材料(PCM)接触区域的大小不受设计规则限制。因此，所述实施例可将接触区域的大小减小超出常规设计规则。此外，通过减小PCM膜404与所述加热器电阻器402中的每一者之间的接触窗的大小，所揭示的实施例提供减小PRAM单元的设定电流及复位电流的优点。
如图5中所展示，在PCM 404之上沉积金属层，且图案化所述金属层以形成顶部电极408。PCM 404的自然沟槽或阶梯(其是通过在罩盖膜412之上沉积PCM 404而形成)及加热器电阻器402的隅角导致顶部电极408与PCM 404之间的增加的接触区域，同时最小化顶部电极在水平方向上的大小且相应地增加PRAM单元的密度。
参看图6及图7，现在将描述用于提供高密度PRAM集成的PRAM的新颖菱形式四电阻器单元的另一示范性实施例。
如图6及图7中所展示，PRAM四单元包括四个PRAM单元。每一PRAM单元包括单独或个别顶部电极608及PCM 604。如下文将更详细地阐释，所述四个PRAM单元共享一共用底部电极600及加热器电阻器602。
如图6的示范性实施例中所展示，每一PRAM单元包括共享或共用底部电极600。所述底部电极600通过通孔互连件606电耦合到加热器电阻器602。加热器电阻器602可包括(例如)菱形形布局，使得所述加热器电阻器602为所述个别PRAM单元中的每一者所共用或由所述个别PRAM单元中的每一者共享。加热器电阻器602包括菱形形中心部分，所述菱形形中心部分具有从所述中心部分辐射或延伸到个别PRAM单元中的每一者的支腿部分。通过提供(例如)加热器电阻器602的菱形形布局，可减小所述PRAM单元中的每一者的大小，且可增加PRAM四单元的密度。所属领域的技术人员将认识到，所揭示的实施例不限于菱形形布局，且显然所述实施例涵盖其它设置及形状。
在一实施例中，可使用较高电阻率的金属来形成加热器电阻器602，以在发生写入时产生焦耳效应。所属领域的技术人员将认识到，加热器电阻器602的隅角可通过工艺由其它材料形成。本发明涵盖其它材料，且PCM 604的材料不限于第VI族硫族元素S、Se、Te与第IV族及第V族元素的化合物。
如图7中所展示，罩盖膜612形成于加热器电阻器602及层间电介质(ILD)614之上。在每一个别PRAM单元处，图案化或移除罩盖膜612以暴露加热器电阻器602的隅角部分(例如，垂直表面及水平表面)。举例来说，加热器电阻器602的隅角形成自然次沟槽或阶梯形部分。
沉积并图案化相变材料(PCM)以形成PCM 604。PCM 604与加热器电阻器602的自然次沟槽或阶梯形部分重叠。就是说，PCM 604接触加热器电阻器602的隅角部分的垂直表面及水平表面，且在加热器电阻器602与PCM 604之间形成接触窗(例如作用区域610)，相比于使用常规设计规则的接触窗的大小，所述接触窗具有减小的大小。作用区域610可距PCM 604的边缘一距离(例如，预定最小距离)，使得可防止或减小蚀刻工艺对所述作用区域的影响。
所揭示的实施例将PCM接触窗(例如，作用区域610)的大小减小超出(例如)常规技术代次的半间距的光刻分辨率。就是说，所揭示的实施例不受与常规光/蚀刻工艺窗相关联的限制约束，且相变材料(PCM)接触区域的大小不受设计规则限制。因此，所述实施例可将接触区域的大小减小超出常规设计规则。此外，通过减小PCM膜604与加热器电阻器602中的每一者之间的接触窗的大小，所述实施例减小PRAM单元的设定电流及复位电流。
如图7中所展示，在PCM 604之上沉积金属层，且图案化所述金属层以形成顶部电极608。每一个别PRAM单元包括单独PCM 604及顶部电极608。PCM 604的自然沟槽或阶梯(其是通过在加热器电阻器602及罩盖膜612之上沉积PCM 604而形成)及加热器电阻器602的隅角导致顶部电极608与PCM 604之间的增加的接触区域，同时最小化顶部电极在水平方向上的大小且相应地增加PRAM单元的密度。
所述共享或共用加热器电阻器602与所述个别PRAM单元中的每一者的PCM膜604之间的接触窗或作用区域610的大小为减小PRAM单元的设定电流及复位电流的因素。举例来说，通过减小所述共享或共用加热器电阻器602与所述个别PRAM单元中的每一者的PCM膜604之间的接触窗的大小，所揭示的实施例提供减小PRAM单元的设定电流及复位电流的优点。
所属领域的技术人员将认识到，所揭示的实施例不限于图4到图7中所说明的示范性实施例，且所述实施例涵盖其它类型的PRAM单元结构。
举例来说，另一实施例是针对三维(3D)PRAM单元(如图8中所展示)。3D PRAM单元设置提供增加单元的密度的优点。可(例如)通过逻辑后端工艺来形成或建立所述3D PRAM单元设置。
如图8中所展示，示范性3D PRAM单元设置包括五个PRAM单元。每一PRAM单元包括一单独或个别顶部电极808及PCM 804。如下文将更详细地阐释，五个PRAM单元共享一共用底部电极800及三维(3D)加热器电阻器802。
每一PRAM单元包括一共享或共用底部电极800。所述底部电极800通过通孔互连件806电耦合到共享或共用加热器电阻器802。加热器电阻器802可包括(例如)三维(3D)布局，所述三维布局具有通过所述通孔互连件806而从中心接触部分辐射或延伸到五(5)个个别PRAM单元中的每一者的五(5)个支腿部分，使得加热器电阻器802为所述个别PRAM单元中的每一者所共用或由所述个别PRAM单元中的每一者共享。在图8中所展示的示范性实施例中，加热器电阻器802包括在水平平面内延伸的四(4)个支腿及在垂直平面内延伸的单个支腿。
在一实施例中，可使用较高电阻率的金属来形成加热器电阻器802，以在发生写入时产生焦耳效应。所属领域的技术人员将认识到，加热器电阻器802的侧壁可通过工艺由其它材料形成。所揭示的实施例涵盖其它材料，且PCM 804的材料不限于第VI族硫族元素S、Se、Te与第IV族及第V族元素的化合物。
如图8中所展示，3D PRAM单元设置的每一PRAM单元包括相变材料(PCM)804。PCM 804与加热器电阻器802之间的界面形成接触窗(例如，作用区域810)。在此实施例中，所述接触窗的大小受加热器电阻器802的大小限制。因此，相比于使用常规设计规则的接触窗的大小，所述接触窗的大小减小。
通过提供(例如)加热器电阻器802的3D布局，可减小所述PRAM单元中的每一者的大小，且可增加3D PRAM单元的密度。所属领域的技术人员将认识到，所揭示的实施例不限于此设置，且显然所述实施例涵盖其它设置。
现在将参看图9及图11A到图11H描述形成根据本发明的PRAM单元设置的示范性方法。所属领域的技术人员将认识到，所述示范性方法可用以形成单个PRAM单元或多个PRAM单元，包括(例如)PRAM的四单元或3D PRAM单元设置。
参看图9，且如图11A中示范性地展示，所述方法的一实施例包括图案化底部电极400(900)。在底部电极400之上沉积第一层间电介质(ILD)膜414a，且执行化学机械抛光(CMP)(910)。在第一ILD 414a中蚀刻通孔开口且用金属填充所述通孔开口以形成第一通孔互连件416，之后进行对通孔互连件416及第一ILD 414a的CMP(920)(如图11B中所展示)。
参看图11C，沉积并图案化加热器金属膜以形成加热器电阻器402(930)。在所述加热器电阻器402之上沉积第二ILD膜414b，且执行CMP。在加热器电阻器402及第二ILD 414b之上沉积罩盖膜412(940)。
接着，在图11D中的每一PRAM单元处，通过过度蚀刻来形成相变材料接触窗开口以移除第二层间电介质(ILD)414b的一部分，以暴露加热器电阻器402的垂直表面及水平表面的一部分(950)。加热器电阻器402的隅角形成自然次沟槽重叠(例如，阶梯形部分)。接着，在罩盖膜412、加热器电阻器402及第二ILD 414b之上沉积PCM膜，且图案化所述PCM膜以形成PCM 404(960)(如图11E中所展示)。所述PCM 404接触所述加热器电阻器402的隅角部分的垂直表面及水平表面，且在加热器电阻器402与PCM 404之间形成接触窗，相比于使用常规设计规则的接触窗的大小，所述接触窗具有减小的大小。所述实施例将所述PCM接触窗(例如，作用区域410)的大小减小超出(例如)常规技术世代的半间距的光刻分辨率。就是说，所揭示的实施例不受与常规光/蚀刻工艺窗相关联的限制约束，且相变材料(PCM)接触区域的大小不受设计规则限制。因此，所述实施例可将接触区域的大小减小超出常规设计规则。此外，通过减小PCM膜404与加热器电阻器402中的每一者之间的接触窗的大小，所述实施例提供减小PRAM单元的设定电流及复位电流的优点。
沉积并图案化顶部电极膜以形成顶部电极408(970)(如图11F中所展示)。PCM 404的自然沟槽或阶梯(其是通过在罩盖膜412之上沉积PCM 404而形成)及加热器电阻器402的隅角导致顶部电极408与PCM 404之间的增加的接触区域，同时最小化顶部电极在水平方向上的大小且相应地增加PRAM单元的密度。
接着，沉积第三ILD膜414c，且执行CMP(980)。在所述第三ILD 414c中形成向下到顶部电极408的开口，且用金属填充所述开口，以形成第二通孔互连件406。使第三ILD 414c及第二通孔互连件406经受CMP(990)(如图11G中所展示)。顶部金属线(例如，位线418)可耦合到第二通孔互连件406(如图11H中所展示)。第二通孔互连件406为所述PRAM四单元的所述单元中的每一者提供共用触点。
所属领域的技术人员将认识到，图9中所展示的示范性方法可用以形成根据图11A到图11H的实施例的PRAM四单元(其对应于(例如)图4及图5的实施例)。图9中所展示的示范性方法不限于这些所揭示的实施例，而是可用以形成根据其它实施例(例如，图6及图7的实施例)的PRAM四单元。
参看图10，现在将描述形成PRAM四单元的另一方法。
示范性方法包括：形成多个底部电极(1000)；及沉积层间电介质，之后进行化学机械抛光(CMP)(1010)。所述方法包括：形成多个通孔开口；及用金属填充所述开口以形成多个通孔互连件，之后进行CMP(1020)。
接着，形成多个加热器电阻器并沉积ILD膜，且执行CMP工艺(1030)。所述示范性方法使用加热器电阻器的隅角来形成自然次沟槽重叠(例如，阶梯形部分)，其形成所述加热器电阻器与PCM之间的较小接触窗或作用区域。举例来说，罩盖膜形成于每一加热器电阻器(除了所述加热器电阻器的充当接触窗(例如，作用区域)的隅角部分以外)之上。在每一PRAM单元处，可蚀刻或移除层间电介质以暴露加热器电阻器的垂直表面及水平表面的一部分。在罩盖膜、加热器电阻器及ILD之上沉积PCM膜，且图案化所述PCM膜以形成PCM。
所述PCM接触所述加热器电阻器的隅角部分的垂直壁及水平壁，且在加热器电阻器与PCM之间形成接触窗，相比于使用常规设计规则的接触窗的大小，所述接触窗具有减小的大小。所揭示的实施例将所述PCM接触窗(例如，作用区域)的大小减小超出(例如)常规技术世代的半间距的光刻分辨率。就是说，所述实施例不受与常规光/蚀刻工艺窗相关联的限制约束，且相变材料(PCM)接触区域的大小不受设计规则限制。因此，所述实施例可将接触区域的大小减小超出常规设计规则。此外，通过减小PCM膜与所述加热器电阻器中的每一者之间的接触窗的大小，所述实施例提供减小PRAM单元的设定电流及复位电流的优点。
再次参看图10，沉积罩盖膜(1040)。接着，通过光及蚀刻工艺来形成相变材料(PCM)窗开口(1050)，且沉积并图案化相变材料以形成用于多个加热器电阻器中的每一者的共用PCM(1060)。接着，在PCM之上形成顶部电极(1070)。执行ILD沉积及CMP工艺的步骤(1080)。最后，在ILD中形成第二(共用)通孔互连件，并将其耦合到顶部电极，之后进行CMP工艺(1090)。顶部金属线(例如，位线)418耦合到第二(共用)通孔互连件。
参看图12，现在将描述形成PRAM四单元的另一方法。
一种方法包括：形成底部电极(1200)；及沉积层间电介质(ILD)，之后进行化学机械抛光(CMP)工艺(1210)。所述方法包括：形成通孔开口；及用金属填充开口以形成通孔互连件，之后进行CMP工艺(1020)。接着，与罩盖膜一起形成共用或共享加热器电阻器。沉积ILD膜且执行CMP工艺(1230)。
接着，在加热器电阻器及ILD膜之上沉积罩盖膜(1240)。形成多个相变材料(PCM)窗开口(1250)，且沉积相变材料以形成用于多个PRAM单元中的每一者的PCM(1260)。所述PCM接触加热器电阻器的隅角部分的垂直表面及水平表面，且在加热器电阻器与PCM之间形成接触窗，相比于使用常规设计规则的接触窗的大小，所述接触窗具有减小的大小。所揭示的实施例将所述PCM接触窗(例如，作用区域)的大小减小超出(例如)常规技术代次的半间距的光刻分辨率。就是说，所述实施例不受与常规光/蚀刻工艺窗相关联的限制约束，且相变材料(PCM)接触区域的大小不受设计规则限制。因此，所述实施例可将接触区域的大小减小超出常规设计规则。此外，通过减小PCM膜与加热器电阻器中的每一者之间的接触窗的大小，所述实施例提供减小PRAM单元的设定电流及复位电流的优点。
接着，在多个PCM膜中的每一者之上形成单独或个别顶部电极(1270)。PCM的自然沟槽或阶梯(其是通过在罩盖膜之上沉积PCM而形成)及加热器电阻器的隅角导致顶部电极与PCM之间的增加的接触区域，同时最小化顶部电极在水平方向上的大小，且相应地增加PRAM单元的密度。接着，沉积ILD层，且执行CMP工艺(1280)。
将了解，如(例如)图4、图6及图8中所说明的PRAM单元及PRAM单元设置可包括于以下各项内：移动电话、便携式计算机、手持式个人通信系统(PCS)单元、便携式数据单元(例如，个人数据助理(PDA))、具备GPS功能的装置、导航装置、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(例如，仪表读取设备)、或存储或检索数据或计算机指令的任何其它装置，或其任何组合。因此，本发明的实施例可适用于包括作用集成电路的任何装置，所述作用集成电路包括存储器及芯片上电路以供测试及特性化。
前面所揭示的装置及方法通常设计且配置为存储在计算机可读媒体上的GDS II及GERBER计算机文件。这些文件又被提供给基于这些文件来制造装置的制造操作手(fabrication handler)。所得产品为半导体晶片，所述半导体晶片接着被切割成半导体裸片并封装到半导体芯片中。所述芯片接着用于上文所描述的装置中。
所属领域的技术人员将了解，所揭示的实施例不限于所说明的示范性结构或方法，且用于执行本文中所描述的功能性的任何装置均包括在所述实施例中。
虽然前述揭示内容展示说明性实施例，但应注意，在本文中可在不脱离如由所附权利要求书界定的本发明的范围的情况下作出各种改变及修改。根据本文中所描述的实施例的方法权利要求的功能、步骤及/或动作无需以任何特定次序执行。此外，虽然可以单数形式来描述或主张所述实施例的元素，但除非明确陈述限于单数形式，否则也涵盖复数形式。

Claims (81)

1.一种相变随机存取存储器PRAM单元，其包含：
加热器电阻器；及
相变材料PCM，其形成于所述加热器电阻器之上且耦合到所述加热器电阻器；
其中所述相变材料PCM接触所述加热器电阻器的垂直表面的一部分及所述加热器电阻器的水平表面的一部分，以形成所述加热器电阻器与所述相变材料PCM之间的作用区域。
2.根据权利要求1所述的PRAM单元，其中所述相变材料PCM包括阶梯形部分。
3.根据权利要求2所述的PRAM单元，其进一步包含：
底部电极，其耦合到所述加热器电阻器；及
顶部电极，其耦合到所述相变材料PCM。
4.根据权利要求3所述的PRAM单元，其中所述顶部电极包括阶梯形部分。
5.根据权利要求3所述的PRAM单元，其中所述顶部电极包括对应于所述相变材料PCM的所述阶梯形部分的阶梯形部分。
6.根据权利要求1所述的PRAM单元，其进一步包含：
罩盖膜，其形成于除所述加热器电阻器的所述作用区域以外的所述加热器电阻器之上。
7.根据权利要求6所述的PRAM单元，其中所述相变材料PCM包括与所述加热器电阻器及所述罩盖膜重叠的阶梯形部分。
8.根据权利要求7所述的PRAM单元，其中所述相变材料PCM的所述阶梯形部分接触所述加热器电阻器的所述垂直表面的所述部分、所述加热器电阻器的所述水平表面的所述部分、所述罩盖膜的垂直表面的一部分及所述罩盖膜的水平表面的一部分。
9.根据权利要求6所述的PRAM单元，其中所述作用区域距所述相变材料PCM的边缘一预定距离以防止或减小对所述作用区域的蚀刻损害影响。
10.根据权利要求3所述的PRAM单元，其中所述底部电极通过第一通孔互连件耦合到所述加热器电阻器。
11.根据权利要求3所述的PRAM单元，其进一步包含：
第二通孔互连件，其形成于所述顶部电极之上且耦合到所述顶部电极。
12.根据权利要求1所述的PRAM单元，其集成在至少一个半导体裸片中。
13.根据权利要求1所述的PRAM单元，其进一步包含电子装置，所述电子装置选自由以下各项组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机，所述PRAM单元集成到所述电子装置中。
14.一种相变随机存取存储器PRAM设置，其包含：
多个相变随机存取存储器PRAM单元，其中所述PRAM单元中的每一者包括：
加热器电阻器；及
相变材料PCM，其形成于所述加热器电阻器之上且耦合到所述加热器电阻器；
其中所述相变材料PCM接触所述加热器电阻器的垂直表面的一部分及所述加热器电阻器的水平表面的一部分，以形成所述加热器电阻器与所述相变材料PCM之间的作用区域。
15.根据权利要求14所述的PRAM设置，其中所述相变材料PCM包括阶梯形部分。
16.根据权利要求15所述的PRAM设置，其进一步包含：
底部电极，其耦合到所述加热器电阻器；及
顶部电极，其耦合到所述相变材料PCM。
17.根据权利要求16所述的PRAM设置，其中所述顶部电极包括阶梯形部分。
18.根据权利要求16所述的PRAM设置，其中所述顶部电极包括对应于所述相变材料PCM的所述阶梯形部分的阶梯形部分。
19.根据权利要求14所述的PRAM设置，其进一步包含：
罩盖膜，其形成于除所述加热器电阻器的所述作用区域以外的所述加热器电阻器之上。
20.根据权利要求19所述的PRAM设置，其中所述相变材料PCM包括与所述加热器电阻器及所述罩盖膜重叠的阶梯形部分。
21.根据权利要求20所述的PRAM设置，其中所述相变材料PCM的所述阶梯形部分接触所述加热器电阻器的所述垂直表面的所述部分、所述加热器电阻器的所述水平表面的所述部分、所述罩盖膜的垂直表面的一部分及所述罩盖膜的水平表面的一部分。
22.根据权利要求14所述的PRAM设置，其中所述作用区域距所述相变材料PCM的边缘一预定距离以防止或减小对所述作用区域的蚀刻损害影响。
23.根据权利要求14所述的PRAM设置，其中所述相变材料PCM为所述多个相变随机存取存储器PRAM单元中的每一者所共用，且
其中所述共用相变材料PCM具有中心部分及从所述中心部分延伸到所述多个PRAM单元的多个部分。
24.根据权利要求23所述的PRAM设置，其中所述共用相变材料PCM的所述中心部分具有菱形形状。
25.根据权利要求23所述的PRAM设置，其进一步包含：
顶部电极，其耦合到所述相变材料PCM，
其中所述顶部电极为所述多个相变随机存取存储器PRAM单元中的每一者所共用，且
其中所述共用顶部电极具有中心部分及从所述中心部分延伸到所述多个PRAM单元的多个部分。
26.根据权利要求25所述的PRAM设置，其中所述共用顶部电极的所述中心部分具有菱形形状。
27.根据权利要求14所述的PRAM设置，其中所述加热器电阻器为所述多个相变随机存取存储器PRAM单元中的每一者所共用，且
其中所述共用加热器电阻器具有中心部分及从所述中心部分延伸到所述多个PRAM单元的多个部分。
28.根据权利要求27所述的PRAM设置，其进一步包含：
底部电极，其通过第一通孔互连件耦合到所述加热器电阻器，
其中所述底部电极为所述多个相变随机存取存储器PRAM单元中的每一者所共用。
29.根据权利要求14所述的PRAM设置，其集成在至少一个半导体裸片中。
30.根据权利要求14所述的PRAM设置，其进一步包含电子装置，所述电子装置选自由以下各项组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机，所述PRAM设置集成到所述电子装置中。
31.一种形成相变随机存取存储器PRAM单元的方法，所述方法包含：
形成加热器电阻器；及
在所述加热器电阻器的作用区域之上形成相变材料PCM，
其中所述加热器电阻器的所述作用区域包括所述加热器电阻器的垂直表面的一部分及所述加热器电阻器的水平表面的一部分。
32.根据权利要求31所述的方法，其进一步包含：
在除所述加热器电阻器的所述作用区域以外的所述加热器电阻器之上形成罩盖膜，
其中所述相变材料PCM形成于所述罩盖膜的一部分之上。
33.根据权利要求32所述的方法，其中所述相变材料PCM与所述罩盖膜的所述部分重叠一预定距离，以防止或减小对所述作用区域的蚀刻损害影响。
34.根据权利要求31所述的方法，其进一步包含：
形成底部电极；
在所述底部电极上形成通孔互连件，其中所述加热器电阻器形成于所述通孔互连件之上；及
在所述相变材料PCM之上形成顶部电极。
35.根据权利要求31所述的方法，其中所述PRAM单元应用于电子装置中，所述电子装置选自由以下各项组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机，所述PRAM单元集成到所述电子装置中。
36.一种形成相变随机存取存储器PRAM单元设置的方法，所述方法包含：
形成多个加热器电阻器；及
在所述多个加热器电阻器之上形成共用相变材料PCM膜。
37.根据权利要求36所述的方法，其中所述共用相变材料PCM膜形成于所述多个加热器电阻器中的每一者的垂直表面的一部分及所述多个加热器电阻器中的每一者的水平表面的一部分之上。
38.根据权利要求37所述的方法，其进一步包含：
在除所述多个加热器电阻器中的每一者的所述水平表面的所述部分以外的所述多个加热器电阻器之上形成罩盖膜。
39.根据权利要求38所述的方法，其中所述共用相变材料PCM与所述罩盖膜的一部分重叠一预定距离，以防止或减小对所述共用相变材料PCM与所述多个加热器电阻器中的每一者的所述垂直表面的所述部分及所述多个加热器电阻器中的每一者的所述水平表面的所述部分之间的作用区域的蚀刻损害影响。
40.根据权利要求36所述的方法，其中所述共用相变材料PCM具有中心部分及从所述中心部分延伸到所述多个加热器电阻器的多个部分。
41.根据权利要求40所述的方法，其中所述共用相变材料PCM的所述中心部分具有菱形形状。
42.根据权利要求36所述的方法，其进一步包含：
形成多个底部电极；
形成多个通孔互连件，
其中每一通孔互连件形成于所述多个底部电极中的一者上，且
其中所述多个加热器电阻器中的每一者形成于所述多个通孔互连件中的一者上；及
在所述共用相变材料PCM之上形成共用顶部电极。
43.根据权利要求42所述的方法，其中所述共用顶部电极具有中心部分及从所述中心部分延伸到所述多个加热器电阻器的多个部分。
44.根据权利要求43所述的方法，其中所述共用顶部电极的所述中心部分具有菱形形状。
45.根据权利要求36所述的方法，其中所述PRAM单元应用于电子装置中，所述电子装置选自由以下各项组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机，所述PRAM单元集成到所述电子装置中。
46.一种形成相变随机存取存储器PRAM单元设置的方法，所述方法包含：
形成共用加热器电阻器；及
在所述共用加热器电阻器之上形成多个相变材料PCM膜。
47.根据权利要求46所述的方法，其中所述共用加热器电阻器具有中心部分及从所述中心部分延伸到所述多个相变材料PCM膜的多个部分。
48.根据权利要求47所述的方法，其中所述共用加热器电阻器的所述中心部分具有菱形形状。
49.根据权利要求46所述的方法，其中所述多个相变材料PCM膜中的每一者接触所述加热器电阻器的垂直表面的一部分及所述加热器电阻器的水平表面的一部分。
50.根据权利要求46所述的方法，其进一步包含：
形成共用底部电极；
在所述共用底部电极上形成共用通孔互连件；及
在所述多个相变材料PCM膜之上形成多个顶部电极，
其中所述共用加热器电阻器形成于所述通孔互连件上，且
其中所述多个顶部电极中的每一者接触所述多个相变材料PCM膜中的一者。
51.根据权利要求46所述的方法，其中所述PRAM单元设置应用于电子装置中，所述电子装置选自由以下各项组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机，所述PRAM单元设置集成到所述电子装置中。
52.一种形成三维相变随机存取存储器PRAM单元设置的方法，所述方法包含：
形成共用加热器电阻器，其中所述加热器电阻器包括在第一平面内延伸的多个第一支腿部分及在第二平面内延伸的至少一个第二支腿部分；及
在所述加热器电阻器的所述多个第一支腿部分及所述至少一个第二支腿部分中的每一者的末端之上形成相变材料PCM膜以形成作用区域。
53.根据权利要求52所述的方法，其进一步包含：
形成共用底部电极；
在所述底部电极上形成共用通孔互连件；及
在所述相变材料PCM膜之上形成顶部电极，
其中所述共用加热器电阻器形成于所述通孔互连件上。
54.根据权利要求52所述的方法，其中所述三维PRAM单元设置应用于电子装置中，所述电子装置选自由以下各项组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机，所述三维PRAM单元设置集成到所述电子装置中。
55.一种相变随机存取存储器PRAM设置，其包含：
共用加热器电阻器，其具有在第一平面内延伸的多个第一支腿部分及在第二平面内延伸的至少一个第二支腿部分；及
相变材料PCM膜，其位于所述加热器电阻器的所述多个第一支腿部分及所述至少一个第二支腿部分中的每一者的末端之上，
其中所述相变材料PCM膜与所述加热器电阻器的所述多个第一支腿部分及所述至少一个第二支腿部分中的每一者的所述末端之间的界面形成作用区域。
56.根据权利要求55所述的PRAM设置，其进一步包含：
共用底部电极；
共用通孔互连件，其位于所述底部电极上；及
顶部电极，其位于所述相变材料PCM膜之上，
其中所述共用加热器电阻器位于所述通孔互连件上。
57.根据权利要求55所述的PRAM设置，其集成在至少一个半导体裸片中。
58.根据权利要求55所述的PRAM设置，其进一步包含电子装置，所述电子装置选自由以下各项组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机，所述PRAM设置集成到所述电子装置中。
59.一种相变随机存取存储器PRAM设置，其包含：
多个相变随机存取存储器PRAM单元，其中所述PRAM单元中的每一者包括：
加热器电阻器；及
相变材料PCM，其形成于所述加热器电阻器之上且耦合到所述加热器电阻器，
其中所述相变材料PCM为所述多个相变随机存取存储器PRAM单元中的每一者所共用，且
其中所述共用相变材料PCM具有中心部分及从所述中心部分延伸到所述多个PRAM单元的多个部分。
60.根据权利要求59所述的PRAM设置，其中所述共用相变材料PCM的所述中心部分具有菱形形状。
61.根据权利要求59所述的PRAM设置，其进一步包含：
顶部电极，其耦合到所述相变材料PCM，
其中所述顶部电极为所述多个相变随机存取存储器PRAM单元中的每一者所共用，且
其中所述共用顶部电极具有中心部分及从所述中心部分延伸到所述多个PRAM单元的多个部分。
62.根据权利要求61所述的PRAM设置，其中所述共用顶部电极的所述中心部分具有菱形形状。
63.根据权利要求59所述的PRAM设置，其中所述相变材料PCM接触所述加热器电阻器的垂直表面的一部分及所述加热器电阻器的水平表面的一部分，以形成所述加热器电阻器与所述相变材料PCM之间的作用区域。
64.根据权利要求59所述的PRAM设置，其集成在至少一个半导体裸片中。
65.根据权利要求59所述的PRAM设置，其进一步包含电子装置，所述电子装置选自由以下各项组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机，所述PRAM设置集成到所述电子装置中。
66.一种相变随机存取存储器PRAM设置，其包含：
多个相变随机存取存储器PRAM单元，其中所述PRAM单元中的每一者包括：
加热器电阻器；及
相变材料PCM，其形成于所述加热器电阻器之上且耦合到所述加热器电阻器，
其中所述加热器电阻器为所述多个相变随机存取存储器PRAM单元中的每一者所共用，且
其中所述共用加热器电阻器具有中心部分及从所述中心部分延伸到所述多个PRAM单元的多个部分。
67.根据权利要求66所述的PRAM设置，其中所述共用加热器电阻器的所述中心部分具有菱形形状。
68.根据权利要求66所述的PRAM设置，其进一步包含：
底部电极，其耦合到所述加热器电阻器，
其中所述底部电极为所述多个相变随机存取存储器PRAM单元中的每一者所共用，且
其中所述底部电极耦合到所述共用加热器电阻器。
69.根据权利要求66所述的PRAM设置，其中所述相变材料PCM接触所述加热器电阻器的垂直表面的一部分及所述加热器电阻器的水平表面的一部分，以形成所述加热器电阻器与所述相变材料PCM之间的作用区域。
70.根据权利要求66所述的PRAM设置，其集成在至少一个半导体裸片中。
71.根据权利要求66所述的PRAM设置，其进一步包含电子装置，所述电子装置选自由以下各项组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机，所述PRAM设置集成到所述电子装置中。
72.一种相变随机存取存储器PRAM单元，其包含：
用于产生热量的电阻装置；及
用于允许相变的相变装置，其耦合到所述电阻装置；
其中所述电阻装置与所述相变装置之间的作用区域由所述电阻装置的第一物理尺寸及第二物理尺寸界定。
73.根据权利要求72所述的PRAM单元，其进一步包含：
用于为除所述作用区域以外的所述电阻装置加罩盖的罩盖装置，
其中所述相变装置形成于所述罩盖装置的一部分之上。
74.根据权利要求73所述的PRAM单元，其中所述相变装置与所述罩盖装置的所述部分重叠一预定距离，以防止或减小对所述作用区域的蚀刻损害影响。
75.根据权利要求72所述的PRAM单元，其进一步包含：
用于电连接所述PRAM单元的第一电极装置；
用于将所述第一电极互连到所述电阻装置的互连装置，其中所述电阻装置形成于所述互连装置之上；及
用于电连接所述PRAM单元的第二电极装置。
76.根据权利要求72所述的PRAM单元，其中所述PRAM单元应用于电子装置中，所述电子装置选自由以下各项组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机，所述PRAM单元集成到所述电子装置中。
77.一种形成相变随机存取存储器PRAM单元的方法，所述方法包含：
用于形成加热器电阻器的步骤；及
用于在所述加热器电阻器的作用区域之上形成相变材料PCM的步骤，
其中所述加热器电阻器的所述作用区域包括所述加热器电阻器的垂直表面的一部分及所述加热器电阻器的水平表面的一部分。
78.根据权利要求77所述的方法，其进一步包含：
用于在除所述加热器电阻器的所述作用区域以外的所述加热器电阻器之上形成罩盖膜的步骤，
其中所述相变材料PCM形成于所述罩盖膜的一部分之上。
79.根据权利要求78所述的方法，其中所述相变材料PCM与所述罩盖膜的所述部分重叠一预定距离，以防止或减小对所述作用区域的蚀刻损害影响。
80.根据权利要求77所述的方法，其进一步包含：
用于形成底部电极的步骤；
用于在所述底部电极上形成通孔互连件的步骤，其中所述加热器电阻器形成于所述通孔互连件之上；及
用于在所述相变材料PCM之上形成顶部电极的步骤。
81.根据权利要求77所述的方法，其中所述PRAM单元应用于电子装置中，所述电子装置选自由以下各项组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机，所述PRAM单元集成到所述电子装置中。
CN201080014953.3A 2009-04-09 2010-04-09 相变随机存取存储器的菱形式四电阻器单元 Active CN102379009B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201611254934.3A CN107394039B (zh) 2009-04-09 2010-04-09 相变随机存取存储器的菱形式四电阻器单元
CN201410022151.7A CN103746073B (zh) 2009-04-09 2010-04-09 相变随机存取存储器的菱形式四电阻器单元

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/421,044 2009-04-09
US12/421,044 US8193522B2 (en) 2009-04-09 2009-04-09 Diamond type quad-resistor cells of PRAM
PCT/US2010/030510 WO2010118302A2 (en) 2009-04-09 2010-04-09 Diamond type quad-resistor cells of pram

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201410022151.7A Division CN103746073B (zh) 2009-04-09 2010-04-09 相变随机存取存储器的菱形式四电阻器单元
CN201611254934.3A Division CN107394039B (zh) 2009-04-09 2010-04-09 相变随机存取存储器的菱形式四电阻器单元

Publications (2)

Publication Number Publication Date
CN102379009A true CN102379009A (zh) 2012-03-14
CN102379009B CN102379009B (zh) 2015-08-19

Family

ID=42237394

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201410022151.7A Active CN103746073B (zh) 2009-04-09 2010-04-09 相变随机存取存储器的菱形式四电阻器单元
CN201080014953.3A Active CN102379009B (zh) 2009-04-09 2010-04-09 相变随机存取存储器的菱形式四电阻器单元
CN201611254934.3A Active CN107394039B (zh) 2009-04-09 2010-04-09 相变随机存取存储器的菱形式四电阻器单元

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410022151.7A Active CN103746073B (zh) 2009-04-09 2010-04-09 相变随机存取存储器的菱形式四电阻器单元

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201611254934.3A Active CN107394039B (zh) 2009-04-09 2010-04-09 相变随机存取存储器的菱形式四电阻器单元

Country Status (7)

Country Link
US (3) US8193522B2 (zh)
EP (1) EP2417601B1 (zh)
JP (1) JP5564559B2 (zh)
KR (3) KR20150045535A (zh)
CN (3) CN103746073B (zh)
TW (1) TW201106466A (zh)
WO (1) WO2010118302A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767802A (zh) * 2019-09-24 2020-02-07 华中科技大学 用于纳米级相变存储器单元的新型电极配置结构
CN110783454A (zh) * 2019-09-24 2020-02-11 华中科技大学 纳米级相变存储器单元新型电极配置结构的加工使用方法
WO2022095693A1 (en) * 2020-11-06 2022-05-12 International Business Machines Corporation Uniform voltage drop in arrays of memory devices

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193522B2 (en) 2009-04-09 2012-06-05 Qualcomm Incorporated Diamond type quad-resistor cells of PRAM
JP5858350B2 (ja) * 2011-09-14 2016-02-10 インテル・コーポレーション 装置、方法およびシステム
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9660188B2 (en) * 2014-08-28 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Phase change memory structure to reduce leakage from the heating element to the surrounding material
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US10424374B2 (en) * 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10854813B2 (en) 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
US10644235B2 (en) * 2018-08-14 2020-05-05 Newport Fab, Llc Phase-change material (PCM) radio frequency (RF) switch with reduced parasitic capacitance
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
WO2022031933A1 (en) * 2020-08-05 2022-02-10 Qorvo Us, Inc. Control method for switches based on dual phase materials
US20230180644A1 (en) * 2021-12-08 2023-06-08 International Business Machines Corporation Global heater for phase change memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050242388A1 (en) * 2004-04-30 2005-11-03 Josef Willer Flash memory cell, flash memory device and manufacturing method thereof
US20060097239A1 (en) * 2004-11-09 2006-05-11 Industrial Technology Research Institute Multilevel phase-change memory, manufacture method and operating method thereof
US20070012956A1 (en) * 2005-07-14 2007-01-18 Gutsche Martin U Phase change memory cell having nanowire electrode
CN101164176A (zh) * 2005-01-25 2008-04-16 Nxp股份有限公司 使用后端工艺的相变电阻器的制造
US20090008621A1 (en) * 2007-07-05 2009-01-08 Industrial Technology Research Institute Phase-change memory element

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670628B2 (en) * 2002-04-04 2003-12-30 Hewlett-Packard Company, L.P. Low heat loss and small contact area composite electrode for a phase change media memory device
KR100733147B1 (ko) * 2004-02-25 2007-06-27 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US7038231B2 (en) * 2004-04-30 2006-05-02 International Business Machines Corporation Non-planarized, self-aligned, non-volatile phase-change memory array and method of formation
KR100642634B1 (ko) * 2004-06-29 2006-11-10 삼성전자주식회사 게이트 상전이막 패턴을 갖는 피이. 램들 및 그 형성방법들
KR100687709B1 (ko) 2004-11-04 2007-02-27 한국전자통신연구원 멀티비트형 상변화 메모리 소자 및 그 구동 방법
TW200633193A (en) 2004-12-02 2006-09-16 Koninkl Philips Electronics Nv Non-volatile memory
KR100625230B1 (ko) * 2004-12-31 2006-09-20 한국과학기술연구원 극소화된 접촉 면적을 갖는 고집적 상변화 메모리 및 이의제조 방법
JP4817410B2 (ja) 2005-09-12 2011-11-16 エルピーダメモリ株式会社 相変化メモリ素子およびその製造方法
GB2433647B (en) 2005-12-20 2008-05-28 Univ Southampton Phase change memory materials, devices and methods
JP4591833B2 (ja) * 2006-01-17 2010-12-01 エルピーダメモリ株式会社 相変化メモリ装置および相変化メモリ装置の製造方法
JP4691454B2 (ja) * 2006-02-25 2011-06-01 エルピーダメモリ株式会社 相変化メモリ装置およびその製造方法
US7545668B2 (en) * 2007-06-22 2009-06-09 Qimonda North America Corp. Mushroom phase change memory having a multilayer electrode
US7687309B2 (en) * 2007-06-28 2010-03-30 International Business Machines Corporation CMOS-process-compatible programmable via device
CN101355137B (zh) * 2007-07-23 2012-07-04 茂德科技股份有限公司 相变存储器装置及其制造方法
JP5326080B2 (ja) * 2007-08-22 2013-10-30 株式会社アルバック 相変化メモリ装置の製造方法
US8563355B2 (en) * 2008-01-18 2013-10-22 Freescale Semiconductor, Inc. Method of making a phase change memory cell having a silicide heater in conjunction with a FinFET
US7888668B2 (en) * 2008-07-17 2011-02-15 United Microelectronics Corp. Phase change memory
US8193522B2 (en) 2009-04-09 2012-06-05 Qualcomm Incorporated Diamond type quad-resistor cells of PRAM

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050242388A1 (en) * 2004-04-30 2005-11-03 Josef Willer Flash memory cell, flash memory device and manufacturing method thereof
US20060097239A1 (en) * 2004-11-09 2006-05-11 Industrial Technology Research Institute Multilevel phase-change memory, manufacture method and operating method thereof
CN101164176A (zh) * 2005-01-25 2008-04-16 Nxp股份有限公司 使用后端工艺的相变电阻器的制造
US20070012956A1 (en) * 2005-07-14 2007-01-18 Gutsche Martin U Phase change memory cell having nanowire electrode
US20090008621A1 (en) * 2007-07-05 2009-01-08 Industrial Technology Research Institute Phase-change memory element

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767802A (zh) * 2019-09-24 2020-02-07 华中科技大学 用于纳米级相变存储器单元的新型电极配置结构
CN110783454A (zh) * 2019-09-24 2020-02-11 华中科技大学 纳米级相变存储器单元新型电极配置结构的加工使用方法
CN110783454B (zh) * 2019-09-24 2021-03-09 华中科技大学 纳米级相变存储器单元电极配置结构的加工方法
CN110767802B (zh) * 2019-09-24 2021-03-09 华中科技大学 用于纳米级相变存储器单元的电极配置结构
WO2022095693A1 (en) * 2020-11-06 2022-05-12 International Business Machines Corporation Uniform voltage drop in arrays of memory devices
GB2616152A (en) * 2020-11-06 2023-08-30 Ibm Uniform voltage drop in arrays of memory devices

Also Published As

Publication number Publication date
CN102379009B (zh) 2015-08-19
US8680504B2 (en) 2014-03-25
US20130153854A1 (en) 2013-06-20
CN107394039B (zh) 2019-07-30
EP2417601B1 (en) 2019-09-04
EP2417601A2 (en) 2012-02-15
WO2010118302A3 (en) 2010-12-02
KR20130073992A (ko) 2013-07-03
US8193522B2 (en) 2012-06-05
CN103746073B (zh) 2017-03-01
US20100258777A1 (en) 2010-10-14
CN103746073A (zh) 2014-04-23
WO2010118302A2 (en) 2010-10-14
JP5564559B2 (ja) 2014-07-30
KR101470431B1 (ko) 2014-12-08
JP2012523710A (ja) 2012-10-04
KR101613217B1 (ko) 2016-04-19
CN107394039A (zh) 2017-11-24
KR20150045535A (ko) 2015-04-28
KR20120006540A (ko) 2012-01-18
TW201106466A (en) 2011-02-16
US8642990B2 (en) 2014-02-04
US20120223287A1 (en) 2012-09-06

Similar Documents

Publication Publication Date Title
CN102379009B (zh) 相变随机存取存储器的菱形式四电阻器单元
US10777739B2 (en) Phase change memory cell with constriction structure
CN100541810C (zh) 电可改写非易失存储元件及其制造方法
KR101486984B1 (ko) 가변 저항 메모리 소자 및 그 형성방법
KR101534500B1 (ko) 멀티비트 스토리지를 위한 위상 변경 메모리 소자
CN102064183B (zh) 具有垂直二极管的集成电路
US9343676B2 (en) Heating phase change material
US8077504B2 (en) Shallow trench type quadri-cell of phase-change random access memory (PRAM)
TW201824458A (zh) 阻變記憶體裝置及其製作方法
US10818730B2 (en) Semiconductor memory device
KR100881507B1 (ko) 상변화 메모리 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant