CN102005418A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN102005418A CN102005418A CN2010102547170A CN201010254717A CN102005418A CN 102005418 A CN102005418 A CN 102005418A CN 2010102547170 A CN2010102547170 A CN 2010102547170A CN 201010254717 A CN201010254717 A CN 201010254717A CN 102005418 A CN102005418 A CN 102005418A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- mentioned
- seal
- lead
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49586—Insulating layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01055—Cesium [Cs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
本发明涉及半导体装置及其制造方法,是在具有半导体基片、与该半导体基片电连接的以金属作为主构成材料的多根引线、把该半导体基片密封的密封体的半导体装置中,提供一种上述引线与密封体(模制密封体)的粘合性提高,不产生剥离的半导体装置。在具有半导体基片(5)、与该半导体基片电连接的以金属作为主构成材料的多根引线(3)、把该半导体基片密封的密封体(2)的半导体装置中,为了提高上述引线(3)与密封体(模制密封体)的粘合性,作为引线(3)的表面材料与密封体(2)的组合,采用晶格整合性良好的材料组合,采用并苯类作为主构成材料的密封体(2)。
Description
技术领域
本发明涉及半导体装置及其制造技术,特别是涉及具有使用有机物作为密封半导体基片的密封体的结构的半导体装置及适于其制造的有效技术。
背景技术
专利文献1(特开平9-195068号公报)公开如下方法:在含Cu合金的引线母材上作为基层镀覆层进行Cu触击镀覆后,部分镀覆引线接合用乃至管芯焊接用的银、金、钯等,对引线连接的半导体基片以密封体等进行密封。另外,专利文献2(特开2003-282798号公报)公开了:为了提高散热性,使用以热传导率高的热固性树脂作为基体,以无机陶瓷粉末作为填料(填充材料)的密封体的半导体装置。
[专利文献]
专利文献1:特开平9-195068号公报
专利文献2:特开2003-282798号公报
发明内容
发明所要解决的课题
近几年来,伴随着手提仪器的发展,从高性能化、小型轻量化的要求考虑,半导体装置中的安装密度越来越增大。因此,封装结构也开发出DIP(Dual Inline Plastic Package:双列直插式塑料封装)、SOP(Small Outline Plastic Package:小外型塑料封装)、SOJ(SmallOutline J-lead Plastic Package:小外型J-型引脚塑料封装)、QFP(Quad Flat Plastic Package:四侧引角扁平面塑料封装)、TSOP(Thin Small Out-line Plastic Package:薄小外型塑料封装)、TSOJ(Thin Small Outline J-lead Plastic Package:薄小外型J-型引脚塑料封装)、TQFP(Thin Quad Flat Plastic Package:薄四侧引角扁平面塑料封装)等各式各样的结构。其中,由于基片的发热密度增加,即使采用专利文献2(特开2003-282798号公报)中记载的以热传导率高的热固性树脂作为基体、以无机陶瓷粉末作为填料(填充材料)的密封体,也无法确保充分的散热性。
因此,本发明的目的是提供一种使散热性得到提高的半导体装置。本发明的又一目的是提供一种使散热性得到提高的半导体装置的制造方法。
用于解决课题的手段
在具有半导体基片、与该半导体基片电连接的以金属作为主构成材料的多根引线、把该半导体基片密封的密封体的半导体装置中,本发明人为了探求提高散热性的方法而进行悉心研究的结果发现,作为引线的表面材料与密封体用基体有机物的组合,采用引线的表面材料与密封体用基体有机物的界面部的杨氏模量比引线的表面材料的杨氏模量小,比密封体用基体有机物的杨氏模量大那样的组合是有效的。另外,作为密封体用基体有机物及其中的作为填充材料(填料)含有的无机陶瓷粉末的组合,采用无机陶瓷粉末与密封体用基体有机物的界面部的杨氏模量比无机陶瓷粉末的杨氏模量小,比密封体用基体有机物的杨氏模量大那样的组合是有效的。
具体的是:
(1)在具有半导体基片、与该半导体基片电连接的以金属作为主构成材料的多根引线、把该半导体基片密封的密封体的半导体装置中,作为上述密封体,采用以并苯类作为基体有机物的材料是有效的。
(2)在具有半导体基片、与该半导体基片电连接的以金属作为主构成材料的多根引线、把该半导体基片密封的密封体的半导体装置中,作为上述密封体,采用选自并四苯、并五苯、并六苯的组的至少1种并苯类作为基体有机物的材料是有效的。
(3)在具有半导体基片、与该半导体基片电连接的以金属作为主构成材料的多根引线、把该半导体基片密封的密封体的半导体装置中,作为上述密封体,采用选自并四苯、并五苯、并六苯的组的至少1种并苯类作为基体有机物的材料,在上述密封体中作为填料(填充材料)含有无机陶瓷粉末是有效的。
(4)在具有半导体基片、与该半导体基片电连接的以金属作为主构成材料的多根引线、把该半导体基片密封的密封体的半导体装置中,作为上述密封体,采用选自并四苯、并五苯、并六苯的组的至少1种并苯类作为基体有机物的材料,在上述密封体中作为填料(填充材料)含有包含选自氮化硼、氮化铝的组的至少1种的无机陶瓷粉末是有效的。
(5)在具有半导体基片、与该半导体基片电连接的以金属作为主构成材料的多根引线、把该半导体基片密封的密封体的半导体装置中,作为上述密封体,采用选自并四苯、并五苯、并六苯的组的至少1种并苯类作为基体有机物的材料,上述并苯类具有的CH键中12%~85%被COOH、COH、CNH2、CS取代,该密封体中作为填料(填充材料)含有包含选自氮化硼、氮化铝的组的至少1种的无机陶瓷粉末是有效的。
(6)在具有半导体基片、与该半导体基片电连接的以金属作为主构成材料的多根引线、把该半导体基片密封的密封体上述多根引线各自的一部分具有:从上述密封体露出的外部引线部分和埋入密封体的内部引线部分的半导体装置中,作为上述密封体,采用选自并四苯、并五苯、并六苯的组的至少1种并苯类作为基体有机物的材料,上述并苯类具有的CH键中12%~85%被COOH、COH、CNH2、CS取代,该密封体中作为填料(填充材料)含有包含选自氮化硼、氮化铝的组的至少1种的无机陶瓷粉末,另外,上述密封体中作为添加物含有包含选自环氧树脂、聚酯树脂、酚醛树脂、丙烯酸树脂的组的至少1种的树脂,上述内部引线部分的表面材料采用铜或钯作为主构成材料的材料是更有效的。
发明效果
按照本发明,能够提供一种使散热性得到提高的、无不良的半导体装置。本发明的又一目的是能够提供一种可靠性高的半导体装置。本发明的再一目的是能够提供一种产率高的半导体制造方法。
附图说明
图1为表示本发明实施方案1的半导体装置外观的图。
图2为表示图1中沿A-B线切断的断面图。
图3为图2所示半导体装置中形成的引板一部分的放大断面图。
图4为包含图3周围的详细表示的现有结构的图。
图5为说明原有结构的杨氏模量的关系图。
图6为包含图3周围的详细表示的本发明的结构图。
图7为说明本发明的结构的杨氏模量的关系图。
图8为表示对本发明的界面的杨氏模量的效果的图。
图9为表示对本发明的界面的热传导率的效果的图。
图10为表示对本发明的界面的杨氏模量的效果的图。
图11为表示对本发明的界面的热传导率的效果的图。
图12为表示本发明的并五苯CH键取代率与介电常数之比的图。
图13为表示实施方案1的半导体装置制造工序的图,说明切割的图。
图14为表示与图13相接的半导体装置制造工序的图,是表示引线框上安装半导体基片的工序的图。
图15为表示与图14相接的半导体装置制造工序的图,是表示半导体基片与引线通过焊丝加以电连接的工序的图。
图16为表示与图15相接的半导体装置制造工序的图,是表示半导体基片用树脂密封的工序的图。
图17为表示实施方案1的半导体装置外观的图。
[符号说明]
1、25 半导体装置
2、24 密封体
3、26 引线
3a 外部引线
3b 内部引线
4 引板
5、20a 半导体基片
5a 焊盘
6、23 焊丝
10、15 镀覆膜
20 半导体晶片
21 刀片
22 引线框
201 基体有机物
202 陶瓷粉末
a、b、c 结晶轴
L、P 间隔
具体实施方式
在下述实施方案中,在方便必要时分割为多个部分或实施方案进行说明,但除特别说明的以外,它们之间互相不是无关系的,一种为另一种的一部分或全部的变形例、详细、补充说明等的关系。
另外,在以下的实施方案中,涉及各要素的数目等(包括个数、数值、量、范围等)的场合,除特别说明的场合以及原则上明确限定为特定数的场合等以外,则不限于该特定的数,也可以是特定数以上或以下。
另外,在以下的实施方案中,其构成要素(包括要素步骤等),除需特别说明的场合以及原则上明确认为必需的场合等以外,均未必说是必需的。
同样地,在以下的实施方案中,除在说明构成要素等的形状、位置关系等时,除特别说明的场合以及原则上明确认为不是这样的场合以外,包括实质上与其形状近似或类似的情况等。上述数值及范围也同样如此。
另外,在用于说明实施方案的全部图中,同样的构件原则上采用同样的符号,省略其重复说明。
实施例1
下面通过图中所示的实施例详细地说明本发明的实施方案。
首先,把本发明中的第一实施例的半导体装置立体图示于图1。另外,图1中用A-B线切断的断面图示于图2。本实施例的半导体装置的封装形态为QFP(Quad Flat Package:四方形平面封装)。
如图1所示,本实施方案1中的半导体装置1,用以有机物作为基体材料(Matrix material)的密封体2被覆,从该密封体2的四侧面突出引线3。引线3形成弯曲成L字型的结构。
另外,如图2所示,引线3由从密封体2侧面突出的外部引线3a与在密封体2的内部形成的内部引线3b构成。在被左右的内部引线3b挟住(由多个内部引线3b包围)的中央部,形成引板4,在该引板4上设置半导体基片5。在半导体基片5上形成MISFET(MetalInsulator Semiconductor Field Effect Transistor:金属绝缘体半导体场效应晶体管)等电路元件或配线,最上层上形成焊盘5a。该焊盘5a上与焊丝6连接,该焊丝6与内部引线3b连接。
图3为放大图2的区域C的图。即,图3为放大密封体2中埋设的引板4的断图图。另外,放大内部引线3b的断图图也与图3同样。如图3所示,在引板4的表面上(也包括背面),形成表面层10。另外,内部引线3b的表面上(也包括背面),也形成表面层10。引板4及引线3以铜、铜合金、镍合金、铁合金作为主构成材料构成。还有,在这里,所谓主构成材料,意指含量最多的材料。表面层10以铜、钯、镍、铂、钌、金、银等作为主构成材料。在本发明中,如下所述,为了提高从引板4及内部引线3b的表面(也包括背面)向密封体2的散热性,采用萘、蒽、并四苯、并五苯、并六苯等并苯类作为密封体2的基体材料。另外,为了进一步提高散热性,作为填料(填充材料)可含有氮化硼、氮化铝。
图4为包括图3周围的详细表示的现有结构的图,以前作为基体材料201,采用环氧树脂、聚酯树脂、酚醛树脂、丙烯酸树脂等,但在基体材料201与引板4及内部引线3b的表面(也包括背面)的界面不能很好地进行热的传导,对近年来增大的基片发热密度,散热性不充分。本发明人对现有结构中散热性不充分的原因进行了悉心研究,获知了如图4中所示的下述关系。即,作为引板4及内部引线3b的表面材料的铜或钯等金属的杨氏模量Em(简单地说为连接原子间的弹簧的弹簧常数)大到数十GPa以上,环氧树脂、聚酯树脂等树脂的杨氏模量Er小到数GPa,但这些金属与树脂的界面的杨氏模量Erm为树脂的十分之一左右,形成比树脂小的杨氏模量,获知了这是界面处的热传导低的原因。即,如图5所示,获知了由于在界面的杨氏模量Erm极小(由于弹簧常数极小),所以弹簧难以传送热振动。另外,原来用作基体材料201的环氧树脂、聚酯树脂、酚醛树脂、丙烯酸树脂与填料202(二氧化硅或氧化铝那样的无机陶瓷粒子)的界面,热传导也不充分。本发明人对其原因也进行了研究,获知了下述事实,即,如图4所示,作为填料使用的二氧化硅或氧化铝那样的无机陶瓷粒子的杨氏模量Ec大到数十GPa以上,环氧树脂、聚酯树脂等树脂的杨氏模量Er小到数GPa,而这些无机陶瓷粒子与树脂的界面的杨氏模量Er c达到树脂的十分之一,形成比树脂小的杨氏模量,这是在界面的热传导低的原因。即,如图5所示,获知了由于在界面的杨氏模量Erc极小(由于弹簧常数极小),所以弹簧难以传送热振动。基于上述阐明的原因,本发明人为了探讨达到图6所示的良好的杨氏模量关系的材料构成而进行了研究。所谓良好的杨氏模量关系,如图6、图7所示,作为引板4及内部引线3b的表面材料的金属与基体材料201的界面的杨氏模量Eom,为处于作为引板4及内部引线3b的表面材料的金属的杨氏模量Em与基体材料201的杨氏模量Eo的中间的关系。本发明人悉心研究的结果获知,采用萘、蒽、并四苯、并五苯、并六苯等并苯类作为密封体2的基体材料,可以达到良好的杨氏模量关系,散热性变得良好。其效果示于图8。当并苯类作为基体材料201使用时,与使用现有的用作基体材料的环氧树脂、聚酯树脂、酚醛树脂、丙烯酸树脂等树脂相比,界面的杨氏模量加大,从图8可知,达到金属(图8中为铜)的杨氏模量(数十GPa以上)与基体材料(数GPa左右)的中间程度的值。另外,如图9可知,当并苯类作为基体材料201使用时,与使用原来用作基体材料的环氧树脂、聚酯树脂等树脂相比,界面的热传导率变高达不同数量级。还有,图8、图9示出金属为铜时的结果,但其他金属也得到同样的效果。另外,即使相同的金属,由于镀覆条件等形成方法的不同,杨氏模量或热传导率发生变化,即使如此,还是得到与图8、图9同样的结果。还有,如由这些图可知,效果特别高的并苯类为并四苯、并五苯、并六苯。
除上述以外,作为使含并苯类的基体材料201与填料202的界面的杨氏模量达到良好的填料,还获知氮化硼、氮化铝是有效的。该效果示于图10。另外,对界面热传导率的效果示于图11。从这些图可知,与二氧化硅、氧化铝相比,氧化钛、氧化锆、氧化铪是良好的,氮化硼、氮化铝是更好的。当采用氮化硼、氮化铝时,由于图10所示的良好的杨氏模量关系,不仅热传导率,还可以得到密封体强度提高的效果。
上述之外,如图12所示,可知并苯类(该图中为并五苯)具有的CH键中12%~85%被COOH、COH、CNH2、CS取代时,介电常数降低。由于介电常数降低者可抑制电配线延滞,故作为电特性更好。还有,在图12中,用进行取代前的介电常数为1来表示。还有,图12为并苯类中采用并五苯时的图,而采用其他并苯类时也得到同样的效果(图省略)。
此前,外部引线3a上有形成以锡(Sn)作为主构成材料的镀覆膜的情况,其理由如下,并且在本实施例中也优选具有上述镀覆膜。图1所示的半导体装置1,是在安装基板上安装,此时,在安装基板上形成的端子与半导体装置1上形成的引线3为电连接。该端子与引线3的电连接中采用焊锡。这样,由铜构成的引线3也可采用焊锡与端子直接连接,但为了提高引线3对焊锡的润湿性,可在引线3的表面形成镀覆膜10。因此,通过在引线3的表面形成镀覆膜10,提高引线3与焊锡之间的润湿性,可以提高通过焊锡的引线3与安装基板上的端子的连接可靠性。镀覆膜10,可以使用与焊锡的润湿性良好的锡作为主材料的膜。另外,通过在引线3的表面形成镀覆膜10,可以谋求防止引线3的腐蚀及氧化。
其次,对本实施方案1中的半导体装置的制造方法加以说明。作为本实施方案1的封装形态QFP加以说明,在下述制造方法中对与QFP同样的表面安装型封装形态SOP(小外型封装)进行说明。封装形态即使为QFP或SOP,其基本制造工序也同样。
首先,准备图13中的半导体晶片20。半导体晶片20区分为多个基片区域,在多个基片区域的各个中形成LSI(Large ScaleIntegration Circuit:大型集成电路)。LSI在所谓晶片工序(前工序)中形成。接着,采用刀片21切断半导体晶片20。即,通过将半导体晶片20以基片区域单位切断,得到半导体基片。另一方面,准备用于安装半导体基片的引线框。该引线框22,例如,以铜作为主材料。然后,在引线框上形成的引线的表面形成镀覆膜。在该镀覆工序,本实施方案1中的技术思想被具体体现。例如,如上所述,在引线表面首先采用电场镀覆法形成金膜。然后,在金膜上采用电解镀覆法形成以锡作为主材料的镀覆膜。
然后,如图14所示,在形成了进行过镀覆处理的引线图案的引线框22的引板上安装半导体基片20a。半导体基片20a通过Diekonder-芯片焊接机安装在引线框22上形成的引板上。
其次,如图15所示,通过焊丝23,把引板上安装的半导体基片20a上形成的接头(未图示)与引线框22上形成的多条引线(内部引线)连接。焊丝23,通过使用毛细管使接头与引线连接。
然后,如图16所示,把引线框22上安装的半导体基片20a与包含内部引线的区域,通过密封体24加以密封。通过密封体24进行密封时,要对外力冲击半导体基片20a或水分的浸入进行保护。密封体24,例如,把溶解了图7所示的作为基体材料201的并苯类与作为填料的陶瓷粉末202的1,2,4-三氯苯或3,4-二氯甲苯加以涂布后,于180~200℃的温度加热使溶剂蒸发来进行。然后,把目前使用的加入了陶瓷填料的环氧树脂或聚酯树脂,薄薄地涂布100微米左右以下,以使导热性不发生恶化,于130~200℃的温度进行热固化,由此形成绝缘性高的结构更好。
其次,从引线框22,把用密封体24加以密封的密封体切成片。由此可以得到图17所示的半导体装置25。半导体装置25,由采用密封体24的密封体与从该密封体突出的引线(外部引线)26构成。然后,在从密封体突出的引线26的表面上形成镀覆膜(未图示)。
以上是基于实施方案对本发明人提出的发明进行了具体的说明,但本发明又不限于上述实施方案,当然,在不偏离其要点的范围内可作各种变更。
产业上利用的可能性
本发明在制造半导体装置的制造业中可广泛采用。
Claims (13)
1.半导体装置,其特征在于,在具有半导体基片、与该半导体基片电连接的以金属作为主构成材料的多根引线、把该半导体基片密封的密封体的半导体装置中,上述密封体以并苯类作为基体材料。
2.按照权利要求1中所述的半导体装置,其特征在于,上述密封体以选自并四苯、并五苯、并六苯的组的至少1种并苯类作为基体材料。
3.按照权利要求2中所述的半导体装置,其特征在于,上述密封体含有无机陶瓷粉末作为填料。
4.按照权利要求3中所述的半导体装置,其特征在于,上述密封体含有包含选自氮化硼、氮化铝的组的至少1种的无机陶瓷粉末作为填料。
5.按照权利要求4中所述的半导体装置,其特征在于,上述并苯类具有的CH键中12%~85%被COOH、COH、CNH2、CS取代。
6.按照权利要求5中所述的半导体装置,其特征在于,上述密封体含有包含选自环氧树脂、聚酯树脂、酚醛树脂、丙烯酸树脂的组的至少1种的树脂作为添加物。
7.半导体装置,其特征在于,在具有半导体基片、与该半导体基片电连接的以金属作为主构成材料的多根引线、把该半导体基片密封的密封体的半导体装置中,上述密封体以并苯类作为主构成材料,上述多根引线各自的一部分具有:从上述密封体露出的外部引线部分和埋入密封体的内部引线部分,并且,上述内部引线部分的表面材料以铜或钯作为主构成材料。
8.按照权利要求7中所述的半导体装置,其特征在于,上述密封体以选自并四苯、并五苯、并六苯的组的至少1种并苯类作为基体材料。
9.按照权利要求8中所述的半导体装置,其特征在于,上述密封体含有无机陶瓷粉末作为填料。
10.按照权利要求9中所述的半导体装置,其特征在于,上述密封体含有包含选自氮化硼、氮化铝的组的至少1种的无机陶瓷粉末作为填料。
11.按照权利要求10中所述的半导体装置,其特征在于,上述并苯类具有的CH键中12%~85%被COOH、COH、CNH2、CS取代。
12.按照权利要求11中所述的半导体装置,其特征在于,上述密封体含有包含选自环氧树脂、聚酯树脂、酚醛树脂、丙烯酸树脂的组的至少1种的树脂作为添加物。
13.半导体装置的制造方法,其特征在于,该方法具有:
(a)准备以金属作为主构成材料的引线框的工序;
(b)在上述引线框上形成的多根引线的表面,于35℃以上形成以铜或钯作为主构成材料的镀覆膜的工序;
(c)在上述引线框的引板上安装半导体基片的工序;
(d)把上述半导体基片与上述引线框上形成的所述多根引线用焊丝连接的工序;
(e)在上述半导体基片的周围涂布溶解了以并苯类作为基体材料的密封体的1,2,4-三氯苯或3,4-二氯甲苯的工序;
(f)于180~200℃的温度加热,形成密封体的工序;以及
(g)把上述引线框切断制成单片密封体的工序;
上述并苯类,为选自并四苯、并五苯、并六苯的组的至少1种。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009199189A JP5341679B2 (ja) | 2009-08-31 | 2009-08-31 | 半導体装置 |
JP2009-199189 | 2009-08-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102005418A true CN102005418A (zh) | 2011-04-06 |
CN102005418B CN102005418B (zh) | 2013-09-11 |
Family
ID=43623609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010102547170A Expired - Fee Related CN102005418B (zh) | 2009-08-31 | 2010-08-11 | 半导体装置及其制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8653650B2 (zh) |
JP (1) | JP5341679B2 (zh) |
KR (1) | KR20110023761A (zh) |
CN (1) | CN102005418B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9559064B2 (en) * | 2013-12-04 | 2017-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Warpage control in package-on-package structures |
WO2015125928A1 (ja) * | 2014-02-21 | 2015-08-27 | 三井金属鉱業株式会社 | 内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法 |
US20170174894A1 (en) * | 2015-12-17 | 2017-06-22 | Sri Chaitra Chavali | Stress tolerant composite material and architecture |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5767575A (en) * | 1995-10-17 | 1998-06-16 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
CN1309425A (zh) * | 2000-02-18 | 2001-08-22 | 株式会社日立制作所 | 半导体集成电路器件及其制造方法 |
CN1854186A (zh) * | 2005-04-25 | 2006-11-01 | 信越化学工业株式会社 | 半导体密封用环氧树脂组合物及半导体装置 |
CN101077967A (zh) * | 2006-03-01 | 2007-11-28 | 信越化学工业株式会社 | 半导体包封用环氧树脂组合物以及半导体装置 |
CN101162712A (zh) * | 2006-10-13 | 2008-04-16 | 株式会社瑞萨科技 | 半导体装置及其制造方法 |
WO2008108485A1 (ja) * | 2007-03-05 | 2008-09-12 | Tohto Kasei Co., Ltd. | 新規なリン含有エポキシ樹脂、該エポキシ樹脂を必須成分とするエポキシ樹脂組成物及びその硬化物 |
CN101496167A (zh) * | 2005-11-22 | 2009-07-29 | 肖克科技有限公司 | 用于过电压保护的包括电压可变换材料的半导体器件 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3701373B2 (ja) | 1995-11-17 | 2005-09-28 | 大日本印刷株式会社 | リードフレームとリードフレームの部分貴金属めっき方法、及び該リードフレームを用いた半導体装置 |
JPH1112438A (ja) * | 1997-06-23 | 1999-01-19 | Shin Etsu Chem Co Ltd | エポキシ樹脂組成物及び半導体装置 |
US7553544B2 (en) * | 2001-11-30 | 2009-06-30 | Nikon Corporation | Precursor composition for optical resin, resin for optical use, optical element, and optical article |
JP2003282798A (ja) | 2002-03-26 | 2003-10-03 | Hitachi Ltd | 半導体装置 |
EP1502922A1 (en) * | 2003-07-30 | 2005-02-02 | Loctite (R & D) Limited | Curable encapsulant compositions |
JP2005057067A (ja) * | 2003-08-05 | 2005-03-03 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4661108B2 (ja) * | 2004-07-05 | 2011-03-30 | 日立化成工業株式会社 | 封止用液状エポキシ樹脂組成物及び電子部品装置 |
-
2009
- 2009-08-31 JP JP2009199189A patent/JP5341679B2/ja not_active Expired - Fee Related
-
2010
- 2010-08-11 CN CN2010102547170A patent/CN102005418B/zh not_active Expired - Fee Related
- 2010-08-19 KR KR1020100080142A patent/KR20110023761A/ko not_active Application Discontinuation
- 2010-08-20 US US12/805,834 patent/US8653650B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5767575A (en) * | 1995-10-17 | 1998-06-16 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
CN1309425A (zh) * | 2000-02-18 | 2001-08-22 | 株式会社日立制作所 | 半导体集成电路器件及其制造方法 |
CN1854186A (zh) * | 2005-04-25 | 2006-11-01 | 信越化学工业株式会社 | 半导体密封用环氧树脂组合物及半导体装置 |
CN101496167A (zh) * | 2005-11-22 | 2009-07-29 | 肖克科技有限公司 | 用于过电压保护的包括电压可变换材料的半导体器件 |
CN101077967A (zh) * | 2006-03-01 | 2007-11-28 | 信越化学工业株式会社 | 半导体包封用环氧树脂组合物以及半导体装置 |
CN101162712A (zh) * | 2006-10-13 | 2008-04-16 | 株式会社瑞萨科技 | 半导体装置及其制造方法 |
WO2008108485A1 (ja) * | 2007-03-05 | 2008-09-12 | Tohto Kasei Co., Ltd. | 新規なリン含有エポキシ樹脂、該エポキシ樹脂を必須成分とするエポキシ樹脂組成物及びその硬化物 |
Also Published As
Publication number | Publication date |
---|---|
US20110049689A1 (en) | 2011-03-03 |
JP2011054588A (ja) | 2011-03-17 |
US8653650B2 (en) | 2014-02-18 |
KR20110023761A (ko) | 2011-03-08 |
CN102005418B (zh) | 2013-09-11 |
JP5341679B2 (ja) | 2013-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104485321B (zh) | 半导体管芯封装件及其制造方法 | |
US7061080B2 (en) | Power module package having improved heat dissipating capability | |
US8487424B2 (en) | Routable array metal integrated circuit package fabricated using partial etching process | |
US9799580B2 (en) | Semiconductor device package and methods of manufacture thereof | |
TW201225226A (en) | Systems and methods for improved heat dissipation in semiconductor packages | |
KR20100132049A (ko) | 강화된 방열 볼 그리드 어레이 패키지 | |
CN101312177A (zh) | 用于半导体器件的引线框 | |
CN102005418B (zh) | 半导体装置及其制造方法 | |
CN100508111C (zh) | 封装装置及其形成方法 | |
CN103972199B (zh) | 线键合方法和结构 | |
CN106129018B (zh) | 包括金属衬底和嵌入层合体的半导体模块的电子设备 | |
CN104934401A (zh) | 电力用半导体装置 | |
US10651109B2 (en) | Selective plating of semiconductor package leads | |
Manoharan et al. | Effective decapsulation of copper wire-bonded microelectronic devices for reliability assessment | |
US8471383B2 (en) | Semiconductor package and fabrication method thereof | |
US20230014718A1 (en) | Semiconductor package with temperature sensor | |
US8729632B2 (en) | Semiconductor structure with low resistance of substrate and low power consumption | |
KR102219689B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP7086413B2 (ja) | パワー半導体の表面実装パッケージ構造 | |
JP2011082523A (ja) | 半導体デバイス用パッケージ | |
CN101667563B (zh) | 半导体器件及其制造方法以及半导体密封用树脂 | |
JP4247323B2 (ja) | 半導体デバイスを導電プレートにボンディングする方法 | |
JP2015162645A (ja) | 半導体装置およびその製造方法 | |
CN117542823A (zh) | 一种半导体封装结构 | |
TW201428901A (zh) | 半導體封裝件及其製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130911 Termination date: 20160811 |