CN101996990A - 电子部件及其制造方法 - Google Patents
电子部件及其制造方法 Download PDFInfo
- Publication number
- CN101996990A CN101996990A CN2010102609694A CN201010260969A CN101996990A CN 101996990 A CN101996990 A CN 101996990A CN 2010102609694 A CN2010102609694 A CN 2010102609694A CN 201010260969 A CN201010260969 A CN 201010260969A CN 101996990 A CN101996990 A CN 101996990A
- Authority
- CN
- China
- Prior art keywords
- electrode
- pedestal
- capacitor
- protective layer
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01038—Strontium [Sr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0104—Zirconium [Zr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01041—Niobium [Nb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01044—Ruthenium [Ru]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01055—Cesium [Cs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Abstract
本发明提供一种电子部件及其制造方法,使电子部件的向外部基板的更加高密度安装成为可能,此外,能够任意且按期望地调整端子电极的高度,由此,能够消除电子部件的检查时的现有的不良情况,并且改善电子部件的安装的成品率从而提高生产性。作为一种电子部件的电容器(1)具有:形成于基板(2)上的第一上部电极(5a)、与该第一上部电极(5a)邻接形成的第一台座(10)和第二台座(11)、覆盖第一上部电极(5a)以及第一台座(10)和第二台座(11)的保护层(6、8)、经由贯通它们的通孔导体(Va、Vc)而与第一上部电极(5a)连接并且在第一台座(10)和第二台座(11)上形成的端子电极(9a)。
Description
技术领域
本发明涉及一种电子部件及其制造方法。
背景技术
近年来,伴随着电子器械的小型化,电子设备的模块化正在被推进,该电子设备上比以前更高密度地安装有,用于该电子器械的IC芯片(裸芯片(bare chip):裸片(Die))等的半导体装置之类的有源部件以及电容器(capacitor)、电感器、热敏电阻、电阻等的无源部件等的电子部件。
作为像这样的电子部件中的端子电极的构造,已知有例如如专利文献1所记载的芯片电阻器那样设置与电子部件的元件电极相连接并且通过多层的镀层处理以覆盖电子部件主体的端部上下面和侧面的方式形成的外部电极的构造、以及如专利文献2所记载的半导体装置那样将作为端子电极的多个配线层设置在基板上的半导体元件或者集成电路上和该半导体元件或者集成电路的外侧(侧方)的构造。
然而,在将专利文献1所记载的具有现有的端子电极构造的电子部件,利用焊料安装于配线板等的外部基板的情况(通过回流而进行焊接安装)下,存在从外部电极朝向该电子部件的周围外侧,在比电子部件的元件主体的占有范围更广的范围内,形成下部扩大的焊脚(solder fillet)的趋势,其中,该外部电极通过镀层处理而被广泛地形成在该电子部件的端部上下面和侧壁面上。这样的话,由于在外部基板上实际安装电子部件所必须的范围(实质的安装范围)比电子部件的元件形状过度地大,因而难以以更加狭小的间隔密集地配置多个电子部件,由此,所要求的电子部件的进一步的高密度安装化有极限。
此外,在专利文献2所记载的具有现有的端子电极构造的电子部件中,在进行部件检查的情况下,由于两个端子电极(金属配线)的高度(基板上的水平(level))形成为不同,因此,由于作为检查探针的检查针与端子电极之间的接触不良而难以进行检查,根据不同情况,会产生很多检查针受损伤的不良情况。
专利文献1:日本特开2005-191406号公报
专利文献2:日本特开平6-140568号公报
发明内容
因此,本发明有鉴于上述情况,以提供一种电子部件及其制造方法为目的,该电子部件及其制造方法使电子部件的向外部基板的更加高密度安装成为可能,此外,能够任意且按期望地调整端子电极的高度,由此,可以消除电子部件的检查时的现有的不良情况,并且能够改善电子部件的安装的成品率而提高生产性。
为了解决上述问题,本发明的电子部件的特征在于,具有:电子电路元件,其形成于基板上,并且具有元件电极;台座部,以与该电子电路元件邻接的方式形成;保护层(绝缘体层),覆盖电子电路元件和台座部;以及第一端子电极,从该元件电极引出至保护层上,其中,该第一端子电极以在台座部上延伸的方式形成。
在这样构成的电子部件中,台座部被设置为与具有元件电极的电子电路元件邻接,由于在该台座部上形成有第一端子电极,因而通过适当调整台座部的厚度,可以将该端子电极的位置(高度)调整至期望的值。通过这样设置,例如在形成与台座部上形成的第一端子电极不同且与电子电路元件连接的其他的端子电极时,能够可靠且简单地使该第一端子电极与其他的端子电极的相对于基板的高度位置一致,从而形成为同一阶层。因此,在进行电子部件的部件检查时,能够使作为检查探针的检查针可靠地与该两个端子电极接触,从而良好地实施检查,此外,能够抑制检查针受损伤的不良情况。
此外,第一端子电极被设置在与具有元件电极的电子电路元件邻接的台座部上,换句话说,由于第一端子电极形成于电子电路元件(有效区域)的正上方,因而即使在形成第一端子电极的导体构造时实施热处理,也能够消除或者减轻因由此引起的热(应力)直接传达至电子电路元件而引起的热的影响,此外,在电子部件的检查时,如上所述,在作为检查探针的检查针被推到第一端子电极时,能够防止该机械的按压力被施加至电子电路元件。由此,能够保护电子电路元件不受热以及机械的应力的影响,从而可以提高电子部件的可靠性。
此外,与端子电极为通过现有的镀层处理而形成的侧面端子那样的构造的情况相比,在将电子部件焊接安装于外部基板时,能够减少与第一端子电极接合的焊料所扩展的范围的面积和/或量,由此,能够以更加狭小的间隔密集地配置多个电子部件,从而能够有利于降低电子部件的实际的安装面积而实现高密度安装化。
进而,与进行镀层处理而形成现有的侧面端子的情况相比,能够使制造工序简单化,而且由于不具有现有的芯片电容器中所代表的侧面端子构造,因而在包含电子部件的元件电路中,能够防止产生不需要的寄生电感和寄生电容。更加地,相对于在对电子部件的端部实施镀层的现有的方法中需要对电子部件的每个单片(单品)进行处理,本发明的电子部件由于能够在例如一个基板上预先形成多个电子部件的元件要素,在形成端子电极之后,通过对基板进行划片等而分割成单品,因而具有能够飞跃性地提高电子部件的生产性的优点。
此外,在上述构成中,优选,元件电极具有下部电极和上部电极,下部电极形成于基板侧,上部电极形成于该下部电极的上方,台座部至少层叠有第一台座和第二台座,第一台座形成于与下部电极相同的层上,第二台座形成于与上部电极相同的层上。
在此情况下,能够同时(在相同的工序中)地形成下部电极和第一台座,并且能够同时(在相同的工序中)地形成上部电极和第二台座,即不需要在分别的工序中形成元件电极和台座部,因而制造工序更加简化,生产性更加提高。
进而,优选,台座部由金属构成。这样的话,与台座部使用树脂等的金属以外的材料的情况相比,能够更加提高电子部件的强度而优选。
更具体地,作为优选的一个例子,可以列举台座部与第一端子电极被直接地金属接合的构成,即在台座部与第一端子电极之间不介在有金属以外的介质(层)的构成。在此情况下,如果从台座部至第一端子电极形成譬如金属柱,台座部和第一端子电极被直接金属接合,那么,如上所述,能够较好地提高两者的附着性,此外,即使台座部和第一端子电极隔着其他的金属(层)而间接地接合,只要是金属-金属间接合,也能够较好地提高各界面的附着性,因此,能够提高电子部件的固定强度。
进而,优选,本发明的电子部件具备与电子电路元件的下部电极连接的第二端子电极,第一端子电极隔着电子电路元件而被设置于第二端子电极的相反侧,并且经由引出电极而与电子电路元件的上部电极连接。这样设置的话,分别与电子电路元件的上部电极和下部电极连接的第一端子电极和第二端子电极夹着电子电路元件(的有效区域)而被充分且可靠地分离,因此,在将电子部件焊接安装于外部基板时,具有容易确保分别与第一端子电极和第二端子电极接合的焊料部位间的绝缘性的优点。
此外,本发明的电子部件的制造方法为用于有效地制造本发明的电子部件的方法,包括:在基板上形成具有元件电极的电子电路元件的工序;形成与电子电路元件邻接的台座部的工序;形成覆盖电子电路元件以及台座部的保护层的工序;以及在台座部上形成与元件电极连接的第一端子电极的工序。
根据本发明的电子部件,台座部被设置为与具有元件电极的电子电路元件邻接,由于在该台座部上形成有第一端子电极,因此,能够按照期望地调整包括第一端子电极的端子电极的位置(高度),由此,能够消除电子部件的检查时的现有的不良情况,并且能够减少与第一端子电极接合的焊料的面积和/或量,因此,使电子部件的更加高密度安装成为可能。进而,能够改善电子部件的安装的成品率从而提高生产性。
附图说明
图1为表示作为本发明的电子部件的优选的一个实施方式的电容器的构造的立体图。
图2为表示图1所示的电容器1的平面图。
图3为沿图2的III-III线的截面图。
图4(A)~(C)为表示制造电容器1的顺序的工序图。
图5(A)~(C)为表示制造电容器1的顺序的工序图。
图6(A)~(B)为表示制造电容器1的顺序的工序图。
图7(A)~(B)为表示制造电容器1的顺序的工序图。
图8(A)~(B)为表示制造电容器1的顺序的工序图。
图9(A)~(B)为表示制造电容器1的顺序的工序图。
图10(A)~(B)为表示制造电容器1的顺序的工序图。
图11为表示与本实施方式不同的构造的电容器C1的截面图。
图12为表示与本实施方式不同的构造的电容器C2的截面图。
图13为表示本实施方式的电容器C3的截面图。
图14为表示电容器C1~C3的固定强度的评价结果的图表。
图15为表示在使用由现有的制造方法制造的电容器的情况下的、有无倾斜的频率特性的表T1。
图16为表示第二实施方式的电容器的构造的截面图。
符号的说明
1(C3)、100、C1、C2…电容器(电子部件)、2…基板、3…下部电极、4…电介质层、5a…第一上部电极、5b…第二上部电极、6…第一保护层(保护层)、7a、7b…引出电极、8、8’…第二保护层(保护层)、8’t…第二保护层的侧壁面的倾斜、9a、9c…垫片电极(第一端子电极)、9b、9d…垫片电极(第二端子电极)、10…第一台座(台座部)、11…第二台座(台座部)、Va、Vb、Vc、Vd…通孔导体、M1~M3、M6、M8…抗蚀剂掩模、M5、M7…金属掩模、T1…表。
具体实施方式
以下,参照附图,对本发明的实施方式进行说明。在此,在附图中,对同一要素标记同一符号,省略重复的说明。此外,上下左右等的位置关系,除非另有说明,均基于附图所示的位置关系。而且,附图的尺寸比例并不限定为图示的比率。此外,以下的实施方式为说明本发明的例示,并非为了将本发明仅限定于该实施方式。而且,本发明在不脱离其宗旨的范围内,可以有各种变形。
(第一实施方式)
图1为表示作为本发明的电子部件的优选的一个实施方式的电容器1的构造的立体图,图2为表示图1所示的电容器1的平面图,图3为沿图2的III-III线的截面图。
电容器1(Capacitor;电子部件)在成为平面矩形状的基板2上,依次层叠有下部电极3、电介质层4、第一上部电极5a、第二上部电极5b、第一保护层6(保护层)、引出电极7a、7b、第二保护层8(保护层)、垫片电极9a(第一端子电极)以及垫片电极9b(第二端子电极),而且,具有第一台座10和第二台座11,第一台座10形成于与下部电极3相同的层上,第二台座11位于第一台座10的正上方且形成于与第一上部电极5a和第二上部电极5b相同的层上。这样,由下部电极3和第一上部电极5a构成元件电极,此外,由垫片电极9a、9b构成端子电极,而且,由第一台座10和第二台座11构成台座部,更加地,由下部电极3和第一上部电极5a以及设置于其间的电介质层4而划分电子电路元件的有效(元件)区域。
这里,作为基板2的材料,没有特别的限制,可以列举金属基板、氧化铝等的陶瓷基板、玻璃陶瓷基板、玻璃基板、蓝宝石、MgO、SrTiO等的单结晶基板、Si或SiGe等的半导体基板等,优选使用化学稳定且热稳定并且应力产生较少且容易保持表面的平滑性的基板。此外,必要时,基板2能够设置为合适的厚度。
下部电极3被设置在基板2的外周的内侧的区域上,例如由Ni、Ti、Cu、Au、Pt、Ag、Sn、Cr、Co、W、Pd、Mo、Ta、Ru、Nb等的单体金属或者包含这些金属的合金等的复合金属形成。
第一台座10被设置在与下部电极3相同的层上,与下部电极3相同,例如由Ni、Ti、Cu、Au、Pt、Ag、Sn、Cr、Co、W、Pd、Mo、Ta、Ru、Nb等的单体金属或者包含金属的这些合金等的复合金属形成。
电介质层4由以覆盖下部电极3的上面以及侧壁面、进而下部电极3的外侧的基板2上面的一部分的方式形成的薄膜构成。此外,电介质层4的端部可以被形成为到达基板2上面的端部,也可以不到达端部。此外,电介质层4的膜的材料没有特别的限定,例如,可以使用PbTiO3、Pb(Zr,Ti)O3(PZT)、PbNb2O3、Pb(Mg,Nb)O3(PMN)、BaTiO3、(Ba,Sr)TiO3(BST)、CaTiO3、ZrO2、HfO2、TiO2、Ta2O6、Bi4Ti4O12、SrBi2Ta2O9、Al2O3、Si3N4、SiO2等的高介电陶瓷材料。
第一上部电极5a和第二上部电极5b由形成在电介质层4上的薄膜构成,第一上部电极5a隔着电介质层4而被形成于下部电极3的上部,从而构成电容器,另一方面,第二上部电极5b被形成为其中央部覆盖下部电极3的上面,其端部被形成为隔着电介质层4覆盖下部电极3的上面。即形成在于下部电极3上的电介质层4,在其一部分具有开口,在该开口部内与第二上部电极5b电连接。这样,由于第二上部电极5b的中央部与下部电极3直接连接,因而成为在下部电极3和第二上部电极5b的中央部之间有电流流动的构造。第一上部电极5a和第二上部电极5b与下部电极3相同,例如,由Ni、Cu、Au、Pt、Ag、Sn、Cr、Co、W、Pd、Mo、Ta、Ru、Nb等的单体金属或者包含这些金属的合金等的复合金属形成。
第二台座11被设置于与第一上部电极5a和第二上部电极5b相同的阶层上并且位于第一台座10的正上方。更具体地,隔着划分电容器1的有效区域的第一上部电极5a而被设置于第二上部电极5b的相反侧。此外,第二台座11与下部电极3以及第一上部电极5a和第二上部电极5b相同,例如,由Ni、Cu、Au、Pt、Ag、Sn、Cr、Co、W、Pd、Mo、Ta、Ru、Nb等的单体金属或者包含这些金属的合金等的复合金属形成。
此外,在第一上部电极5a和第二上部电极5b以及第二台座11上形成的第一保护层6被形成为不仅覆盖第一上部电极5a和第二上部电极5b的角部以及第二台座11的角部,而且覆盖位于第一上部电极5a和第二上部电极5b的下层的电介质层4的上面角部和侧壁面、以及位于第二台座11的下层的电介质层的侧壁面,其材质没有特别的限制,例如,可以列举Al2O3、SiO2、SiN等的无机绝缘体、聚酰亚胺、环氧等的树脂等的有机绝缘体。
进而,引出电极7a、7b形成于第一保护层6上,并且被形成为覆盖第一上部电极5a、第二上部电极5b和第一台座10,更具体地,由第二引出电极7b和第一引出电极7a构成,第二引出电极7b在第二上部电极5b上形成,第一引出电极7a以与第一上部电极5a以及第一和第二台座10、11连接的方式从第一上部电极5a侧延伸设置至第二上部电极5b的相反侧的第一台座10侧。此外,当然地,第一台座10、第二台座11和第一引出电极7a彼此不需要电连接,但是通过金属-金属接合能够更加提高电子部件的固定强度。此外,由后面说明的工序也可以明确该构造,邻接的下部电极3和第一台座10以在同一阶层上形成的方式同时形成,第一上部电极5a和第二台座11以在同一阶层上形成的方式同时形成,第一引出电极7a隔着第一保护层6的上面而被形成,第一保护层6填充第一上部电极5a和第二台座11之间和其周围,因此,能够容易地使垫片电极9a、9b位于同一阶层上,从而最优选上述构造。此外,引出电极7a、7b与下部电极3以及第一上部电极5a和第二上部电极5b相同,例如,由Ni、Cu、Au、Pt、Ag、Sn、Cr、Co、W、Pd、Mo、Ta、Ru、Nb等的单体金属或者包含这些金属的合金等的复合金属形成。
然后,作为该引出电极7a、7b的上层而形成的第2保护层8被形成为覆盖第一引出电极7a的露出的上面以及引出电极7a、7b的角部,其材质与第一保护层6相同,例如,可以列举Al2O3、SiO2、SiN等的无机绝缘体、聚酰亚胺、环氧等的树脂等的有机绝缘体。
进而,作为其上层而形成的垫片电极9a、9b被设置于基板2的最上部且位于两端部,由垫片电极9a和垫片电极9b构成,垫片电极9a与从第一上部电极5a朝向第二台座11引出(延伸设置)的第一引出电极7a连接,垫片电极9b与第二引出电极7b连接。更具体地,垫片电极9a经由贯通第二保护层8而形成的通孔导体Vc、第一引出电极7a、以及贯通第一保护层6而形成的通孔导体Va,与第一上部电极5a连接。另一方面,垫片电极9b经由贯通第二保护层8而形成的通孔导体Vd、第二引出电极7b、贯通第一保护层6而形成的通孔导体Vb、以及第二上部电极5b,与下部电极3连接。此外,垫片电极用的导体层9a、9b不仅形成于第一保护层6和第二保护层8的最上面,而且经由第一保护层6和第二保护层8的侧壁面,形成垫片电极用的导体层9a、9b的端部直至到达第一保护层6的基板侧端部上,并到达在基板2上形成的电介质层4上。进而,本实施方式中,导体层9a、9b形成于电子电路元件侧的基板端部的内侧。利用这样的构造,不仅可以消除检查时的不良情况,而且可以同时地改善焊接安装时的强度提高以及由焊脚得到的实质的安装范围的降低。此外,这些通孔导体Va~Vd以及垫片电极9a、9b的材料也没有特别的限制,与下部电极3、第一上部电极5a和第二上部电极5b以及引出电极7a、7b相同,可以列举Ni、Cu、Au、Pt、Ag、Sn、Cr、Co、W、Pd、Mo、Ta、Ru、Nb等的单体金属或者包含这些金属的合金等的复合金属。
以下,对制造具有这样的构成的电容器1的方法的一个例子进行说明。图4~图10为表示制造电容器1的顺序的工序图。
首先,准备基板2,其表面例如采用CMP法进行研磨而平坦化。此外,在一块基板2上,形成有多个电容器1的元件构造(例如,线/空间为几μm/几μm的微细构造),最终地,以元件电极单位被单片(单品)化,可以得到多个电容器1,在以下的图示中,例示一个电容器1的元件电极构造的一部分。
(下部电极形成)
在该基板2上,通过光刻和镀层,形成下部电极3和第一台座10。更具体地,例如,首先,在基板2面上,在露出基板2的部分上,通过溅射或者无电解镀层形成膜厚0.01~1μm左右的下地导体层Cs作为种子层(图4(A))。其次,形成光刻胶膜,通过对其光刻,形成与下部电极3和第一台座10对应的选择镀层用的抗蚀剂掩模M1的图案(图4(B))。
其后,在将该抗蚀剂掩模M1作为镀层掩模而露出下地导体层Cs的部分上,选择性地实施电气(电解)镀层,电沉积形成下部电极形成用的电气镀层导体层直至其为期望的厚度。接着,通过去除抗蚀剂掩模以及电气镀层导体层外部的种子层,得到下部电极用的导体层3和第一台座用的导体层10(图4(C))。此外,在图4(C)中,使用与下部电极3和第一台座10相同的符号表示该导体层3、10。
(电介质层形成)
接着,形成覆盖下部电极3的上面、上面端部以及侧壁面、第一台座10的上面端部以及侧壁面、进而下部电极3的外侧以及第一台座10的外侧的基板2上面的一部分的电介质层4。更具体地,在下部电极3、第一台座10以及露出的基板2的部位上的整个面上,通过溅射等的PVD法、CVD法、ALD法、溶液法等,形成厚度为0.01~1μm左右的电介质层4(图5(A))。然后,在未形成有垫片电极9a、9b的部位上形成由光刻胶膜构成的抗蚀剂掩模M2(图5(B)),进而,将抗蚀剂掩模M2作为蚀刻掩模,通过蚀刻去除电介质层4的一部分而形成开口4a、4b,并且得到具有开口4a、4b的电介质层4(图5(C))。
(第二上部电极形成)
其次,在图6所示的状态下的电介质层4的上面、下部电极3以及第一台座10露出的部分上,通过镀层或者CVD法等,形成第二上部电极用的导体层5a、5b以及第二台座用的导体层11。第二上部电极用的导体层5a、5b以不超过下部电极用的导体层3的安装区域的方式在内侧形成。更具体地,例如,首先,在电介质层4上,通过溅射或者无电解镀层形成膜厚0.01~1μm左右的下地导体层Cs作为种子层。接着,在下地导体层Cs上配置抗蚀剂掩模M3(图6(A))。接着,在形成在下部电极3上且未被抗蚀剂掩模M3覆盖的露出下地导体层Cs的部分、形成在第一台座10上且未被抗蚀剂掩模M3覆盖的露出下地导体层Cs的部分上,选择性地实施电气(电解)镀层,电沉积形成第一上部电极和第二上部电极形成用的电气镀层导体层直至其为期望的厚度,接着,通过去除抗蚀剂掩模M3以及电气镀层导体层外部的种子层,分别得到第一上部电极和第二上部电极用的导体层5a、5b以及第二台座用的导体层11(图7(B))。此外,在图7(B)中,使用与第一上部电极5a和第二上部电极5b以及第二台座11相同的符号表示这些导体层5a、5b、11。
(第1保护层形成)
接着,填充用于形成第一保护层6的例如未固化状态的光固化型树脂,以覆盖第一上部电极5a和第二上部电极5b的上面以及侧壁面、第二台座11的上面以及侧壁面、形成于下部电极3上的电介质层4的上面、形成于下部电极3的侧壁面上的电介质层4、以及形成于基板2上的电介质层4(图7(A))。其后,在不形成第一保护层6的部位上设置金属掩模M4的状态下,通过利用光刻进行图案化,从而形成第一保护层6,第一保护层6覆盖第一上部电极5a和第二上部电极5b的端部、第二台座11的端部、形成于下部电极3上的电介质层4的上面、形成于下部电极3的侧壁面上的电介质层4、以及形成于基板2上的电介质层4(图7(B))。
(上部电极形成)
接着,在图7所示的状态下的形成有第一保护层6的上面以及侧壁面、第一上部电极5a和第二上部电极5b的上面、以及第二台座11的上面,通过镀层或者CVD法等,形成引出电极用的导体层7a、7b。更具体地,首先,在第一电极层6上以及电介质层4上,通过溅射或者无电解镀层形成膜厚0.01~1μm左右的下地导体层Cs作为种子层。接着,在下地导体层Cs上配置抗蚀剂掩模M5(图8(A))。接着,在未被抗蚀剂掩模M5覆盖的第一保护层6的上面、第一上部电极5a和第二上部电极5b、以及第二台座11的上面的露出下地导体层Cs的部分上,选择性地实施电气(电解)镀层,电沉积形成第一上部电极形成用的电气镀层导体层直至其为期望的厚度,接着,通过去除抗蚀剂掩模M5以及电气镀层导体层外部的种子层,得到第一上部电极用的导体层7a、7b、连接第一引出电极7a和第一上部电极5a的通孔导体Va、连接第一引出电极7a和第二台座11的通孔导体Va、以及连接第二引出电极7b和第二上部电极5b的通孔导体Vb(图8(B))。此外,在图8(B)中,使用与引出电极7a、7b相同的符号分别表示这些导体层7a、7b。
(第二保护层形成)
接着,形成覆盖引出电极7a、7b的第二保护层8。更具体地,将例如未固化状态的光固化型树脂8r填充于引出电极7a、7b的上面、第一保护层6的上面、以及露出的电介质层4的上面(图9(A))。其次,在不形成第二保护层8的部位上设置金属掩模M6的状态下,通过利用光刻进行图案化,从而在引出电极7a、7b的整个面、以及位于第一上部电极的外侧的第一保护层6的上面,形成第二保护层8(图9(B))。
(垫片电极形成)
接着,形成垫片电极9a、9b,以覆盖第二保护层8的上面以及侧壁面、露出引出电极7a、7b的部分、第一保护层6的侧壁面、以及在第一保护层6的外侧形成的电介质层4的上面。更具体地,通过溅射或者无电解镀层形成膜厚0.01~1μm左右的下地导体层Cs作为种子层,以覆盖第二保护层8的上面以及侧壁面、露出引出电极7a、7b的部分、第一保护层6的侧壁面、以及在第一保护层6的外侧形成的电介质层4的上面。接着,为了确保相对于对电容器1进行划片时的定位偏差的留白,在基板2的侧端部并且在形成于第一保护层6的外侧的电介质层4上以及第二保护层8上的基板2的平面中央部,配置抗蚀剂掩模M7(图10(A))。
接着,在未被第二保护层8覆盖的引出电极7a、7b的上面、第二保护层8的上面以及侧壁面、第一保护层6的侧壁面、以及在第一保护层的外侧形成且未被抗蚀剂掩模M7覆盖的电介质层4的上面的露出下地导体层Cs的部分上,选择性地实施电气(电解)镀层,电沉积形成第一上部电极形成用的电气镀层导体层直至其为期望的厚度。接着,通过去除抗蚀剂掩模M7以及电气镀层导体层的外部的种子层,得到垫片电极用的导体层9a、9b、连接垫片电极9a和第一引出电极7a的通孔导体Vc、以及连接垫片电极9b和第二引出电极7b的通孔导体Vd(图10(B))。垫片电极用的导体层9a、9b不仅在第一保护层6以及第二保护层8的最上面形成,而且覆盖第一保护层6以及第二保护层8的侧壁面,进而,被形成为到达在基板2上形成的电介质层4上。此外,在图10(B)中,使用与垫片电极9a、9b相同的符号表示该导体层9a、9b。
其后,将用于附加电容器1的识别号码的保护层以与垫片电极9a、9b为同层的方式形成于垫片电极9a、9b之间(图中没有表示),之后,通过在电容器1之间的规定部位对基板2进行切断(划片)而单片化,得到图1所示的电容器1。
这里,为了对具有这样制造的第一台座10、第二台座11以及垫片电极9a、9b的本实施方式的电容器1的固定强度进行评价,包括本实施方式的电容器1,与具有其他的端子电极构造的电容器一起测定·评价固定强度,之后,与具有其他的构造的电容器相比,本实施方式的电容器1显现出高的固定强度。
在该测定评价中,分别在图11~图13中表示作为固定强度的评价对象的电容器C1~C3的构成。更具体地,图11所示的电容器C1为具有下述构造的电容器:不形成本实施方式的电容器1的第一台座10以及第二台座11、填充第一保护层6、此外不覆盖第一保护层6以及第二保护层8的侧壁面、仅在其最上面形成垫片电极9a、9b。此外,图12所示的电容器C2为具有下述构造的电容器:具有与本实施方式的电容器1相同的第一台座10和第二台座11,不覆盖第一保护层6和第二保护层8的侧壁面,仅在其最上面形成垫片电极9a、9b。进而,图13所示的电容器C3为具有与由上述的制造工序形成的本实施方式的电容器1相同的构成的电容器。
在图14中总结表示对具有这样的构造的电容器C1~C3测定固定强度的结果。而且,固定强度的测定,对于一个构造的电容器进行多个样品的试验,在从采用试验片安装至外部基板的各电容器C1~C3的侧面施加应力的情况下,将各电容器C1~C3从外部基板即将剥离前的应力测定值作为固定强度的值。
图14所示的黑圆圈(●)为对于电容器C1的多个样品的固定强度的测定值,这些固定强度的平均值为1062(mN)。此外,图14所示的黑矩形(■)为对于电容器C2的多个样品的固定强度的测定值,这些固定强度的平均值为2025(mN)。更加地,图14所示的黑菱形(◆)为对于电容器C3的多个样品的固定强度的测定值,这些固定强度的平均值为3070(mN)。
从该图14所示的结果可知,由于电容器的构造的不同,固定强度的值不同,并且确认了本发明的电容器C2和电容器C3的固定强度的值与不具有第一台座10和第二台座11的电容器C1相比,为有意义的高值。这样,由导体层形成第一台座10和第二台座11,从垫片电极9a经由通孔导体Vc、第一引出电极7a、通孔导体Va、以及第二台座11直至第一台座10由导体层连接设置而成,从而形成所谓的导体柱,其结果,判明了有意义地提高电容器1的固定强度。
此外,通过形成第一台座10和第二台座11,能够可靠地使垫片电极9a、9b的高度一致,因此,在使检查用探针的检查针从外部与这些垫片电极9a、9b接触时,能够避免其接触不良,并且能够抑制在垫片电极9a、9b高度不同的情况下所担忧的检查针的损伤。进而,与电容器1的形成工序同时地形成由第一台座10和第二台座11构成的台座部,因此,与在不同的时间采用不同的工序形成它们的情况相比,能够简化制造工序。
进而,垫片电极9a被设置在与电容器1的有效区域(下部电极3和第一上部电极5a、以及设置于其间的电介质层4)邻接的台座部(第一台座10和第二台座11)上,换句话说,垫片电极9a在电容器1的有效区域的正上方形成,因此,即使在形成垫片电极9a的导体构造时实施热处理,也能够消除或者减轻因由此引起的热(应力)直接传达至电容器1而引起的热的影响。此外,垫片电极9a、9b不存在于电容器1的有效区域的正上方,因此,在电容器1的检查时,如上所述,在作为检查探针的检查针与垫片电极9a、9b接触时,能够防止该机械的按压力施加至电容器1的有效区域。因此,能够保护电容器1不受热以及机械的应力的影响,从而可以提高电子部件的可靠性。
更加地,以连接第一上部电极5a和第一台座10的方式,从第一上部电极5a侧至第二台座11侧延伸设置而形成第一引出电极7a,因此,可以将作为元件电极的第一上部电极5a设置在比形成包括第一台座10的导体柱所需要的区域(范围)(形成垫片电极9a所需要的区域)小的区域内。因此,必要时,能够按照期望缩小由第一上部电极5a划分的电容器1的有效区域。由此,与具有第一上部电极5a直至第一台座10(以及第二台座11)的区域的电容器构造相比,能够简单地实现要求少容量化的电容器,根据这一点,能够提高电子电路元件构造的设计富裕度。
而且,垫片电极9a、9b被形成为覆盖第一保护层6和第二保护层8的侧壁面,并且位于第一保护层6和第二保护层8的外侧,因此,垫片电极9a、9b不仅形成于第二保护层8的上面,而且形成于第一保护层6和第二保护层8的侧壁面。由此,焊脚从垫片电极9a、9b的侧壁面延伸而形成,因此,焊料与垫片电极9a、9b接触的面积增大,能够提高焊接安装时的电容器1的固定强度。
此外,基板2的端部的电介质层4露出,形成垫片电极9a、9b直至除去该露出部位的电介质层4上,因此,该垫片电极9a、9b延伸设置至位于第一保护层6的外侧的电介质层4上。而且,以露出基板2的端部的方式形成垫片电极9a、9b,因此,基板2的端部的露出部位起到焊料停止部的作用,并且确保相对于划片时的定位偏差的留白。
进而,本发明人如图15所示使用由现有的制造方法制造的电容器1并测定由倾斜产生的频率特性的变化后,确认了如果在电容器1的高度(厚度)方向上电容器1倾斜,那么ESL(等效串联电感)值增大且电容器1的性能降低。然而,根据本实施方式的电容器1,由于以抑制电容器1的长边方向的两侧端部的方式形成垫片电极9a、9b,因而能够得到电容器1的固定平衡,并可以抑制安装后的ESL(等效串联电感)值的增加。由此,不仅可以使高密度的安装成为可能,而且也可以充分地提高搭载有电容器1的电子设备(制品)的生产性和可靠性。
(第二实施方式)
图16为表示本发明的电容器100的第2实施方式的构造的截面图。如图所示,电容器100除了在平面视中,第二保护层8’的安装区域被形成于第一保护层6的安装区域的内侧,并且其侧壁面8’t从第二保护层8’的上面(垫片电极9侧)朝向底面(第一保护层6侧)形成逐渐地倾斜(倒锥形)之外,具有与上述的第一实施方式的电容器1相同的构成。
具有这样的构造的电容器100,在图9的制造工序中,首先,在进行平面视时,第二保护层8’的安装区域在第一保护层6的安装区域的内侧形成,因此,例如将未固化状态的光固化型树脂填充至引出电极7a、7b的上面、第一保护层6的上面、以及电介质层4的上面。其次,在未形成第二保护层8’的部位上,设置金属掩模M6,此时,以第二保护层8’的安装区域能够形成于第一保护层6的安装区域的内侧的方式设置在基板2的两端部设置的金属掩模M6。在这样的状态下,通过利用光刻进行图案化,从而在引出电极7a、7b的整个面、以及位于引出电极7a、7b的外侧的第一保护层6的上面,形成第二保护层用的树脂层8’。此时,通过调整光刻的露光量以及焦点等的条件,能够以第二保护层用的树脂层8’的单侧侧壁面8’t,从该树脂层8’的上面(垫片电极9侧)至底面(第一保护层6侧),被形成为图中所示的倒锥形的方式,形成第二保护层。
根据这样的制造工序,不仅实现了与第一实施方式同样的效果,而且由于从第一保护层6至第二保护层8’被形成为台阶状,因而第一保护层6以及第二保护层8与作为导体层的垫片电极9a、9b接触的界面面积增大。因此,能够防止第一保护层6和垫片电极9之间或者第二保护层8’和垫片电极9a、9b之间的剥离。而且,第二保护层8’的侧端部(侧壁面8’t)被形成为从垫片电极9a、9b侧朝向第一保护层6侧前端越来越细的倾斜(倒锥形),因此,第二保护层8’发挥锚效应,从而能够进一步防止第二保护层8’和垫片电极9a、9b之间的剥离。
而且,由于将垫片电极9a、9b引出(延伸设置)至基板2的侧壁面,因此,由于焊脚从基板2的侧壁面形成为下部扩大,因而与不将垫片电极引出至基板2的侧壁面的端子构造相比,所使用的焊料量变多。因此,根据本实施方式的电容器100,在向外部基板的安装时,即使电容器100暂时从本来的安装位置偏离,也能够期待焊接安装时因熔融的焊料的表面张力而使电容器100自己返回规定的位置的自对准效应。此外,焊料和电容器100之间的接触面积增大,由此,能够进一步提高焊料安装时的电容器100的固定强度。此外,由于能够像这样提高电容器100的固定强度,因而能够抑制电容器100的竖起和位置偏移的发生,换而言之,能够实现相对于电容器100的外部基板的良好的固定平衡。该固定平衡的提高在电容器100成为矩形的情况下,在垫片电极9a、9b形成于其长边方向的两侧端部时,特别地显著。
此外,为了确保相对于划片时的定位偏差的留白,本发明中的电容器1、100的垫片电极9a、9b以不形成至基板2的端部为前提而进行了说明,但是,为了提高保护层6、8、8’和垫片电极9a、9b之间的附着力,也可以形成至基板2的端部。此外,电子部件不限于电容器1、100,也可以为电感器、热敏电阻、电阻等的无源部件、IC芯片等的有源部件。
产业上的利用可能性
如以上说明的那样,根据本发明的电子部件及其制造方法,使电子部件的向外部基板的更加高密度安装成为可能,此外,能够任意且按期望地调整端子电极的高度,由此,能够消除电子部件的检查时的现有的不良情况,并且能够提高搭载有该电子部件的电子设备(制品)的电气特性和功能、可靠性,甚至改善电子部件的安装的成品率从而提高生产性,因此,能够广泛且有效地利用于内置有电子电路元件或者电子部件的器械、装置、系统、各种设备等,特别是要求小型化以及高性能化的产品、以及这些产品的生产、制造等中。
Claims (6)
1.一种电子部件,其特征在于,
具有:
电子电路元件,其形成于基板上,并且具有元件电极;
台座部,以与所述电子电路元件邻接的方式形成;
保护层,覆盖所述电子电路元件和所述台座部;以及
第一端子电极,从所述元件电极引出至所述保护层上,
所述第一端子电极以在所述台座部上延伸的方式形成。
2.如权利要求1所述的电子部件,其特征在于,
所述元件电极具有下部电极和上部电极,所述下部电极形成于所述基板侧,所述上部电极形成于所述下部电极的上方,
所述台座部至少层叠有第一台座和第二台座,所述第一台座形成于与所述下部电极相同的层上,所述第二台座形成于与所述上部电极相同的层上。
3.如权利要求1或者2所述的电子部件,其特征在于,
所述台座部由金属构成。
4.如权利要求1所述的电子部件,其特征在于,
所述台座部和所述第一端子电极被直接或者间接地金属接合。
5.如权利要求2所述的电子部件,其特征在于,
具备与所述电子电路元件的所述下部电极连接的第二端子电极,
所述第一端子电极隔着所述电子电路元件而被设置于所述第二端子电极的相反侧,并且经由引出电极而与所述电子电路元件的所述上部电极连接。
6.一种电子部件的制造方法,其特征在于,
包括以下的工序,
在基板上形成具有元件电极的电子电路元件的工序;
形成与所述电子电路元件邻接的台座部的工序;
形成覆盖所述电子电路元件以及所述台座部的保护层的工序;以及
在所述台座部上形成与所述元件电极连接的第一端子电极的工序。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009-192590 | 2009-08-21 | ||
JP2009192590A JP5672678B2 (ja) | 2009-08-21 | 2009-08-21 | 電子部品及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101996990A true CN101996990A (zh) | 2011-03-30 |
CN101996990B CN101996990B (zh) | 2013-08-28 |
Family
ID=43604393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010102609694A Active CN101996990B (zh) | 2009-08-21 | 2010-08-23 | 电子部件及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8324509B2 (zh) |
JP (1) | JP5672678B2 (zh) |
CN (1) | CN101996990B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102412250A (zh) * | 2011-11-04 | 2012-04-11 | 日月光半导体制造股份有限公司 | 半导体封装结构、整合式无源元件及其制造方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4450071B2 (ja) * | 2007-12-28 | 2010-04-14 | Tdk株式会社 | 電子部品 |
US9124112B2 (en) * | 2013-03-14 | 2015-09-01 | Tyco Fire & Security Gmbh | Accelerometer-based battery charge status indicator |
US20160293334A1 (en) * | 2015-03-31 | 2016-10-06 | Tdk Corporation | Thin film capacitor |
JP2016195160A (ja) * | 2015-03-31 | 2016-11-17 | Tdk株式会社 | 薄膜キャパシタ |
US9893048B2 (en) * | 2015-09-14 | 2018-02-13 | Qualcomm Incorporated | Passive-on-glass (POG) device and method |
US10212444B2 (en) | 2016-01-15 | 2019-02-19 | Qualcomm Incorporated | Multi-type-tree framework for video coding |
US11223852B2 (en) | 2016-03-21 | 2022-01-11 | Qualcomm Incorporated | Coding video data using a two-level multi-type-tree framework |
US10848788B2 (en) | 2017-01-06 | 2020-11-24 | Qualcomm Incorporated | Multi-type-tree framework for video coding |
JP2022006781A (ja) * | 2020-06-25 | 2022-01-13 | Tdk株式会社 | 電子部品及びその製造方法 |
WO2023145365A1 (ja) * | 2022-01-28 | 2023-08-03 | ローム株式会社 | 電子部品および電子部品の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1698204A (zh) * | 2003-05-09 | 2005-11-16 | 松下电器产业株式会社 | 非易失性存储器及其制造方法 |
CN101154650A (zh) * | 2006-09-30 | 2008-04-02 | 卓恩民 | 半导体封装结构及其制法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2912776B2 (ja) | 1992-10-29 | 1999-06-28 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
EP0574275B1 (en) * | 1992-06-12 | 1998-04-15 | Matsushita Electronics Corporation | Semiconductor device having capacitor |
US5629539A (en) * | 1994-03-09 | 1997-05-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device having cylindrical capacitors |
US6509601B1 (en) * | 1998-07-31 | 2003-01-21 | Samsung Electronics Co., Ltd. | Semiconductor memory device having capacitor protection layer and method for manufacturing the same |
US6847071B2 (en) * | 2001-06-06 | 2005-01-25 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
JP2003142590A (ja) * | 2001-11-06 | 2003-05-16 | Matsushita Electric Ind Co Ltd | 容量素子 |
JP2005191406A (ja) | 2003-12-26 | 2005-07-14 | Matsushita Electric Ind Co Ltd | チップ抵抗器およびその製造方法 |
JP5061895B2 (ja) * | 2005-02-04 | 2012-10-31 | 日本電気株式会社 | キャパシタ及びそれを内蔵した配線基板 |
JP4752280B2 (ja) * | 2005-02-08 | 2011-08-17 | カシオ計算機株式会社 | チップ型電子部品およびその製造方法 |
JP2006270009A (ja) * | 2005-02-25 | 2006-10-05 | Seiko Epson Corp | 電子装置の製造方法 |
JP4576558B2 (ja) * | 2005-03-15 | 2010-11-10 | カシオ計算機株式会社 | 回路基板への半導体装置の実装方法及び液晶表示装置の製造方法 |
WO2007010768A1 (ja) * | 2005-07-15 | 2007-01-25 | Murata Manufacturing Co., Ltd. | コンデンサおよびその製造方法 |
JP4677937B2 (ja) * | 2005-07-20 | 2011-04-27 | セイコーエプソン株式会社 | 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法 |
JP2007201157A (ja) * | 2006-01-26 | 2007-08-09 | Kyocera Corp | コンデンサ |
US7729570B2 (en) * | 2007-05-18 | 2010-06-01 | Ibiden Co., Ltd. | Photoelectric circuit board and device for optical communication |
US8354674B2 (en) * | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
-
2009
- 2009-08-21 JP JP2009192590A patent/JP5672678B2/ja active Active
-
2010
- 2010-08-10 US US12/853,629 patent/US8324509B2/en active Active
- 2010-08-23 CN CN2010102609694A patent/CN101996990B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1698204A (zh) * | 2003-05-09 | 2005-11-16 | 松下电器产业株式会社 | 非易失性存储器及其制造方法 |
CN101154650A (zh) * | 2006-09-30 | 2008-04-02 | 卓恩民 | 半导体封装结构及其制法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102412250A (zh) * | 2011-11-04 | 2012-04-11 | 日月光半导体制造股份有限公司 | 半导体封装结构、整合式无源元件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20110042127A1 (en) | 2011-02-24 |
US8324509B2 (en) | 2012-12-04 |
JP2011044614A (ja) | 2011-03-03 |
JP5672678B2 (ja) | 2015-02-18 |
CN101996990B (zh) | 2013-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101996990B (zh) | 电子部件及其制造方法 | |
CN101996766B (zh) | 电子部件及其制造方法 | |
US10446335B2 (en) | Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor | |
US7741231B2 (en) | Techniques for providing decoupling capacitance | |
JP3689696B2 (ja) | チップパッケージの製造方法 | |
US7202567B2 (en) | Semiconductor device and manufacturing method for the same | |
CN107689299B (zh) | 薄膜陶瓷电容器 | |
JP4912992B2 (ja) | キャパシタ内蔵基板及びその製造方法 | |
CN105814687B (zh) | 半导体封装及其安装结构 | |
US20120081832A1 (en) | Chip Capacitor Precursors | |
US20070235790A1 (en) | Capacitor structure of semiconductor device and method of fabricating the same | |
KR20010067231A (ko) | 인터포저를 포함하는 반도체 집적 회로 장치 및 그 제조방법 | |
KR102356125B1 (ko) | 전자 부품 내장 기판 | |
JP2018191003A (ja) | 貫通電極基板、半導体装置及び貫通電極基板の製造方法 | |
GB2356737A (en) | Ground Plane for a Semiconductor Chip | |
US11240908B2 (en) | Thin film capacitor and circuit board incorporating the same | |
JP2001035990A (ja) | 半導体装置 | |
TWI803086B (zh) | 探針卡組件 | |
JP7419738B2 (ja) | 薄膜コンデンサ及びこれを内蔵する回路基板 | |
US20240057258A1 (en) | Circuit board | |
JP2001345234A (ja) | 薄膜電子部品および積層薄膜電子部品並びに基板 | |
US20210043545A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2003347156A (ja) | 薄膜電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |