CN101971265B - 制造存储电路堆栈和寻址存储电路的方法及对应堆栈和设备 - Google Patents

制造存储电路堆栈和寻址存储电路的方法及对应堆栈和设备 Download PDF

Info

Publication number
CN101971265B
CN101971265B CN200980107973.2A CN200980107973A CN101971265B CN 101971265 B CN101971265 B CN 101971265B CN 200980107973 A CN200980107973 A CN 200980107973A CN 101971265 B CN101971265 B CN 101971265B
Authority
CN
China
Prior art keywords
memory circuit
storehouse
memory
configuration device
relevant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980107973.2A
Other languages
English (en)
Other versions
CN101971265A (zh
Inventor
P·格拉夫
M·蒂尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Thales DIS France SA
Original Assignee
Gemplus Card International SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus Card International SA filed Critical Gemplus Card International SA
Publication of CN101971265A publication Critical patent/CN101971265A/zh
Application granted granted Critical
Publication of CN101971265B publication Critical patent/CN101971265B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及一种用于制造存储电路堆栈的方法(10)，其中该方法包括对至少两个存储电路的有效性进行测试的步骤(14)。根据本发明，该方法包括对每个存储电路进行配置的阶段(18)，配置阶段包括在包含于堆栈中的每个存储电路的配置设备内写入与给堆栈中的存储电路所赋予的标识符相关的信息和与存储电路的有效性测试的结果相关的信息的步骤(110)。本发明也涉及一种用于对存储电路进行寻址的方法、一种存储电路堆栈和一种包含这样的堆栈的电子设备。

Description

制造存储电路堆栈和寻址存储电路的方法及对应堆栈和设备
技术领域
本发明涉及一种用于制造存储电路堆栈的方法。
本发明也涉及存储电路堆栈。
本发明还涉及用于对存储电路堆栈内的存储电路进行寻址的方法。
这样的存储电路堆栈可以用于许多电子设备，在这些电子设备中尤其是可以列举电子物体(或记号(英文为token))，诸如芯片卡、USB(通用串行总线(Universal Serial Bus)的首字母缩合词)钥匙和狗(英文为dongle)。
本发明最后涉及相对应的电子设备。
背景技术
公知的是作为存储器而使用存储芯片或存储电路的堆栈，其中存储容量对应于与在该堆栈之内所包含的不同存储电路相关的各个容量的总和。
也公知的是从微处理器或在堆栈外部的逻辑单元访问堆栈中的存储电路，以便在所选堆栈中的存储电路之内或者写入要被存储的新数据项或者读取所存储的数据项。
文献EP 1 736 994描述了用于在堆栈的存储电路中选择存储电路的解决方案。
为了选择存储电路，建议添加数个附加地址位。这些附加地址位对于与被命名为“芯片选择(Chip Select)”的存储电路选择相关的存储电路的输入是特定的。不同存储电路的“芯片选择”输入彼此全部电连接。给每个存储电路的“芯片选择”输入赋予特定的值。然后，借助于被赋予其“芯片选择”输入的特定的值，每个存储电路在所有存储电路中以逻辑方式被标识。
发明内容
本发明旨在提供上面描述的现有技术的解决方案的可替换的解决方案。
更具体地说，本发明是用于制作存储电路堆栈的方法。该方法包括对至少两个存储电路的有效性进行测试的步骤。
根据本发明，该方法包括对至少一个存储电路进行配置的阶段，该配置阶段包括在包含于堆栈内的每个存储电路的配置设备之内写入与给堆栈内的存储电路所赋予的标识符相关的信息项和与存储电路有效性测试的结果相关的信息项的步骤。
本发明的一般原理基于每个存储电路的标记，以便在堆栈内的若干存储电路中区分出一个存储电路并在其可能被使用之前了解其运行有效性的状态。
这样，在配置模式期间，构成堆栈的存储电路在存储电路的专有的存储器的独特部分内被单独地标记。然后，在运行模式下，堆栈中的由其标记所标识的每个存储电路被识别为运行有效或无效。
“存储电路有效性测试”的表达涉及用于存储来自外部的一个或更多数据项的存储电路的“存储”部分。
可以理解的是，这样的制造方法为其可能的后续使用允许给出到形成堆栈的部分的任何存储电路的物理的和逻辑的通路。
根据本发明制造存储电路堆栈的方法提出了不同于上述公知的解决方案的在所有存储电路中选择一个存储电路的解决方案。
应陈述的是，根据公知的解决方案的制造规定写入与每个存储电路的“ChipSelect”选择的输入相关的逻辑值，从而影响这样的存储电路的存储部分，以便在存储电路堆栈之内被标识。
根据本发明，在制造堆栈期间，规定在存储电路的存储部分相分离的独特的配置设备之内写入与这样的存储电路相关的逻辑值。
需要注意的是，按照本发明制造的存储电路堆栈包含一个或更多运行无效的存储电路。
因此，相对于对在堆栈内使用的每个存储电路的有效性测试的结果的性质，本发明不强加任何约束。
与上面标识出的公知的解决方案相比，不仅借助于运行有效的一个或更多存储电路、而且也利用运行无效的一个或更多存储电路来制造存储电路堆栈。与现有技术的解决方案相反，没有任何用来生产堆栈的材料被排除，并且这些包括被测试为运行无效的材料都被用来生产堆栈。因此，没有选择运行有效的存储电路的步骤被实施来形成堆栈。
这样，按照本发明的对存储电路堆栈的制造更快速并且生产起来更廉价，因为任何被测试为无效的存储电路都没有被排除。
因此，本发明的制造方法提出了一种新颖的用于标识并且因此选择堆栈内的存储电路并且同时改善了堆栈的生产效率的方法。
根据另一方面，本发明是一种用于在存储电路堆栈内对存储电路进行寻址的方法。
根据本发明，该方法包括在用于配置堆栈内的存储电路的设备处将地址信息项与和给堆栈内的存储电路所赋予的标识符相关的信息项进行比较的步骤，并且如果地址信息应对应于与该存储电路的标识符相关的信息，则还包括读取与存储电路有效性测试的结果相关的信息项的步骤。
存储电路由对于其特定的标记或标识符所标记。标记用来标识其所属堆栈内的存储电路。
当地址因为地址信息项至少部分对应于给存储电路所赋予的标识符而标识堆栈内的特定存储电路时，与存储电路的有效性相关的信息被读取。
涉及存储电路的有效性的信息告知由其标识符所标识的存储电路的存储部分是否有效，也就是说，该存储部分是没有故障还是相反地有缺陷。
最后，本发明是存储电路堆栈。
更确切地说，堆栈包含至少两个相互堆叠的存储电路。
根据本发明，每个存储电路包含用于对堆栈内的每个存储电路进行配置的设备，所述配置设备包含用于存储与给堆栈内的存储电路所赋予的标识符相关的信息和与对存储电路的有效性测试的结果相关的信息的装置。
清楚的是，存储电路配置设备可以在该存储电路的内部或外部。存储电路配置设备可以组成在其自己的制造期间就与其相关联的存储电路的可配置部分。
这样，除了专有的存储部分以外，存储电路可以包含在存储电路之内的或与在电路外部的设备相关联的“配置”部分作为配置设备。“配置”设备一方面用来在构成堆栈的不同存储电路中标识出或标记存储电路，而另一方面用来告知存储电路的存储部分的运行状态。
因此将理解的是，存储电路的“配置”设备在能够在读取和/或写入时对存储电路的“存储”部分进行寻址之前在配置模式下用来进行写入并且然后在运行模式下用来进行读取。
根据涉及存储电路有效性的信息是对应于存储电路的存储部分的正确运行还是对应于存储电路的存储部分的有故障运行，确认或不确认存储电路的有效性。
附图说明
本发明的其它特点和优点将通过阅读对本发明的优选实施方式和附图的描述而显现，所述优选实施方式通过简单的非限制性的说明性例子给出，在附图中：
-图1呈现了根据本发明的制造存储电路堆栈的方法的实施方式的简化流程图；
-图2图示了借助于根据图1的制造方法制造的堆栈的实施方式的剖面的示意图；以及
-图3呈现了对于在图2的堆栈之内设置的每个存储电路特定的配置设备的实施方式的详图。
具体实施方式
如图1所示，制造存储电路堆栈的方法10的实施方式作为例子被阐述。
每个存储电路堆栈或堆垛包括来自于彼此堆叠的相应独特晶片(英文为wafer)的存储电路。
晶片是包括同时被刻蚀的数个存储电路的基于硅的材料构成的薄片。通常，根据晶片的尺寸和每个存储电路的尺寸，晶片包含直到几万个存储电路。
特别是，如可以应用下述制造方法10的存储电路，可以列举以下几种类型的非易失性存储器：
-EEPROM(英文为“Electrically Erasable Programmable Read-OnlyMemory(电可擦可编程只读存储器)”的首字母缩合词)；
-ROM(英文为“Read Only Memory(只读存储器)”的首字母缩合词)；
-闪存；
-FERAM(英文为“Ferroelectric Random Access Memory(铁电存储器)”的首字母缩合词)；
-MRAM(英文为“Magnetoresistive Random Access Memory(磁阻随机存取存储器)”的首字母缩合词)。
当然，这样的列表并不是穷举。
根据所呈现的实施方式，方法10包含准备意图要被使用的每个晶片的阶段12，以便形成例如与构成晶片的存储电路一样多的堆栈。
用于制造存储电路堆栈的存储电路晶片是相同的，并且是直接可叠加的。因此，特别是不需为了使要被耦合的不同存储电路的相对应的输入和/或输出相符合而不得不将晶片相对于另一晶片移动。
给定晶片的每个存储电路在所涉及的晶片之内按照其坐标(例如直角坐标)而被标记。
首先，在规定的准备晶片的阶段12期间，相对于每个存储电路的存储部分的运行有效性，测试器测试14所讨论的晶片的所有存储电路。
这样的测试例如完全或部分借助于本身已知的被称为“扫描(scan)”或“BIST(英文为“Built-in Self Test(内建自测试)”)”的自测试设备来实施，从而主要包括自主地验证集成存储电路的内部功能。
根据变型的实施方式，这样的测试在被测集成存储电路的外部被实施，即从外部设备被实施，所述外部设备能够生成传输作为至少某些存储地址的输入的预定值的信号并且然后针对每个测试的地址作为输出读取实际被存储的值。
所述测试例如包括在写入期间在所涉及的存储电路的输入处根据预定的模式(英文为“pattern”)对于每个存储地址发送预定的测试值，并且对于所涉及的每个地址将所读取的值与所写入的值进行比较。如果对于存储电路的存储区中的每个地址读取的信息都与写入的信息相对应，那么被测的存储电路为运行有效。否则，也就是说，如果对于存储电路的存储部分的地址有至少一个读取的信息项与写入的信息不相对应，那么被测的存储电路为运行无效。
提出的制造方法例如与公知的称为“3D SIP”(英文为“3DSystem-In-Package(三维系统级封装)”的首字母缩合词)的技术相兼容，所述“3DSIP”技术对应于用于通过三维晶片来生产堆垛硅材料的技术。“3D SIP”方法特别是包括通过对晶片进行对准和密封来将晶片堆叠加和固定在一起。
晶片表示单级与构成该晶片的存储电路一样多的堆栈。
当被测的存储电路为有效的、即运行良好时，给其赋予预定的被编码成一位的值，例如值“一”。
当被测的存储电路为无效的、即运行不好时，给其赋予另一预定的被编码成一位的值，例如值“零”。
这样的对于每个晶片的测试对于与构成堆栈的存储电路同样多的晶片被重复。
在对晶片中的所有存储电路的测试结束时，测试器存储对于涉及所有相对应的有效性结果的晶片所特定的电像。为此，所使用的测试器在该测试器内部的存储器中或在该测试器可访问的外部存储器中为每个所标识的晶片都设置了运行良好的和运行不好的存储电路的直角坐标。
被存储的电像标识出与晶片之内的任何存储电路的直角坐标相关联的每个存储电路的有效的或无效的特性，该晶片为所讨论的晶片并且被标识在测试器的存储器之内或在与测试器相连的存储器之内。
在对不同的晶片的测试之后，测试器在内部存储器中或在该测试器可访问的存储器中存储被测的所有晶片的每个存储电路状态的三维(或3D)电像，并且该晶片在要被测试的堆栈内通过结构行号来标识。
例如以电子映射数据日志(un journal de données de correspondanceélectronique)(或英文为“E-mapping datalog”)的形式所表示的3D电像与公知的测试设备相兼容。因而，不需要为了能够随后使用其来配置每个堆栈的存储电路而适配最终得到的3D电像。
然后，对于被测的每个晶片，在准备阶段12期间、在对其存储电路进行穿孔的随后步骤16期间，在存储部分的每个连接引脚处形成孔，用于与数据(或英文为“data”)相关的部分，用于与地址(或英文为“address”)相关的部分，用于与存储电路的选择(或英文为“Chip Select”)相关的输入并且用于向存储电路供电的至少两个端子。
在穿孔步骤16期间，在每个存储电路上设置的配置设备处、在与对于给要被形成的堆栈内的存储电路所赋予的标识符所特定的信息相关的一个或更多输入处也形成孔。
可选地，仍然在穿孔步骤16期间，按照在正被生产的堆栈内设置的晶片的物理行列，在自测试设备处也形成孔。换言之，每个自测试设备处的孔根据存储电路在要被生产的堆栈内的位置被编码。
用于配置每个存储电路的设备允许选择与该配置设备相关联的存储电路。
如此形成的一个或更多孔允许物理接入与在形成堆栈时涉及的晶片的每个存储电路相关的配置设备。
配置设备例如在存储电路的内部。配置设备有利地对应于在制造晶片内的每个存储电路期间设置的可配置硬件。
同样，仍然在穿孔步骤16期间，在每个存储电路上所设置的配置设备处、在对于所讨论的存储电路的有效性测试的结果所特定的信息的一个或更多输入处也都形成孔。
根据未示出的变型实施方式，对在晶片内包含的存储电路进行穿孔的步骤在测试晶片中的存储电路的步骤之前。
一旦每个晶片中的存储电路已准备就绪，即已被测试并且然后被穿孔，就转到与形成堆栈有关的后续阶段(未示出)中的至少某些阶段：
-叠加不同的准备好的晶片的存储电路的阶段，这些不同的准备好的晶片使得存储部分内形成的通孔相符合并且使得在要相互堆叠的存储电路的配置部分之内形成的一些通孔相符合；
-将准备好的晶片固定在一起的阶段，该阶段例如包括在要固定的晶片之间涂敷粘合剂；
-对通孔和非通孔进行填充的阶段，相对于从最高晶片可以访问的存储电路的配置和存储部分，借助于诸如基于硅的金属的导电材料来填充通孔和非通孔；
-通过根据对堆栈内的晶片的物理地址解码的有线自测试装置来测试电连续性的阶段。
一旦补充有上述阶段中的至少一个的在形成堆栈时涉及的晶片的准备已结束，对于每个堆栈，就转到配置堆栈中的每个存储电路的阶段18。
根据本发明，配置阶段18包括在包含于堆栈内的每个存储电路的配置设备内进行写入的步骤110，一方面写入与给堆栈内的存储电路所赋予的标识符相关的信息，而另一方面写入与存储电路有效性测试的结果相关的信息。
在配置阶段期间，存储电路的存储部分的输入并不受任何写入的影响。只有存储电路的配置设备(作为存储电路的存储部分的独特的部分)在配置阶段期间被影响。
所涉及的信息的写入本身可以通过编程、例如以状态字的形式被实施。
与被赋予每个堆栈的不同存储电路的标识符相关的信息借助于在测试器的内部存储器内或在测试器可访问的外部存储器中所存储的3D电像来供给。
同样，与对每个存储电路的有效性测试的结果相关的信息借助于在测试器的内部存储器之内或在测试器可访问的外部存储器中所存储的3D电像来供给。
这样，堆栈内使用的每个存储电路均为可标识的，因为其已被测试为运行有效或无效。当存储电路在该堆栈中的所有存储电路中通过其标识符被选择时，所选的存储电路的特征在于其运行有效性状态。
根据这样制造的存储电路堆栈，或者修改专有的存储部分的每个独特的存储电路的内部部分，或者修改同时与每个存储电路相关联的、该存储电路的外部部分。因此，每个存储电路的存储部分被保持，并且因此或者根据硬件方面或者根据软件方面都不修改每个存储电路的存储部分。
一旦对于每个堆栈已完成写入对于存储电路的标识符所特定的和对于其相应的有效性的测试结果所特定的信息，就继续进行随后的写入与所涉及的堆栈内的所有有效电路有关的总存储容量相关的信息的步骤112。
在这样的步骤112期间，在堆栈内所包含的并且其中有效性测试的结果对应于运行有效状态的第一存储电路的预定的存储地址内写入与堆栈内所包含的并且其中有效性测试的各个结果都对应于运行有效状态的所有存储电路所特定的总存储容量相关的信息。例如，该堆栈的存储地址是这样配置的存储电路堆栈可访问的第一地址，作为对于该堆栈所特定的电子签名。
一旦已执行配置阶段，就可能转到晶片切割阶段(未示出)，以便使被这样配置的存储电路堆栈相分离。
需提醒的是：如果对堆栈内的被测试为运行无效的单个存储电路的访问没有被阻止，则该单个存储电路会造成该堆栈有缺陷。
被测试为运行无效的堆栈中的存储电路在其配置期间被禁止访问，并且从而任何随后的访问尝试都“被无效”。
堆栈的生产效率被有利地改善。
根据得自上面详述的制造方法的例子的由八个存储电路20A、20B、20C、20D、20E、20F、20G、20H组成的堆栈20现在相对于图2来解释。
图2示意性地示出了最终得到的堆栈20。
清楚的是，本发明可以符合所有现有的和将来的标准。
在当前标准中，尤其是可以列举从外部寻址“Nand”存储器的被称为JEDEC(英文为“Joint Electron Device Engineering Council(电子设备工程联合委员会)”的首字母缩合词)标准。
根据本身公知的JEDEC标准，设置有：多路复用相对应的数据和地址的具有八个输入/输出(或英文为“Input/Output data/address(数据/地址)”)的总线；存储电路的选择输入(或英文首字母缩合词为“CS”的“Chip Select”或英文首字母缩合词为“CE”的“Chip Enable(芯片使能)”)；六个与控制逻辑相关的输入引脚，即读使能引脚(或英文首字母缩合词为“RE”的“Read Enable(读使能)”)、写使能管脚(或英文首字母缩合词为“WE”的“Write Enable(写使能)”)、写保护引脚(或英文首字母缩合词为“WP”的“Write Protect(写保护)”)、准备/繁忙信息引脚(或英文首字母缩合词为“RB”的“Ready Busy(准备繁忙)”)、地址锁存使能引脚(或英文首字母缩合词为“ALE”的“Address Latch Enable(地址锁存使能)”)、指令锁存使能引脚(或英文首字母缩合词为“CLE”的“Command LatchEnable(指令锁存使能)”)；和四个与电源相关的引脚，其包含用于接地(或“GND”)两个引脚和用于电源电压(“Vcc”)的两个引脚。
为了说明，电源电压可以为5伏、3伏或1.8伏。当然，电源电压不仅限于这些值。
存储电路20A、20B、20C、20D、20E、20F、20G或20H构成的堆栈20有利地得自若干相应存储电路晶片的切割。
每个存储电路20A、20B、20C、20D、20E、20F、20G或20H得自晶片的切割并组成堆栈20的一级。
对于每个存储电路20A、20B、20C、20D、20E、20F、20G或20H，如图2所示的位于虚线左侧的部分对应于所涉及的存储电路的功能部分、即专有的存储部分。
除了位于堆栈底部的存储电路20A以外，每个存储电路的存储部分包含面向组成输入的每个连接引脚的通孔22、24、26、28和210，所述输入即：
-对于地址总线特定的“地址”输入，
-对于数据总线特定的“数据”输入，
-对于所涉及的存储电路的选择特定的“CS”(代表英文的“Chip Select”)输入，
-对于所涉及的存储电路的第一电源端特定的“GND”输入，例如0伏，和
-对于所涉及的存储电路的第二电源端特定的“Vcc”输入。
上部的存储电路20H的存储部分的输入“地址”、“数据”、“CS”、“GND”和“Vcc”与位于上部的存储电路20H下方的每个存储电路20A、20B、20C、20D、20E、20F和20G的相对应的输入电连接。
存储电路20A、20B、20C、20D、20E、20F、20G和20H的存储部分的输入被合并，以便形成单个存储实体，该单个存储实体具有针对因此形成的堆栈的单个共用输入“CS”。分配给共用输入“CS”的逻辑值是唯一的。
与公知的解决方案相反，借助于其“CS”输入要在堆栈内被选择的存储电路的逻辑值因此不被修改。
对于每个存储电路20A、20B、20C、20D、20E、20F、20G或20H，位于虚线右侧的部分对应于与所涉及的存储电路的配置设备相关的部分。
堆栈20中的每个存储电路通过有利地对应于堆栈内的其行列的值来加注。因此，对于八个存储电路，堆栈20中的上部的存储电路20H例如对应于由值“7”加注的存储电路，该值“7”在二进制中对应于值“111”。堆栈20的下部的存储电路20A例如对应于由值“0”加注的存储电路，该值“0”在二进制中对应于值“000”。
七个存储电路20B、20C、20D、20E、20F、20G和20H在其相应的配置设备处在至少一个输入处含有至少一个孔(在对存储电路进行穿孔的步骤16之后)，所述至少一个输入一方面为被赋予堆栈内所涉及的存储电路的标识符而另一方面为与存储电路的有效性测试的结果相关的信息所共享和/或所专用。
在配置设备处被穿孔的孔与每个存储电路在堆栈20内所占据的行列有关。
不同的输入在下文中相对于图3更详细地介绍。
对于时钟信号“CLK”所特定的第一输入在本实例中为所有存储电路20A、20B、20C、20D、20E、20F、20G和20H的所有配置设备共用。
因此，上部的存储电路20H在其配置设备(详见图3)处包含孔212、214、216、218、220、222、224和226和导电的输入端228。孔212、214、216、218、220、222、224和226允许物理接入为与给位于堆栈内的存储电路20H下方的存储电路所赋予的标识符相关的信息共享和/或专用的至少一个入口并且物理接入为与对在存储电路20H下方的存储电路的有效性测试的结果相关的信息共享和/或专用的至少一个入口。
例如，堆栈20内的第一级的存储电路20A不包含任何孔，而是具有能够从堆栈顶部访问的两个输入，一个输入为对于时钟信号“CLK”特定的而另一输入与其串行输入“SI0”(代表“Serial Input number 0(串行输入号0)”)相关。这两个输入CLK和SI0是用于配置下部的存储电路20A的配置设备所需的。更精确地，输入CLK用来将时钟信号供给配置设备。输入SI0用来一方面将给第一级的存储电路20A所赋予的标识符参数化而另一方面将对第一级的存储电路20A的有效性测试的结果参数化。
堆栈20内的第二级的存储电路20B包含两个孔，用于从堆栈20的顶部连接与时钟信号CLK相关的和与第一级的存储电路20A的串行输入0SI0相关的两个输入，并且用于为了配置第二级的存储电路20B的配置设备而连接与时钟信号CLK、串行输入0SI0和串行输入1“SI1”相关的三个输入。
堆栈20内的第三级的存储电路20C包含三个孔，用于从堆栈20的顶部连接第二级的存储电路20B的三个输入CLK、SI0和SI1，并且为了配置第三级的存储电路20C的配置设备而连接与时钟信号CLK、串行输入SI0和SI1以及串行输入2“SI2”相关的四个输入。
同样地，直至堆栈20内的第八即最后级的存储电路20H，上部的存储电路20H包含八个孔，用于从堆栈20的顶部物理接入低于最后级的存储电路20H的一级的存储电路20A、20B、20C、20D、20E、20F、20G的八个输入CLK、SI0至SI6，并且为了配置最后级的存储电路20H的配置设备而连接与时钟信号CLK、串行输入SI0至SI6以及串行输入7“SI7”相关的九个输入。
孔212、214、216、218、220、222、224和226装备有导电材料，以便使每个存储电路的存储部分的输入和每个存储电路的配置设备的输入可被电接入。
输入根据三维坐标之一在高度“Z”处被短路。因此对于该连接不需要任何金属中的重新选择路由(re-routage en métal)的技术。
堆栈20的每个存储电路在配置设备处包含两个输入，其中一个专用于该配置设备，用于可以从堆栈20的顶部接入地通过相对应的导电输入端对其进行配置。
在相应的配置设备处，第一输入、即与时钟信号CLK相关的输入被所有八个存储电路20A、20B、20C、20D、20E、20F、20G、20H共用并且可以从堆栈20的外部进行接入。
第二输入、即串行输入SI对于每个存储电路在其配置设备处为特定的并且可以从堆栈20的外部进行接入。
因此，下部的或第一级的存储电路20A包含串行输入0“SI0”，第二级的存储电路20B包含串行输入1“SI1”，第三级的存储电路20C包含串行输入2“SI2”，第四级的存储电路20D包含串行输入3“SI3”，第五级的存储电路20E包含串行输入4“SI4”，第六级的存储电路20F包含串行输入5“SI5”，第七级的存储电路20G包含串行输入6“SI6”，而第八即最后级的存储电路20H包含串行输入7“SI7”。
不得不只可从最后级的存储电路20H进行接入的特定串行输入7“SI7”通过输入端228连通。这就是最后级的存储电路20H对于该串行输入7“SI7”并不具有穿过存储电路20H的孔的原因。
八个存储电路20A、20B、20C、20D、20E、20F、20G、20H均具有各个相同的存储容量，例如为1千兆字节。这样形成的堆栈20根据堆栈内包含的和运行有效的存储电路的数目可以具有从0千兆字节变化到8千兆字节的总容量。
在已确定了最终得到的总存储容量之后，相对应的信息被写入并且被存储在从因此形成的堆栈的最终得到的存储块的底部部分起的第一有效存储电路的存储部分(例如页面“零”)的预先限定的特定的存储区(或页面)之内。
通过使用例如常规的所谓的连接技术(或英文为“bounding”)，存储块可被置于壳体内，从而物理接入上部的存储电路20H的至少所述存储部分的输入。封闭堆栈的壳体准备好被耦合到例如微型处理器或处理逻辑单元等等，以便被用作存储块。
根据所呈现的实施方式，位于虚线右侧的与存储电路的配置设备相关的部分不能从存储块的外部进行接入。因此，在制造堆栈期间对其进行配置之后，不能修改任何与给堆栈内包含的存储电路所赋予的标识符相关的信息，也不能修改任何与对堆栈内包含的存储电路的有效性测试的结果相关的信息。换言之，被赋予每个存储电路的标识符和与其相关联的有效性测试结果的值被固定。
然而清楚的是：根据另一实施方式，位于虚线右侧的与存储电路的配置设备相关的部分较少地可从存储块的外部进行接入。因此，在配置堆栈之后可以修改与给堆栈内包含的存储电路所赋予的标识符相关的信息和/或与对堆栈内包含的存储电路的有效性测试的结果相关的信息，也就是说动态地进行修改。
如相对于图3所呈现的那样，每个存储电路20A、20B、20C、20D、20E、20F、20G、20H例如包含与在存储电路的内部的其存储部分相区别的部分。这样的独特的部分组成用于配置堆栈20内的存储电路的设备30。
用于配置存储电路的设备30包含两个输入，即对应于时钟信号“CLK”的第一输入32和对应于存储电路专用的串行输入“SIi”的第二输入34，其中“i”对应于在堆栈20内所涉及的存储电路的行列。
用于配置堆栈内的存储电路的设备30包含：
-串行移位寄存器36，
-用于写入状态字的设备310，和
-状态字的存储空间314。
串行移位寄存器36包括四个寄存器级361、362、363和364。寄存器级的数目等于对与给堆栈内的存储电路所赋予的标识符相关的信息和与存储电路有效性测试的结果相关的信息进行编码所需的位数。
如本身公知的那样，专用于时钟信号的第一输入32被所有四级361、362、363和364所共用，用于对在串行移位寄存器36内的存储进行计时。
除了专用于时钟信号的输入以外，前三级361、362、363中的每级都包含(仅针对第一级示出的)输入、(未示出的)连接到其后的级362、363和364的输出和在所涉及的级的输入处供给该位的值的另一输出3161、3162、3163和3164。
在时钟信号“CLK”的每个新脉冲处，位于一级的输入处的值在所讨论的该级的输出处被复制，位于输入SIi处的位流中的位的值在串行移位寄存器36内被逐级传播。
在时钟信号“CLK”的第一脉冲(在上升沿或下降沿上)时，第一级361记录位于输入34SIi的位流的第一位的值，并将其呈现为第二级362可用的输出和呈现在其另一输出3161处。
在时钟信号“CLK”的第二脉冲处，第二级362记录来自第一级361的位流的第一位的值，并将其呈现为第三级363可用的输出和呈现在其另一输出3162处。同时，第一级361记录来自输入34SIi的位流的第二位的值并将其呈现为第二级362可用的输出和呈现在其另一输出3161处。
在时钟信号“CLK”的第三脉冲处，第三级363记录来自第二级362的位流的第一位的值，并将其呈现为第四级364可用的输出和呈现在其另一输出3163处。同时，第二级362记录来自第一级361的位流的第二位的值，并将其呈现为第三级363可用的输出和呈现在其另一输出3162处。并行地，第一级361记录来自输入34SIi的位流的第三位的值，并将其呈现为第二级362可用的输出和呈现在其另一输出3161处。
在时钟信号“CLK”的第四脉冲的末端，第四级364记录来自第三级363的位流的第一位的值，并将其呈现为第四级364可用的输出和呈现在其另一输出3164处。同时，第三级363记录来自第二级362的位流的第二位的值，并将其呈现为第四级364可用的输出和呈现在其另一输出3163处。同时地，第二级362记录来自第一级361的位流的第三位的值，并将其呈现为第三级363可用的输出和呈现在其另一输出3162处。并行地，第一级361记录来自输入34SIi的位流的第四位的值，并将其呈现为第二级362可用的输出和呈现在其另一输出3161处。
串行移位寄存器的每级都意图暂时记录与给堆栈内的存储电路所赋予的标识符相关的信息的编码的部分的二进制值或与存储电路有效性测试的结果相关的信息的编码的部分的二进制值。
以本身公知的方式，至少一个存储地址位被设置用于对每个存储电路的存储部分进行寻址。
与给堆栈内的存储电路所赋予的标识符相关的信息反映存储电路的二进制形式的逻辑行列和/或物理行列。这样的信息被编码成添加到对于存储部分的地址所特定的那些位的至少一个地址位。
堆栈20包含八个存储电路级，与给所述存储电路所赋予的标识符相关的信息例如被编码成三个附加地址位。
例如，在四个时钟脉冲的末端，第一级361意图记录第三地址位A3的值，第二级362意图记录第二地址位A2的值，而第三级363意图记录第一地址位A1的值。
与对所涉及的存储电路的有效性测试的结果相关的信息被编码成至少一个位。
单个位例如可足以对暂时保存在寄存器36的最后级364的存储电路有效性测试的结果进行编码。
例如，在四个时钟脉冲之后，第四级364意图记录与所涉及的存储电路的有效性测试的结果相关的位的值。例如，值“1”意味着所讨论的存储电路有效，而值“0”意味着其有缺陷。
寄存器36的最后级364通过输入38被连接到写入状态字的设备310，以便传送时钟信号CLK。
写入状态字的设备310用于检测时钟信号CLK的第四脉冲。写入状态字的设备310在与状态字的存储空间314相连的输出312处生成反映对时钟信号CLK的第四脉冲的检测的信号。
状态字的存储空间314优选的是所涉及的存储电路的存储部分的预先限定的特定存储区(或页面)。这样的存储区与意图要用于运行的存储电路的存储部分相分离，以便存储来自(包含于堆栈内的)存储电路外部的数据。
状态字的存储空间314包含数目与串行移位寄存器内包含的级数相等的存储单元3141、3142、3143和3144。存储单元3141、3142、3143和3144在所谓的验证(validation)输入处与用于写入状态字的设备310的输出312相连。每个存储单元3141、3142、3143或3144也通过相应的输入与串行移位寄存器36的相对应的级361、362、363和364的输出3161、3162、3163或3164相连接。每个存储单元3141、3142、3143或3144都适于在当时钟信号CLK的第四脉冲被检测到时在用于写入状态字的设备310的输出312发出的生成验证信号时复制可用在与串行移位寄存器36的相对应的级3161、3162、3163或3164的输出相连的输入上的二进制值。
每个存储单元3141、3142、3143或3144被设计来存储二进制值，该二进制值要么组成与给堆栈内的存储电路所赋予的标识符相关的信息的部分要么组成与对所涉及的存储电路的有效性测试的结果相关的信息的部分。
当时钟信号CLK的第四脉冲被检测到时，第一单元3141存储第三补充地址位A3的值，第二单元3142存储第二补充地址位A2的值，第三单元3143存储所涉及的存储电路的第一补充地址位A1的值，并且第四单元3142存储所涉及的存储电路的存储器的有效性或无效性位的值。
四个存储单元3141、3142、3143或3144存储状态字，并且例如组成四个缓冲存储器，每个缓冲存储器都存储其值。优选地，一旦配置阶段结束，这四个存储单元3141、3142、3143和3144就被固定。四个存储单元3141、3142、3143和3144例如组成四个非易失性的闪存(Flash)单元。
因此，附加地相对于常规的存储电路寻址位，状态字包含组成用于对存储电路进行寻址的信息项的四个位。
关于所讨论的存储电路的存储器的有效性或无效性的位V的值被用来选择或者相反地不选择所涉及的存储电路。
这样的用于配置堆栈内的每个存储电路的设备组成简单的附加逻辑电路。
根据可替换的实施方式，用于配置堆栈内的每个存储电路的设备以基于熔断器的电路为基础。熔断器的数目例如等于用于对与给堆栈内的存储电路所赋予的标识符相关的信息和对与存储电路有效性测试的结果相关的信息进行编码所需的位的数目。以电的方式关闭的熔断器例如对应于二进制值“0”，而以电的方式打开的熔断器对应于二进制值“1”。当然，根据另一实施方式，也可以采用相反的惯例，即关闭的熔断器对应于二进制值“1”并且打开的熔断器对应于二进制值“0”。
另外，除了对于每个存储电路的存储部分所特定的地址比较器(未示出)以外，所述每个存储电路还具有对于其配置部分特定的并且涉及与和给在堆栈内所涉及的存储电路所赋予的标识符相关的信息有关的一个或多个附加地址位相关的地址比较器(未示出)。
以有利的方式，在其配置期间与给相同堆栈中的有效存储电路所赋予的标识符相关的信息被配备有连续的值。也就是说，堆栈内的在物理上最接近的运行有效的两个存储电路具有值连续的标识符。换言之，可能被一个或更多无效的存储电路分离的两个有效的存储电路可以被连续地寻址，即没有寻址漏洞(trou d’adressage)或间断性。一存在至少一个运行有效的存储电路，存储电路堆栈就形成被测试为运行有效的一个或多个存储电路的连续寻址平面，无论所讨论的堆栈中的运行无效的存储电路的数目是多少。
在配置阶段期间，例如在对堆栈的有效性的最终测试期间，状态字被写入堆栈的存储电路的每个配置设备之内。例如，借助于对堆栈内的这样形成的存储空间的逻辑扫描执行最终测试。
存储在测试器内或从测试器可以访问的反映存储电路运行良好或有故障的信息和存储电路在堆栈内所占据的行列被写入。
例如，堆栈的(从底部开始的)第一级的存储电路20A在四个时钟脉冲之后借助于四位字节“A3A2A1V”而通过使用包含串行输入SI0至SI7的串行总线的串行输入0“SI0”来配置，其中有效性位V代表四位字节中的最低有效位。如果第一级的存储电路的存储为有效的，那么这个顺序的四位字节“0001”在首次写入时被写入第一级的存储电路20A的配置设备的四个存储单元中。如果第一级的存储电路的存储为无效的，那么相同顺序的四位字节“0000”在首次写入时被写入第一级的存储电路20A的配置设备的四个存储单元中。
应注意的是，当配置第一级的存储电路的配置设备时，堆栈的对于其它七个存储电路特定的其它七个配置设备同时也在写入时被影响。然而，被写入相对应的配置设备的七个四位字节值随后在其相应的配置期间将被覆盖或者被替换。
接下来，堆栈的第二级的存储电路20B轮到它时在四个时钟脉冲之后借助于四位字节“A3A2A1V”而通过使用串行总线的串行输入1“SI1”来配置，其中有效性位V是四位字节的最低有效位。如果第二级的存储电路20B的存储为有效的并且第一级的存储电路20A的存储为有效的，那么这个顺序的四位字节“0011”在第二次写入期间被写入第二级的存储电路20B的配置设备的四个存储单元中。
如果第一级的存储电路的存储为无效的并且第一级的存储电路20A的存储为有效，那么相同顺序的四位字节“0010”在第二次写入时被写入。在第二次将该四位字节写入第二级的存储电路20B的配置设备之内时，先前在首次写入期间配置的四位字节借助于第二次写入而被所写入的四位字节更新。在首次写入期间被写入第一级的存储电路20A的配置设备之内的四位字节保持不变，并且因此等于四位字节“0001”。
相反地，如果第一级的存储电路20A的存储为无效的并且第二级的存储电路20B的存储为有效的，那么在第二级的存储电路20B的配置设备的四个存储单元之内确认四位字节“0000”。这是因为第二级的存储电路20B组成堆栈的从底部开始的有效存储电路的第一有效地址。
并且对于位于堆栈的第一和第二级的存储电路上方的存储电路的配置，也继续这样做。
根据堆栈内设置的存储电路的每个配置设备的优选实施方式，配置设备在运行模式下是不起作用的，也就是说该配置设备不可电访问，以便改变写入到其自己的存储单元中的状态字的值。为此，与堆栈的每个存储电路的存储部分电连接的任何外部实体(诸如微处理器或逻辑处理单元)并没有连线到所涉及的存储电路的配置部分。当然，所写入的字的值仍然可以在读取模式下从堆栈外部被访问。
根据另一实施方式，堆栈内设置的存储电路的每个配置设备也在运行模式下起作用，即其可电访问，以便(动态地)改变被写入到其自己的存储单元中的状态字的值。为此，与堆栈的每个存储电路的存储部分电连接的任何外部实体(诸如微处理器或逻辑处理单元)也被连接到所涉及的存储电路的配置部分。例如在写入和/或读取方面过度负荷之后，这种类型的另一实施方式被证明有利于其中构成堆栈的至少一个存储电路变为无效的堆栈。根据这样的实施方式，存储电路的存储一变为无效的，堆栈的电子签名就利用对应于堆栈中的保持有效的存储电路的存储空间的总和的值来更新。在这样的模式下，通过特别是进行地址翻译并且对被检测为在运行模式下无效的每个存储电路通过不再对其进行寻址来进行管理，对于与堆栈相连的须以软件方式考虑其的外部实体表现为寻址漏洞。
因此，给堆栈20内的(从给定堆栈底部起的)第一有效存储电路赋予寻址的二进制值“000”和验证其的值“1”。
由于补充有验证位的三个附加地址位形成的这样的寻址模式，可能将构成堆栈的任何有缺陷的存储电路隔离，并且因此不对其进行寻址。
需要注意的是，如果堆栈的所有存储电路均为有效的，那么当观察附加地址位时，存储电路的逻辑行列对应于其在堆栈内的物理行列。
可理解的是，一旦已配置堆栈20的存储电路，就只有其存储部分的被加注为有效的一个或多个存储电路被寻址，以便访问其相应的存储部分。
为了对堆栈内的存储电路进行寻址，地址信息在运行时首先与由三个附加地址位A3A2A1的值形成的和给堆栈内的存储电路所赋予的标识符相关的信息进行比较。
然后，如果地址信息对应于与给堆栈内的存储电路所赋予的标识符相关的信息，则由附加位V的值形成的与对存储电路的有效性测试的结果相关的信息被读取。
如果被读取的附加位V的值对应于给所选存储电路的有效存储部分所赋予的值，那么允许对所选的存储电路的存储空间中的和通过三个附加地址位A3A2A1的被赋予的值标识的任何地址进行访问。
在相反的情况下，即如果被读取的附加位V的值对应于给所选的存储电路的无效的存储部分所赋予的值，那么就禁止对所选的存储电路的存储空间中的和通过三个附加地址位A3A2A1的被赋予的值标识的任何地址进行访问。
在这样的情况下，通过标识符所标记的存储电路被加注为无效的或有故障的，即这样的存储部分并不运行，并且不可能选择这样的存储电路。存储电路的无效存储部分的寻址在读取和/或写入模式下被禁止。然后，当其有缺陷(既不能读取也不能写入)时，不可能对其存储部分进行访问。

Claims (15)

1.一种用于制造存储电路堆栈的方法(10)，该方法包含对至少两个存储电路的有效性进行测试的步骤(14)，其特征在于，该方法包含对每个存储电路进行配置的阶段(18)，配置阶段包含在包括在堆栈内的每个存储电路的配置设备之内写入与给堆栈内的存储电路所赋予的标识符相关的信息和与对存储电路的有效性测试的结果相关的信息的步骤(110)，
其中，堆栈的至少两个存储电路来自至少两个有区别的晶片，以及
其中，该方法包含准备每个晶片的阶段(12)，准备阶段包含在存储电路的配置设备处对每个存储电路进行穿孔的步骤(16)，以形成用于物理接入与每个存储电路相关的配置设备的至少一个孔。
2.根据权利要求1所述的方法，其中，每个晶片都包含至少两个存储电路。
3.根据权利要求1所述的方法，其中，对每个存储电路进行穿孔的步骤(16)包括在每个存储电路的配置设备处在至少一个专用于以下信息的输入处穿孔至少一个孔：
-与给堆栈内的存储电路所赋予的标识符相关的信息，和
-与对存储电路的有效性测试的结果相关的信息。
4.根据权利要求3所述的方法，其中，在配置设备处对存储电路的穿孔与存储电路在堆栈内所占据的行列有关。
5.根据权利要求1至4之一所述的方法，其中，该方法包含在预定存储地址内写入以下信息的步骤(112)：所述信息涉及相对于堆栈内所包含的并且其中有效性测试的各个结果都对应于有效状态的一个或多个存储电路的整体的总存储容量，所述预定存储地址为堆栈内所包含的并且其中有效性测试的结果对应于有效状态的存储电路的预定存储地址。
6.根据权利要求2至4之一所述的方法，其中，该方法包含阶段中的至少若干阶段，其中所述至少若干阶段属于包含以下内容的组：
-对与至少一个形成在配置设备处的每个存储电路之内的孔相符的至少两个晶片的存储电路进行叠加的阶段，
-将所述至少两个晶片固定在一起的阶段，
-借助导电材料对在每个存储电路内形成的至少一个孔进行填充的阶段，
-对所述至少两个晶片进行切割的阶段，切割阶段使至少两个存储电路堆栈相分离。
7.一种包含至少两个相互堆叠的存储电路(20A、20B、20C、20D、20E、20F、20G、20H)的存储电路堆栈(20)，其特征在于，每个存储电路都包含用于堆栈内的存储电路的配置设备(30)，配置设备包含用于存储以下信息的装置(36、310、314)：
-与给堆栈内的存储电路所赋予的标识符相关的信息，和
-与对存储电路的有效性测试的结果相关的信息，
其中，在存储电路的配置设备(30)处对每个存储电路穿孔有至少一个孔，用于物理接入与每个存储电路相关的配置设备(30)。
8.根据权利要求7所述的堆栈，其中，与给堆栈内的存储电路所赋予的标识符相关的信息被编码成至少一个附加地址位。
9.根据权利要求7和8其中之一所述的堆栈，其中，与对存储电路的有效性测试的结果相关的信息被编码成至少一个位。
10.根据权利要求7和8其中之一所述的堆栈，其中，堆栈中的每个存储电路都包含至少一个相对于与给堆栈内的存储电路所赋予的标识符相关的信息的地址比较器。
11.一种包含至少两个相互堆叠的存储电路(20A、20B、20C、20D、20E、20F、20G、20H)的存储电路堆栈(20)，其特征在于，每个存储电路都包含用于堆栈内的存储电路的配置设备(30)，配置设备包含用于存储以下信息的装置(36、310、314)：
-与给堆栈内的存储电路所赋予的标识符相关的信息，和
-与对存储电路的有效性测试的结果相关的信息，
其中，与给堆栈内的存储电路所赋予的标识符相关的信息被编码成至少一个附加地址位，
其中，与对存储电路的有效性测试的结果相关的信息被编码成至少一个位，
其中，配置设备包含至少一个专用于与给堆栈内的存储电路所赋予的标识符相关的信息和与对存储电路的有效性测试的结果相关的信息的输入，以及
其中，在存储电路的配置设备(30)处对每个存储电路在至少一个输入处穿孔有至少一个孔，用于物理接入与每个存储电路相关的配置设备(30)。
12.根据权利要求11所述的堆栈，其中，配置设备包含状态字的存储空间，所述状态字的存储空间用于存储与给堆栈内的存储电路所赋予的标识符相关的信息和与对存储电路的有效性测试的结果相关的信息。
13.根据权利要求11所述的堆栈，其中，配置设备包含至少两个熔断器，熔断器的数目等于用于对与给堆栈内的存储电路所赋予的标识符相关的信息和与对存储电路的有效性测试的结果相关的信息进行编码所需的位数，导通的熔断器对应于预定的位值，打开的熔断器对应于另一位值。
14.根据权利要求11至13之一所述的堆栈，其中，堆栈中的每个存储电路都包含至少一个相对于与给堆栈内的存储电路所赋予的标识符相关的信息的地址比较器。
15.一种包含至少一个存储块的电子设备，其特征在于，所述至少一个存储块包含至少一个根据权利要求7、8和11至13之一所述的堆栈。
CN200980107973.2A 2008-03-07 2009-02-23 制造存储电路堆栈和寻址存储电路的方法及对应堆栈和设备 Expired - Fee Related CN101971265B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08305050.0 2008-03-07
EP08305050A EP2099031A1 (fr) 2008-03-07 2008-03-07 Procédés pour fabriquer un empilement de circuits mémoire et pour adresser un circuit mémoire, empilement et dispositif correspondants
PCT/EP2009/052121 WO2009112354A1 (fr) 2008-03-07 2009-02-23 Procedes pour fabriquer un empilement de circuits memoire et pour adresser un circuit memoire, empilement et dispositif correspondants

Publications (2)

Publication Number Publication Date
CN101971265A CN101971265A (zh) 2011-02-09
CN101971265B true CN101971265B (zh) 2014-08-20

Family

ID=39671956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980107973.2A Expired - Fee Related CN101971265B (zh) 2008-03-07 2009-02-23 制造存储电路堆栈和寻址存储电路的方法及对应堆栈和设备

Country Status (6)

Country Link
US (1) US8441830B2 (zh)
EP (2) EP2099031A1 (zh)
JP (1) JP5247827B2 (zh)
KR (1) KR101244602B1 (zh)
CN (1) CN101971265B (zh)
WO (1) WO2009112354A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5426311B2 (ja) * 2009-10-14 2014-02-26 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US8749294B2 (en) * 2010-01-15 2014-06-10 Supertex, Inc. Low pin count high voltage ultrasound transmitter and method therefor
US10141314B2 (en) * 2011-05-04 2018-11-27 Micron Technology, Inc. Memories and methods to provide configuration information to controllers
US10355001B2 (en) 2012-02-15 2019-07-16 Micron Technology, Inc. Memories and methods to provide configuration information to controllers
CN103426452B (zh) * 2012-05-16 2016-03-02 北京兆易创新科技股份有限公司 一种存储器级联以及封装方法及其装置
US11587635B2 (en) * 2020-09-04 2023-02-21 Micron Technology, Inc. Selective inhibition of memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239495B1 (en) * 1998-07-29 2001-05-29 Kabushiki Kaisha Toshiba Multichip semiconductor device and memory card
EP1736994A1 (fr) * 2005-06-24 2006-12-27 Axalto S.A. Mémoires à empilement pour microprocesseur avec moyen d'adressage amélioré
EP1811525A2 (en) * 2006-01-18 2007-07-25 Apple Computer, Inc. Disabling faulty flash memory dies

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5793520A (en) * 1980-12-02 1982-06-10 Nec Corp Semiconductor device
JPS60153156A (ja) * 1984-01-23 1985-08-12 Toshiba Corp 半導体集積回路装置
JPS6313497U (zh) * 1986-07-10 1988-01-28
JPH03295266A (ja) * 1990-04-12 1991-12-26 Hitachi Ltd 高集積半導体装置
JPH065098A (ja) * 1992-06-24 1994-01-14 Mitsubishi Electric Corp 半導体記憶装置
EP0632380A1 (en) * 1993-06-30 1995-01-04 International Business Machines Corporation A circuit allowing a two-pass fuse blow to memory chips combining abist and redundancy capabilities
JP4558879B2 (ja) * 2000-02-15 2010-10-06 富士通株式会社 テーブルを用いたデータ処理装置および処理システム
JP3779524B2 (ja) * 2000-04-20 2006-05-31 株式会社東芝 マルチチップ半導体装置及びメモリカード
JP3805188B2 (ja) * 2000-10-16 2006-08-02 シャープ株式会社 複合メモリモジュールおよびその選別方法
JP2003016798A (ja) * 2001-06-27 2003-01-17 Mitsubishi Electric Corp メモリテスト方法および多層メモリ
JP2003060053A (ja) * 2001-08-10 2003-02-28 Fujitsu Ltd 半導体チップ及びそれを用いた半導体集積回路装置及び半導体チップ選択方法
JP2003173697A (ja) * 2001-12-06 2003-06-20 Matsushita Electric Ind Co Ltd 半導体記憶装置および半導体記憶装置の書き込み方法および半導体記憶装置の書き換え方法
JP3989796B2 (ja) * 2002-08-09 2007-10-10 富士通株式会社 半導体装置の製造方法
JP4419049B2 (ja) * 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP4272968B2 (ja) * 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239495B1 (en) * 1998-07-29 2001-05-29 Kabushiki Kaisha Toshiba Multichip semiconductor device and memory card
EP1736994A1 (fr) * 2005-06-24 2006-12-27 Axalto S.A. Mémoires à empilement pour microprocesseur avec moyen d'adressage amélioré
EP1811525A2 (en) * 2006-01-18 2007-07-25 Apple Computer, Inc. Disabling faulty flash memory dies

Also Published As

Publication number Publication date
KR101244602B1 (ko) 2013-03-25
WO2009112354A1 (fr) 2009-09-17
EP2252998A1 (fr) 2010-11-24
KR20100126483A (ko) 2010-12-01
JP2011517360A (ja) 2011-06-02
US20110002153A1 (en) 2011-01-06
JP5247827B2 (ja) 2013-07-24
US8441830B2 (en) 2013-05-14
EP2099031A1 (fr) 2009-09-09
CN101971265A (zh) 2011-02-09

Similar Documents

Publication Publication Date Title
CN101971265B (zh) 制造存储电路堆栈和寻址存储电路的方法及对应堆栈和设备
KR100912561B1 (ko) 반도체 기억 장치
KR100506105B1 (ko) 적층형 반도체 장치
CN106548807B (zh) 修复电路、使用它的半导体装置和半导体系统
KR100300686B1 (ko) 반도체 기억 장치 및 반도체 기억 시스템
CN103187095B (zh) efuse模块的控制方法及带efuse模块的芯片
JP2008511927A (ja) メモリ・スタック・システム及び方法
US9082469B2 (en) Semiconductor memory device and writing method of ID codes and upper addresses
KR20190133340A (ko) 반도체 장치 및 이를 포함하는 메모리 모듈
US9256505B2 (en) Data transformations to improve ROM yield and programming time
US9263371B2 (en) Semiconductor device having through-silicon via
CN103310849B (zh) 测试电路、存储器系统以及存储器系统的测试方法
ITVA20010034A1 (it) Dispositivo di memoria non volatile a doppia modalita' di funzionamento parallela e seriale con protocollo di comunicazione selezionabile.
CN101339812B (zh) 存储装置测试设备
US20100100857A1 (en) Generic non-volatile service layer
US6909624B2 (en) Semiconductor memory device and test method thereof
US6947303B2 (en) Memory chip, memory component and corresponding memory module and method
CN208351939U (zh) 系统化封装集合体
US10410994B2 (en) Single interconnect index pointer for stacked die address encoding
US6678848B1 (en) Programming circuitry for configurable FPGA I/O
WO2020011034A1 (en) System-in-package (sip) assembly
CN102129880B (zh) 共享输入封装的三维芯片选取
US20240136007A1 (en) Memory Repair Device
CN107452424B (zh) 一种对存储器进行修复的电路及存储芯片
CN115691628A (zh) 失效dram地址线的定位方法、装置及存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140820

Termination date: 20160223