JPH065098A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH065098A JPH065098A JP16580292A JP16580292A JPH065098A JP H065098 A JPH065098 A JP H065098A JP 16580292 A JP16580292 A JP 16580292A JP 16580292 A JP16580292 A JP 16580292A JP H065098 A JPH065098 A JP H065098A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- inspection
- data
- chip
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 組み立て完了後に、データを書き込むことな
く詳細な電気的特性の検査及び選別が容易にされた半導
体記憶装置を得る。 【構成】 ＯＴＰＲＯＭのチップ１上に、ウエハ検査で
の検査情報を記録する不揮発性の冗長メモリセル部３を
備える。組み立て完了後に、冗長メモリセル部３の検査
情報に基づいて詳細な電気的特性の検査及び選別を行
う。
く詳細な電気的特性の検査及び選別が容易にされた半導
体記憶装置を得る。 【構成】 ＯＴＰＲＯＭのチップ１上に、ウエハ検査で
の検査情報を記録する不揮発性の冗長メモリセル部３を
備える。組み立て完了後に、冗長メモリセル部３の検査
情報に基づいて詳細な電気的特性の検査及び選別を行
う。
Description
【０００１】
【産業上の利用分野】この発明は、半導体記憶装置に関
し、特に不揮発性半導体記憶装置の電気的特性の選別を
容易にするものである。
し、特に不揮発性半導体記憶装置の電気的特性の選別を
容易にするものである。
【０００２】
【従来の技術】不揮発性半導体記憶装置としてのＯｎｅ
Ｔｉｍｅ ＰＲＯＭ（以下、ＯＴＰＲＯＭという）
は、ＦＬＯＴＯＸ形（フローティングゲート トンネル
オキサイド形）のＥＰＲＯＭのチップなどをモールド樹
脂封止して組み立てられる。そのため、組み立て完了
後、ＯＴＰＲＯＭは、ＥＰＲＯＭの記憶データが消去さ
れる場合のように、記憶データ消去のための紫外線が照
射されてもチップには達せず、記憶データを消去するこ
とができない。
Ｔｉｍｅ ＰＲＯＭ（以下、ＯＴＰＲＯＭという）
は、ＦＬＯＴＯＸ形（フローティングゲート トンネル
オキサイド形）のＥＰＲＯＭのチップなどをモールド樹
脂封止して組み立てられる。そのため、組み立て完了
後、ＯＴＰＲＯＭは、ＥＰＲＯＭの記憶データが消去さ
れる場合のように、記憶データ消去のための紫外線が照
射されてもチップには達せず、記憶データを消去するこ
とができない。
【０００３】従って、ＯＴＰＲＯＭは、記憶データの書
き換えが不能であり、１回のみのデータ書き込みしかで
きない。このため、ＯＴＰＲＯＭは、ユーザにて任意の
データが書き込まれる場合には、メーカからはデータ未
書き込みの状態で供給される。
き換えが不能であり、１回のみのデータ書き込みしかで
きない。このため、ＯＴＰＲＯＭは、ユーザにて任意の
データが書き込まれる場合には、メーカからはデータ未
書き込みの状態で供給される。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
記憶装置は、組み立て完了後には記憶データの書き換え
が不能であるので、メーカからデータ未書き込みの状態
で供給しなければならないときには、組み立て完了後に
アクセスタイムなどの詳細な電気的特性の検査及び選別
ができないという問題点があった。
記憶装置は、組み立て完了後には記憶データの書き換え
が不能であるので、メーカからデータ未書き込みの状態
で供給しなければならないときには、組み立て完了後に
アクセスタイムなどの詳細な電気的特性の検査及び選別
ができないという問題点があった。
【０００５】なお、組み立て前にウエハ検査が行われる
が、ウエハ検査では良品か不良品かの判定だけで、細か
な電気的特性の選別はされていない。
が、ウエハ検査では良品か不良品かの判定だけで、細か
な電気的特性の選別はされていない。
【０００６】この発明は、このような問題点を解決する
ためになされたもので、組み立て完了後に、データを書
き込むことなく詳細な電気的特性の検査及び選別が容易
にされた半導体記憶装置を得ることを目的とする。
ためになされたもので、組み立て完了後に、データを書
き込むことなく詳細な電気的特性の検査及び選別が容易
にされた半導体記憶装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る半導体記
憶装置は、チップ上に、ウエハ検査での検査情報を記録
する不揮発性の冗長メモリセルを備えたものである。
憶装置は、チップ上に、ウエハ検査での検査情報を記録
する不揮発性の冗長メモリセルを備えたものである。
【０００８】
【作用】この発明においては、チップ上に備えられた不
揮発性の冗長メモリセルにウエハ検査での検査情報を記
録する。組み立て完了後に、この検査情報に基づいて検
査及び選別が行われる。
揮発性の冗長メモリセルにウエハ検査での検査情報を記
録する。組み立て完了後に、この検査情報に基づいて検
査及び選別が行われる。
【０００９】
実施例１．図１は、この発明の実施例１を示す平面図で
ある。同図において、１はＯｎｅＴｉｍｅ ＰＲＯＭ
（ＯＴＰＲＯＭ）のチップ、２はチップ１上のユーザに
より書き込みが行われる不揮発性の本番メモリセル部、
３はチップ１上に追加されてウエハ検査での検査情報が
書き込まれる不揮発性の冗長メモリセル部である。
ある。同図において、１はＯｎｅＴｉｍｅ ＰＲＯＭ
（ＯＴＰＲＯＭ）のチップ、２はチップ１上のユーザに
より書き込みが行われる不揮発性の本番メモリセル部、
３はチップ１上に追加されてウエハ検査での検査情報が
書き込まれる不揮発性の冗長メモリセル部である。
【００１０】次に、上述した構成の動作を説明する。ウ
エハ検査工程において、検査用のデータを本番メモリセ
ル部２のメモリセルに書き込み、アクセスタイムなどの
電気的特性を検査する。
エハ検査工程において、検査用のデータを本番メモリセ
ル部２のメモリセルに書き込み、アクセスタイムなどの
電気的特性を検査する。
【００１１】その後、チップ１に紫外線を照射して本番
メモリセル部２のメモリセルのデータを消去する。な
お、この段階はまだ組み立て（モールド樹脂封止）前で
あるので、チップ１にデータ消去のための紫外線を照射
することが可能である。
メモリセル部２のメモリセルのデータを消去する。な
お、この段階はまだ組み立て（モールド樹脂封止）前で
あるので、チップ１にデータ消去のための紫外線を照射
することが可能である。
【００１２】そして、ウエハ検査工程での検査情報とし
ての電気的特性を冗長メモリセル部３のメモリセルに書
き込んで、組み立てを行う。
ての電気的特性を冗長メモリセル部３のメモリセルに書
き込んで、組み立てを行う。
【００１３】組み立て完了後の電気的検査では、冗長メ
モリセル部３のメモリセルからウエハ検査工程での検査
情報を読み出し、このデータに基づいて詳細な電気的特
性の検査及び選別を行う。
モリセル部３のメモリセルからウエハ検査工程での検査
情報を読み出し、このデータに基づいて詳細な電気的特
性の検査及び選別を行う。
【００１４】実施例２．上記実施例１では、ＯＴＰＲＯ
Ｍを例にして説明したが、マイクロコンピュータやＡＳ
ＩＣ（Application Specific Integrated Circuit）な
どのＯＴＰＲＯＭを内蔵した半導体装置の検査及び選別
にも有効である。
Ｍを例にして説明したが、マイクロコンピュータやＡＳ
ＩＣ（Application Specific Integrated Circuit）な
どのＯＴＰＲＯＭを内蔵した半導体装置の検査及び選別
にも有効である。
【００１５】
【発明の効果】以上のように、この発明に係る半導体記
憶装置によれば、チップ上に冗長メモリセルを備えてウ
エハ検査での検査情報を記録するよう構成したことによ
り、データの書き換えが不能な半導体記憶装置は、組み
立て完了後に、ユーザが利用するメモリセルにデータを
書き込むことなく、冗長メモリセルの検査情報に基づい
て検査及び選別を容易に行うことができるという効果を
奏する。
憶装置によれば、チップ上に冗長メモリセルを備えてウ
エハ検査での検査情報を記録するよう構成したことによ
り、データの書き換えが不能な半導体記憶装置は、組み
立て完了後に、ユーザが利用するメモリセルにデータを
書き込むことなく、冗長メモリセルの検査情報に基づい
て検査及び選別を容易に行うことができるという効果を
奏する。
【図１】この発明の実施例１を示す平面図である。
１ チップ ３ 冗長メモリセル部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１２月１０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】
【発明の効果】以上のように、この発明に係る半導体記
憶装置によれば、チップ上に冗長メモリセルを備えてウ
エハ検査での検査情報を記録するよう構成したことによ
り、組み立て完了後メーカ側での検査用データの書き込
みが不能な半導体記憶装置であっても、ユーザが利用す
るメモリセルにデータを書き込むことなく、冗長メモリ
セルの検査情報に基づいて検査及び選別を容易に行うこ
とができるという効果を奏する。
憶装置によれば、チップ上に冗長メモリセルを備えてウ
エハ検査での検査情報を記録するよう構成したことによ
り、組み立て完了後メーカ側での検査用データの書き込
みが不能な半導体記憶装置であっても、ユーザが利用す
るメモリセルにデータを書き込むことなく、冗長メモリ
セルの検査情報に基づいて検査及び選別を容易に行うこ
とができるという効果を奏する。
Claims (1)
- 【請求項１】 チップ上に、ウエハ検査での検査情報を
記録する不揮発性の冗長メモリセルを備えたことを特徴
とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16580292A JPH065098A (ja) | 1992-06-24 | 1992-06-24 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16580292A JPH065098A (ja) | 1992-06-24 | 1992-06-24 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065098A true JPH065098A (ja) | 1994-01-14 |
Family
ID=15819275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16580292A Pending JPH065098A (ja) | 1992-06-24 | 1992-06-24 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065098A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6649931B2 (en) | 2000-11-22 | 2003-11-18 | Hitachi, Ltd. | Semiconductor wafer, semiconductor chip, semiconductor device and method for manufacturing semiconductor device |
| JP2011517360A (ja) * | 2008-03-07 | 2011-06-02 | ジェムアルト エスアー | 記憶回路スタックの製造方法と記憶回路のアドレス方法、及び対応するスタックと装置 |
-
1992
- 1992-06-24 JP JP16580292A patent/JPH065098A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6649931B2 (en) | 2000-11-22 | 2003-11-18 | Hitachi, Ltd. | Semiconductor wafer, semiconductor chip, semiconductor device and method for manufacturing semiconductor device |
| JP2011517360A (ja) * | 2008-03-07 | 2011-06-02 | ジェムアルト エスアー | 記憶回路スタックの製造方法と記憶回路のアドレス方法、及び対応するスタックと装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6947323B2 (en) | Chip protection register unlocking | |
| US7002828B2 (en) | Flash cell fuse circuit | |
| US20060259829A1 (en) | Program failure recovery | |
| JPH0817198A (ja) | フラッシュメモリのテスト方法 | |
| JPH097390A (ja) | 不揮発性半導体記憶装置 | |
| US6639848B2 (en) | Semiconductor memory device and method for testing the same | |
| JPH02177100A (ja) | 半導体記憶装置のテスト回路 | |
| Kamigaki et al. | Yield and reliability of MNOS EEPROM products | |
| US6483747B2 (en) | Method for protecting an over-erasure of redundant memory cells during test for high-density nonvolatile memory semiconductor devices | |
| JPH065098A (ja) | 半導体記憶装置 | |
| JP3483724B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH043395A (ja) | 不揮発性半導体記憶装置 | |
| US6760259B1 (en) | Non-volatile semiconductor memory device that can be fabricated with erasure unit modified | |
| US20080031070A1 (en) | Power on sequence for a flash memory device | |
| JP2002343099A (ja) | 半導体記憶装置 | |
| JPH01145869A (ja) | 冗長回路付きｕｖｅｐｒｏｍの製造方法 | |
| JP3119600B2 (ja) | 半導体集積回路の製造方法 | |
| JP3544222B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH03266455A (ja) | 半導体メモリ装置 | |
| JPH07230698A (ja) | 半導体装置及びその検査装置 | |
| JP2004047596A (ja) | 半導体装置の製造方法 | |
| JP3106624B2 (ja) | フラッシュ・メモリ | |
| KR100331284B1 (ko) | 병렬테스트회로를 갖는 메모리장치 | |
| Brewer | Introduction to Nonvolatile Memory | |
| JPH0386999A (ja) | 半導体記憶装置 |