JP3119600B2 - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JP3119600B2 JP3119600B2 JP16474097A JP16474097A JP3119600B2 JP 3119600 B2 JP3119600 B2 JP 3119600B2 JP 16474097 A JP16474097 A JP 16474097A JP 16474097 A JP16474097 A JP 16474097A JP 3119600 B2 JP3119600 B2 JP 3119600B2
- Authority
- JP
- Japan
- Prior art keywords
- writing
- data
- eprom
- write
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
製造方法に係り、特に、情報の電気的な書き込みが可能
かつ紫外線による情報消去が可能な読み出し専用不揮発
性メモリ（以下、ＥＰＲＯＭとも称する）、あるいはＥ
ＰＲＯＭを有する半導体集積回路を製造する際に用いて
好適な半導体集積回路の製造方法に関するものである。
製造方法に係り、特に、情報の電気的な書き込みが可能
かつ紫外線による情報消去が可能な読み出し専用不揮発
性メモリ（以下、ＥＰＲＯＭとも称する）、あるいはＥ
ＰＲＯＭを有する半導体集積回路を製造する際に用いて
好適な半導体集積回路の製造方法に関するものである。
【０００２】
【従来の技術】図４は従来のＥＰＲＯＭの一例を示す概
念図であり、図において、２１はデータを書き込むため
のＥＰＲＯＭのメモリ領域、２２はマスクＲＯＭからな
るシリコンシグネチャ領域（以下、シリコンシグネチャ
と称する）である。シリコンシグネチャ２２には、通
常、ＥＰＲＯＭにデータの書き込みを行なう場合に使用
する、ＰＲＯＭライタ用の書き込み条件の設定データが
記憶されている。この設定データとしては、メモリ容
量、書き込み電圧、書き込みパルス幅等がある。
念図であり、図において、２１はデータを書き込むため
のＥＰＲＯＭのメモリ領域、２２はマスクＲＯＭからな
るシリコンシグネチャ領域（以下、シリコンシグネチャ
と称する）である。シリコンシグネチャ２２には、通
常、ＥＰＲＯＭにデータの書き込みを行なう場合に使用
する、ＰＲＯＭライタ用の書き込み条件の設定データが
記憶されている。この設定データとしては、メモリ容
量、書き込み電圧、書き込みパルス幅等がある。
【０００３】この書き込みパルス幅というのは、メモリ
の最小単位である１ビットのデータを記憶するメモリセ
ルに対しての書き込み時間のことであり、ＥＰＲＯＭ全
体へのデータ書き込み時間は、この書き込みパルス幅に
メモリ容量を掛けた時間に比例する。
の最小単位である１ビットのデータを記憶するメモリセ
ルに対しての書き込み時間のことであり、ＥＰＲＯＭ全
体へのデータ書き込み時間は、この書き込みパルス幅に
メモリ容量を掛けた時間に比例する。
【０００４】ＰＲＯＭライタは、このシリコンシグネチ
ャ２２に記憶された設定データを読み出し、その条件に
従って書き込み条件の設定をし、データの書き込みを行
なう。従って、このシリコンシグネチャ２２はＰＲＯＭ
ライタを用いてＥＰＲＯＭにデータの書き込みを行なう
場合には必須のものであり、そのため、従来のＥＰＲＯ
Ｍでは、消去できないマスクＲＯＭにより構成してい
る。
ャ２２に記憶された設定データを読み出し、その条件に
従って書き込み条件の設定をし、データの書き込みを行
なう。従って、このシリコンシグネチャ２２はＰＲＯＭ
ライタを用いてＥＰＲＯＭにデータの書き込みを行なう
場合には必須のものであり、そのため、従来のＥＰＲＯ
Ｍでは、消去できないマスクＲＯＭにより構成してい
る。
【０００５】このマスクＲＯＭは、半導体集積回路の製
造工程で情報の書き込みが行われるものであるから、シ
リコンシグネチャ２２に記憶される設定データは、ＥＰ
ＲＯＭの拡散工程中に書き込まれることになり、拡散工
程後にこの設定データを書き換えることはできない。
造工程で情報の書き込みが行われるものであるから、シ
リコンシグネチャ２２に記憶される設定データは、ＥＰ
ＲＯＭの拡散工程中に書き込まれることになり、拡散工
程後にこの設定データを書き換えることはできない。
【０００６】一般に、半導体集積回路の製造工程におい
ては、トランジスタのスレッシホールド電圧等の回路を
構成する素子の基本的な動作特性が、ある範囲のばらつ
きを持っており、この特性のばらつきによって、製品の
動作特性も変動する。このことは、ＥＰＲＯＭの書き込
み特性についても言え、各製品毎に書き込みに必要な時
間が異なっている。
ては、トランジスタのスレッシホールド電圧等の回路を
構成する素子の基本的な動作特性が、ある範囲のばらつ
きを持っており、この特性のばらつきによって、製品の
動作特性も変動する。このことは、ＥＰＲＯＭの書き込
み特性についても言え、各製品毎に書き込みに必要な時
間が異なっている。
【０００７】シリコンシグネチャ２２の場合、マスクＲ
ＯＭにより構成されているため、拡散工程後に設定デー
タを書き換えることができないために、ある１つの決ま
った設定値にしなければならず、書き込み条件の設定デ
ータは、製品の製造工程上、最悪の特性を考慮して充分
に余裕のある数値に設定しなければならない。これは、
書き込み時間が短くてもよい特性の製品ができた場合で
も、この最悪の条件を考慮した必要以上に長い時間で書
き込みが行われるということである。すなわち、従来の
ＥＰＲＯＭでは、製品個別の書き込み時間の特性には関
係なく、データ書き込みに必要な時間はメモリ容量によ
ってのみ決まり、その時間は、最も書き込み時間の長い
製品と同じであるという欠点がある。
ＯＭにより構成されているため、拡散工程後に設定デー
タを書き換えることができないために、ある１つの決ま
った設定値にしなければならず、書き込み条件の設定デ
ータは、製品の製造工程上、最悪の特性を考慮して充分
に余裕のある数値に設定しなければならない。これは、
書き込み時間が短くてもよい特性の製品ができた場合で
も、この最悪の条件を考慮した必要以上に長い時間で書
き込みが行われるということである。すなわち、従来の
ＥＰＲＯＭでは、製品個別の書き込み時間の特性には関
係なく、データ書き込みに必要な時間はメモリ容量によ
ってのみ決まり、その時間は、最も書き込み時間の長い
製品と同じであるという欠点がある。
【０００８】この欠点を改善するためには、まず、シリ
コンシグネチャ２２が拡散工程後に書き換えられること
が要求され、さらに、各製品毎に最適な書き込み時間を
シリコンシグネチャ２２に書き込むことが要求される。
コンシグネチャ２２が拡散工程後に書き換えられること
が要求され、さらに、各製品毎に最適な書き込み時間を
シリコンシグネチャ２２に書き込むことが要求される。
【０００９】図５は、従来の拡散工程後の書き換えが可
能なＥＰＲＯＭを示す概念図であり、特開昭６３ー２４
００６２号公報に開示されているものである。図におい
て、３１はユーザプログラム用メモリ、３２はＥＰＲＯ
Ｍで構成されるエレクトロニック・シグネチャ・プログ
ラム格納用メモリ（以下、シリコンシグネチャと称す
る）である。このＥＰＲＯＭでは、シリコンシグネチャ
３２をＥＰＲＯＭで構成することにより、拡散工程後に
シリコンシグネチャ３２を書き換えることが可能であ
る。
能なＥＰＲＯＭを示す概念図であり、特開昭６３ー２４
００６２号公報に開示されているものである。図におい
て、３１はユーザプログラム用メモリ、３２はＥＰＲＯ
Ｍで構成されるエレクトロニック・シグネチャ・プログ
ラム格納用メモリ（以下、シリコンシグネチャと称す
る）である。このＥＰＲＯＭでは、シリコンシグネチャ
３２をＥＰＲＯＭで構成することにより、拡散工程後に
シリコンシグネチャ３２を書き換えることが可能であ
る。
【００１０】また、シリコンシグネチャ３２は、機能上
データの消去ができないことが要求されるが、ＥＰＲＯ
Ｍで構成した場合、紫外線を当てるとデータが消えてし
まうので、データの書き込み後に紫外線が透過しないパ
ッケージに封入することにより、紫外線によるデータの
消去を防止している。
データの消去ができないことが要求されるが、ＥＰＲＯ
Ｍで構成した場合、紫外線を当てるとデータが消えてし
まうので、データの書き込み後に紫外線が透過しないパ
ッケージに封入することにより、紫外線によるデータの
消去を防止している。
【００１１】図６は一般的な半導体集積回路の製造工程
の大まかな流れを示す概略工程図である。この製造工程
では、拡散完了後に、まず、ウェハー状態で製造試験を
実施し、良品となったチップのみを製品として組み立て
る。組立工程中に発生した不良品をチェックするため、
組立工程後に再度製造試験を実施し、最終的な良品を製
品として出荷する。
の大まかな流れを示す概略工程図である。この製造工程
では、拡散完了後に、まず、ウェハー状態で製造試験を
実施し、良品となったチップのみを製品として組み立て
る。組立工程中に発生した不良品をチェックするため、
組立工程後に再度製造試験を実施し、最終的な良品を製
品として出荷する。
【００１２】ＥＰＲＯＭの製造試験では、全メモリセル
に対して書き込み及び読み出しさらに消去ができること
をチェックするが、通常、この試験はウェハーの状態で
実施される。これは、試験のために書き込んだデータ
を、出荷時には消去しておく必要があるためで、データ
の消去を紫外線を照射することによって行なうＥＰＲＯ
Ｍでは、複数の製品を一括して消去することができるウ
ェハー状態の方が効率が良いからである。
に対して書き込み及び読み出しさらに消去ができること
をチェックするが、通常、この試験はウェハーの状態で
実施される。これは、試験のために書き込んだデータ
を、出荷時には消去しておく必要があるためで、データ
の消去を紫外線を照射することによって行なうＥＰＲＯ
Ｍでは、複数の製品を一括して消去することができるウ
ェハー状態の方が効率が良いからである。
【００１３】
【発明が解決しようとする課題】第１の問題点は、従来
のＥＰＲＯＭにおいては、書き込み時間が短くて済む製
品であっても、拡散工程後の製品個別の書き込み特性に
関係なく、一律に最も書き込み時間の長い製品と同じ書
き込み時間がかかってしまうことである。
のＥＰＲＯＭにおいては、書き込み時間が短くて済む製
品であっても、拡散工程後の製品個別の書き込み特性に
関係なく、一律に最も書き込み時間の長い製品と同じ書
き込み時間がかかってしまうことである。
【００１４】その理由は、シリコンシグネチャ２２がマ
スクＲＯＭにより構成されているために、拡散工程後に
この書き込み時間の設定を書き換えることができないか
らである。そのために、製造上どのような書き込み特性
の製品ができても対応できるように、書き込み条件の設
定データは、書き込み時間の最も長い製品に合わせた数
値に設定せざるを得ない。
スクＲＯＭにより構成されているために、拡散工程後に
この書き込み時間の設定を書き換えることができないか
らである。そのために、製造上どのような書き込み特性
の製品ができても対応できるように、書き込み条件の設
定データは、書き込み時間の最も長い製品に合わせた数
値に設定せざるを得ない。
【００１５】年々ソフトウエアが高度化、複雑化してき
ていることに伴って、プログラム用のメモリもより大き
なものが要求されるようになってきており、ＥＰＲＯＭ
についても同様の理由で、より容量の大きなものに対す
る要求が強くなっている。ＥＰＲＯＭの場合には、回路
の特徴から、使用する際に必ずデータの書き込みを行な
う必要があり、メモリ容量が大きくなれば、当然書き込
み時間も長くなっていく。
ていることに伴って、プログラム用のメモリもより大き
なものが要求されるようになってきており、ＥＰＲＯＭ
についても同様の理由で、より容量の大きなものに対す
る要求が強くなっている。ＥＰＲＯＭの場合には、回路
の特徴から、使用する際に必ずデータの書き込みを行な
う必要があり、メモリ容量が大きくなれば、当然書き込
み時間も長くなっていく。
【００１６】ＥＰＲＯＭの書き込み時間は、シリコンシ
グネチャに記憶されている書き込みパルス幅の設定値に
よって決まり、同時に何ビット分のデータを書き込むか
によっても変わってくるが、この書き込みパルス幅にメ
モリ容量を掛けた値に比例する。これは、メモリ容量が
増加するに従って、全体の書き込み時間に対する書き込
みパルス幅の設定値の影響が大きくなっていくことを示
している。つまり、メモリ容量の増加に従って、書き込
みパルス幅の最適化は、書き込み時間短縮のための有効
な手段となる。
グネチャに記憶されている書き込みパルス幅の設定値に
よって決まり、同時に何ビット分のデータを書き込むか
によっても変わってくるが、この書き込みパルス幅にメ
モリ容量を掛けた値に比例する。これは、メモリ容量が
増加するに従って、全体の書き込み時間に対する書き込
みパルス幅の設定値の影響が大きくなっていくことを示
している。つまり、メモリ容量の増加に従って、書き込
みパルス幅の最適化は、書き込み時間短縮のための有効
な手段となる。
【００１７】具体的な数値を例に挙げて説明すると、１
バイト単位で書き込みを行なうと仮定して、１０キロバ
イトの書き込みを行なう場合、書き込みパルス幅の設定
値が１ミリ秒であれば全体の書き込み時間は１０秒にな
り、書き込みパルス幅の設定値が０．５ミリ秒であれば
全体の書き込み時間が５秒になるので、その書き込み時
間の差は５秒になる。更に容量の大きな５０キロバイト
の書き込みを行なう場合、書き込みパルス幅の設定値が
１ミリ秒であれば５０秒、書き込みパルス幅の設定値が
０．５ミリ秒であれば２５秒となり、その書き込み時間
の差は２５秒にもなる。
バイト単位で書き込みを行なうと仮定して、１０キロバ
イトの書き込みを行なう場合、書き込みパルス幅の設定
値が１ミリ秒であれば全体の書き込み時間は１０秒にな
り、書き込みパルス幅の設定値が０．５ミリ秒であれば
全体の書き込み時間が５秒になるので、その書き込み時
間の差は５秒になる。更に容量の大きな５０キロバイト
の書き込みを行なう場合、書き込みパルス幅の設定値が
１ミリ秒であれば５０秒、書き込みパルス幅の設定値が
０．５ミリ秒であれば２５秒となり、その書き込み時間
の差は２５秒にもなる。
【００１８】第２の問題点は、上記公報に開示されてい
るＥＰＲＯＭの様に、シリコンシグネチャ３２をＥＰＲ
ＯＭで構成しただけでは、拡散工程後の製品個別の書き
込み特性に関係なく、一律に最も書き込み時間の長い製
品と同じ書き込み時間がかかってしまうという点が解決
できないことである。
るＥＰＲＯＭの様に、シリコンシグネチャ３２をＥＰＲ
ＯＭで構成しただけでは、拡散工程後の製品個別の書き
込み特性に関係なく、一律に最も書き込み時間の長い製
品と同じ書き込み時間がかかってしまうという点が解決
できないことである。
【００１９】その理由は、書き込み時間を短縮するため
には、書き込み条件の最適化をする必要があり、最適な
書き込み条件の設定のためには、製品個別に書き込み特
性の測定が不可欠になるからである。このＥＰＲＯＭで
は、拡散工程後にデータの書き換えが可能なシリコンシ
グネチャ３２の構成が示されているのみであり、この構
成にすることにより書き込み条件の最適化のために必要
な書き込み特性の測定が不要になるわけではなく、製品
毎に書き込み条件の最適値を記憶させることもできな
い。
には、書き込み条件の最適化をする必要があり、最適な
書き込み条件の設定のためには、製品個別に書き込み特
性の測定が不可欠になるからである。このＥＰＲＯＭで
は、拡散工程後にデータの書き換えが可能なシリコンシ
グネチャ３２の構成が示されているのみであり、この構
成にすることにより書き込み条件の最適化のために必要
な書き込み特性の測定が不要になるわけではなく、製品
毎に書き込み条件の最適値を記憶させることもできな
い。
【００２０】本発明は上記の事情に鑑みてなされたもの
であって、製品毎に書き込み条件の最適値を設定するこ
とができ、ＥＰＲＯＭへのデータ書き込み時間を短縮さ
せることのできる半導体集積回路の製造方法を提供する
ことにある。
であって、製品毎に書き込み条件の最適値を設定するこ
とができ、ＥＰＲＯＭへのデータ書き込み時間を短縮さ
せることのできる半導体集積回路の製造方法を提供する
ことにある。
【００２１】
【課題を解決するための手段】上記課題を解決するため
に、本発明は次の様な半導体集積回路の製造方法を採用
した。すなわち、請求項１記載の半導体集積回路の製造
方法は、ＥＰＲＯＭ、あるいはＥＰＲＯＭを有する半導
体集積回路の製造方法であり、拡散工程終了後に、書き
込み条件が記憶されるシリコンシグネチャがＥＰＲＯＭ
で構成された複数のチップが形成されたウェハーの各チ
ップ毎に、そのＥＰＲＯＭの書き込み特性の測定を行な
う測定工程と、前記各チップ毎の前記ＥＰＲＯＭの書き
込み特性の測定結果に基づき各チップ毎の最適な書き込
み条件の設定データをそのシリコンシグネチャに書き込
み記憶させるデータ書き込み工程とを備えたものであ
る。
に、本発明は次の様な半導体集積回路の製造方法を採用
した。すなわち、請求項１記載の半導体集積回路の製造
方法は、ＥＰＲＯＭ、あるいはＥＰＲＯＭを有する半導
体集積回路の製造方法であり、拡散工程終了後に、書き
込み条件が記憶されるシリコンシグネチャがＥＰＲＯＭ
で構成された複数のチップが形成されたウェハーの各チ
ップ毎に、そのＥＰＲＯＭの書き込み特性の測定を行な
う測定工程と、前記各チップ毎の前記ＥＰＲＯＭの書き
込み特性の測定結果に基づき各チップ毎の最適な書き込
み条件の設定データをそのシリコンシグネチャに書き込
み記憶させるデータ書き込み工程とを備えたものであ
る。
【００２２】請求項２記載の半導体集積回路の製造方法
は、前記測定工程を、前記ウェハーの各チップのＥＰＲ
ＯＭに、書き込み試験用のデータを複数回に分けて書き
込み、書き込み終了毎にデータの読み出しの判断を行
い、データの読み出しができた場合にシリコンシグネチ
ャに書き込むための書き込み時間の計算を行うこととし
たものである。
は、前記測定工程を、前記ウェハーの各チップのＥＰＲ
ＯＭに、書き込み試験用のデータを複数回に分けて書き
込み、書き込み終了毎にデータの読み出しの判断を行
い、データの読み出しができた場合にシリコンシグネチ
ャに書き込むための書き込み時間の計算を行うこととし
たものである。
【００２３】請求項３記載の半導体集積回路の製造方法
は、前記測定工程を、前記ウェハーの各チップのＥＰＲ
ＯＭに、書き込み試験用のデータを複数回に分けて書き
込む際に、所定の時間単位の書き込み終了後にデータの
読み出し判断を行い、読み出しができれば次の書き込み
を行い、読み出しができなければ再度同じ書き込みを行
いその後再度データの読み出し判断を行うことを繰り返
し、書き込み回数が規定値以内であれば良品と判断し、
書き込み回数が規定値を越えていれば不良品と判断する
こととしたものである。
は、前記測定工程を、前記ウェハーの各チップのＥＰＲ
ＯＭに、書き込み試験用のデータを複数回に分けて書き
込む際に、所定の時間単位の書き込み終了後にデータの
読み出し判断を行い、読み出しができれば次の書き込み
を行い、読み出しができなければ再度同じ書き込みを行
いその後再度データの読み出し判断を行うことを繰り返
し、書き込み回数が規定値以内であれば良品と判断し、
書き込み回数が規定値を越えていれば不良品と判断する
こととしたものである。
【００２４】本発明の半導体集積回路の製造方法では、
拡散工程終了後に、書き込み条件が記憶されるシリコン
シグネチャがＥＰＲＯＭで構成された複数のチップが形
成されたウェハーの各チップ毎に、そのＥＰＲＯＭの書
き込み特性の測定を行なう測定工程と、前記各チップ毎
の前記ＥＰＲＯＭの書き込み特性の測定結果に基づき各
チップ毎の最適な書き込み条件の設定データをそのシリ
コンシグネチャに書き込み記憶させるデータ書き込み工
程とを備えたことにより、拡散工程後に各チップ毎に書
き込み条件の最適な設定データを書き込み記憶させるこ
とが可能になる。これにより、製品毎に書き込み条件の
最適値を設定することが可能になり、ＥＰＲＯＭへのデ
ータ書き込み時間を短縮させることが可能になる。
拡散工程終了後に、書き込み条件が記憶されるシリコン
シグネチャがＥＰＲＯＭで構成された複数のチップが形
成されたウェハーの各チップ毎に、そのＥＰＲＯＭの書
き込み特性の測定を行なう測定工程と、前記各チップ毎
の前記ＥＰＲＯＭの書き込み特性の測定結果に基づき各
チップ毎の最適な書き込み条件の設定データをそのシリ
コンシグネチャに書き込み記憶させるデータ書き込み工
程とを備えたことにより、拡散工程後に各チップ毎に書
き込み条件の最適な設定データを書き込み記憶させるこ
とが可能になる。これにより、製品毎に書き込み条件の
最適値を設定することが可能になり、ＥＰＲＯＭへのデ
ータ書き込み時間を短縮させることが可能になる。
【００２５】
【発明の実施の形態】以下、本発明の半導体集積回路の
製造方法の一実施形態について図面に基づき説明する。
図１は本発明の一実施形態の半導体集積回路の製造方法
の流れを示す工程図である。
製造方法の一実施形態について図面に基づき説明する。
図１は本発明の一実施形態の半導体集積回路の製造方法
の流れを示す工程図である。
【００２６】この工程では、拡散工程終了後に書き込み
が可能で、書き込み後消去できない素子を用いて構成さ
れたシリコンシグネチャを有するＥＰＲＯＭを使用す
る。拡散（拡散工程）１１は、シリコンシグネチャが製
造後に書き込めることが前提条件となるので、シリコン
シグネチャがＥＰＲＯＭで構成された製品を拡散する。
が可能で、書き込み後消去できない素子を用いて構成さ
れたシリコンシグネチャを有するＥＰＲＯＭを使用す
る。拡散（拡散工程）１１は、シリコンシグネチャが製
造後に書き込めることが前提条件となるので、シリコン
シグネチャがＥＰＲＯＭで構成された製品を拡散する。
【００２７】この拡散１１後、通常の製品と同様に、ウ
ェハー状態での製造試験を実施するが、この製造試験の
際に、ＥＰＲＯＭの書き込み特性の測定１２を実施し
（測定工程）、その測定結果に基づき、最適な書き込み
条件の設定データをシリコンシグネチャに書き込み１３
記憶させる（データ書き込み工程）。その後、従来と同
様の工程を経て、最終的な良品を製品として出荷１４す
る。この書き込み特性の測定１２は、従来より行われて
いる、ウェハー状態でのメモリセルへの書き込み試験の
際に同時に実施することが可能である。
ェハー状態での製造試験を実施するが、この製造試験の
際に、ＥＰＲＯＭの書き込み特性の測定１２を実施し
（測定工程）、その測定結果に基づき、最適な書き込み
条件の設定データをシリコンシグネチャに書き込み１３
記憶させる（データ書き込み工程）。その後、従来と同
様の工程を経て、最終的な良品を製品として出荷１４す
る。この書き込み特性の測定１２は、従来より行われて
いる、ウェハー状態でのメモリセルへの書き込み試験の
際に同時に実施することが可能である。
【００２８】ここで、ＥＰＲＯＭの構造及びデータの書
き込み方法について説明する。図２はＥＰＲＯＭのセル
となるトランジスタの断面図であり、通常、ＥＰＲＯＭ
のメモリセルは、このトランジスタ１個で構成されてい
る。このトランジスタの特徴は、フローティングゲート
４２と称される電気的に絶縁された電極が、ゲート４１
の下に存在する点である。ＥＰＲＯＭに対してデータを
書き込むということは、このフローティングゲート４２
に電子を蓄積することである。なお、同図中、４３はソ
ース、４４はドレイン、４５は絶縁膜、４６はシリコン
基板である。
き込み方法について説明する。図２はＥＰＲＯＭのセル
となるトランジスタの断面図であり、通常、ＥＰＲＯＭ
のメモリセルは、このトランジスタ１個で構成されてい
る。このトランジスタの特徴は、フローティングゲート
４２と称される電気的に絶縁された電極が、ゲート４１
の下に存在する点である。ＥＰＲＯＭに対してデータを
書き込むということは、このフローティングゲート４２
に電子を蓄積することである。なお、同図中、４３はソ
ース、４４はドレイン、４５は絶縁膜、４６はシリコン
基板である。
【００２９】ＥＰＲＯＭにデータを書き込む際、電気的
に絶縁されたフローティングゲート４２に電子を蓄積す
るために、トランジスタのソース４３とドレイン４４間
に高電圧を印加し、チャネル領域に発生する２次電子
を、ゲート４１に高電圧を印加することによって、フロ
ーティングゲート４２中に引き込んでいる。したがっ
て、同一のトランジスタに同じ電圧を印加して書き込み
を行なう限り、フローティングゲート４２に蓄積される
電子の量は、単純に書き込み時間に比例する。また、書
き込み時間は、連続している必要はなく、断続的であっ
ても同じ時間書き込みを行えば、フローティングゲート
４２に蓄積される電子の量は同じになる。
に絶縁されたフローティングゲート４２に電子を蓄積す
るために、トランジスタのソース４３とドレイン４４間
に高電圧を印加し、チャネル領域に発生する２次電子
を、ゲート４１に高電圧を印加することによって、フロ
ーティングゲート４２中に引き込んでいる。したがっ
て、同一のトランジスタに同じ電圧を印加して書き込み
を行なう限り、フローティングゲート４２に蓄積される
電子の量は、単純に書き込み時間に比例する。また、書
き込み時間は、連続している必要はなく、断続的であっ
ても同じ時間書き込みを行えば、フローティングゲート
４２に蓄積される電子の量は同じになる。
【００３０】次に、書き込み特性の測定方法について図
３に基づき説明する。図３は、書き込み特性の測定方法
を示す流れ図であり、従来のウェハー状態でのメモリセ
ルに対する書き込み試験は、書き込みができることの確
認が目的であったので、完全にデータが書ける時間で書
き込みを行っていたのに対し、本実施形態では、この書
き込みを短時間で複数回に分けて実施する。
３に基づき説明する。図３は、書き込み特性の測定方法
を示す流れ図であり、従来のウェハー状態でのメモリセ
ルに対する書き込み試験は、書き込みができることの確
認が目的であったので、完全にデータが書ける時間で書
き込みを行っていたのに対し、本実施形態では、この書
き込みを短時間で複数回に分けて実施する。
【００３１】この測定方法では、開始（図中５０１）
後、まず、書き込み回数ｎの計数値（以下、カウントと
称する）を初期化する（図中５０２）。次に、メモリセ
ルへのデータ書き込みを行なう（図中５０３）。ただ
し、この書き込みに要する時間は従来の書き込み時間よ
り短い、ある特定の単位時間で実施する。次に、書き込
み回数ｎのカウントを１つ増やす（図中５０４）。
後、まず、書き込み回数ｎの計数値（以下、カウントと
称する）を初期化する（図中５０２）。次に、メモリセ
ルへのデータ書き込みを行なう（図中５０３）。ただ
し、この書き込みに要する時間は従来の書き込み時間よ
り短い、ある特定の単位時間で実施する。次に、書き込
み回数ｎのカウントを１つ増やす（図中５０４）。
【００３２】次に、データの読み出しチェックを行い
（図中５０５）、充分なデータの書き込みができていな
ければ、ＮＧへ分岐し（図中５０７）、書き込み回数ｎ
が規定値Ａを越えているか否かの判断を実施する（図中
５１０）。この判断は、書き込み不良品あるいは読み出
し不良品の判定のための判断である。
（図中５０５）、充分なデータの書き込みができていな
ければ、ＮＧへ分岐し（図中５０７）、書き込み回数ｎ
が規定値Ａを越えているか否かの判断を実施する（図中
５１０）。この判断は、書き込み不良品あるいは読み出
し不良品の判定のための判断である。
【００３３】不良品であった場合には、何度書き込み動
作を繰り返しても正常に読み出せることはないので、無
限に書き込みを繰り返すことのないように、書き込み回
数ｎが規定値Ａを越えた時点で不良品と判断してＮＯへ
分岐し（図中５１２）、不良品と判定し（図中５１
３）、終了する（図中５０９）。一方、この判断で書き
込み回数ｎが規定値Ａを越えていなければ、書き込みが
不十分と判断してＹＥＳに分岐し（図中５１１）、再び
メモリセルへのデータ書き込み（図中５０３）以降の動
作を行なう。
作を繰り返しても正常に読み出せることはないので、無
限に書き込みを繰り返すことのないように、書き込み回
数ｎが規定値Ａを越えた時点で不良品と判断してＮＯへ
分岐し（図中５１２）、不良品と判定し（図中５１
３）、終了する（図中５０９）。一方、この判断で書き
込み回数ｎが規定値Ａを越えていなければ、書き込みが
不十分と判断してＹＥＳに分岐し（図中５１１）、再び
メモリセルへのデータ書き込み（図中５０３）以降の動
作を行なう。
【００３４】データの書き込みを何回か繰り返した後に
データの読み出しチェックを行い（図中５０５）、正常
にデータの読み出しができたらＯＫへ分岐し（図中５０
６）、書き込み時間の計算を行なう（図中５０８）。書
き込みは予め設定した単位時間で実施しているので、こ
の単位時間に書き込み回数を掛ければ、その製品の書き
込みに必要な時間が求められ、その値の基づいてシリコ
ンシグネチャに書き込み条件データを書き込み記憶させ
れば、製品毎に最適な書き込み条件データを設定するこ
とができる。
データの読み出しチェックを行い（図中５０５）、正常
にデータの読み出しができたらＯＫへ分岐し（図中５０
６）、書き込み時間の計算を行なう（図中５０８）。書
き込みは予め設定した単位時間で実施しているので、こ
の単位時間に書き込み回数を掛ければ、その製品の書き
込みに必要な時間が求められ、その値の基づいてシリコ
ンシグネチャに書き込み条件データを書き込み記憶させ
れば、製品毎に最適な書き込み条件データを設定するこ
とができる。
【００３５】ここで、この書き込み特性の測定方法につ
いて、数値を挙げて更に具体的に説明する。まず、全メ
モリセルに対して０．１ミリ秒で書き込みを行い、読み
出しのチェックを行なう。全てのメモリセルで読み出し
が正常にできなければ、再び０．１ミリ秒で書き込みを
実施し、再度読み出しのチェックを行なう。この操作
を、全メモリセルで読み出しが正常にできるまで繰り返
す。
いて、数値を挙げて更に具体的に説明する。まず、全メ
モリセルに対して０．１ミリ秒で書き込みを行い、読み
出しのチェックを行なう。全てのメモリセルで読み出し
が正常にできなければ、再び０．１ミリ秒で書き込みを
実施し、再度読み出しのチェックを行なう。この操作
を、全メモリセルで読み出しが正常にできるまで繰り返
す。
【００３６】一例として、ある製品でこの書き込みを１
０回実施した後に、全メモリセルの読み出しが正常にで
きたとすると、この製品の書き込み時間は、０．１ミリ
秒掛ける１０回で、１ミリ秒ということになる。したが
って、書き込みパルス幅の設定は、１ミリ秒にすればよ
いことがわかり、この値をシリコンシグネチャに書き込
み記憶させる。この例では、シリコンシグネチャがＥＰ
ＲＯＭで構成されているので、書き込み条件の設定デー
タを書き込み記憶させた後に、データが消去されないよ
うに紫外線が透過しないパッケージに封入する必要があ
る。
０回実施した後に、全メモリセルの読み出しが正常にで
きたとすると、この製品の書き込み時間は、０．１ミリ
秒掛ける１０回で、１ミリ秒ということになる。したが
って、書き込みパルス幅の設定は、１ミリ秒にすればよ
いことがわかり、この値をシリコンシグネチャに書き込
み記憶させる。この例では、シリコンシグネチャがＥＰ
ＲＯＭで構成されているので、書き込み条件の設定デー
タを書き込み記憶させた後に、データが消去されないよ
うに紫外線が透過しないパッケージに封入する必要があ
る。
【００３７】本実施形態の半導体集積回路の製造方法に
よれば、各製品毎に、最適な書き込み時間の設定値をシ
リコンシグネチャに書き込み記憶させているので、ＰＲ
ＯＭライタを用いてＥＰＲＯＭへデータの書き込みを行
なう場合に、従来のＥＰＲＯＭに比べて、書き込み時間
を短縮することができる。
よれば、各製品毎に、最適な書き込み時間の設定値をシ
リコンシグネチャに書き込み記憶させているので、ＰＲ
ＯＭライタを用いてＥＰＲＯＭへデータの書き込みを行
なう場合に、従来のＥＰＲＯＭに比べて、書き込み時間
を短縮することができる。
【００３８】
【発明の効果】以上説明した様に、本発明の半導体集積
回路の製造方法によれば、拡散工程終了後に、書き込み
条件が記憶されるシリコンシグネチャがＥＰＲＯＭで構
成された複数のチップが形成されたウェハーの各チップ
毎に、そのＥＰＲＯＭの書き込み特性の測定を行なう測
定工程と、前記各チップ毎の前記ＥＰＲＯＭの書き込み
特性の測定結果に基づき各チップ毎の最適な書き込み条
件の設定データをそのシリコンシグネチャに書き込み記
憶させるデータ書き込み工程とを備えたので、拡散工程
後に各チップ毎に書き込み条件の最適な設定データを書
き込み記憶させることができる。したがって、製品毎に
書き込み条件の最適値を設定することができ、ＥＰＲＯ
Ｍへのデータ書き込み時間を短縮させることができる。
回路の製造方法によれば、拡散工程終了後に、書き込み
条件が記憶されるシリコンシグネチャがＥＰＲＯＭで構
成された複数のチップが形成されたウェハーの各チップ
毎に、そのＥＰＲＯＭの書き込み特性の測定を行なう測
定工程と、前記各チップ毎の前記ＥＰＲＯＭの書き込み
特性の測定結果に基づき各チップ毎の最適な書き込み条
件の設定データをそのシリコンシグネチャに書き込み記
憶させるデータ書き込み工程とを備えたので、拡散工程
後に各チップ毎に書き込み条件の最適な設定データを書
き込み記憶させることができる。したがって、製品毎に
書き込み条件の最適値を設定することができ、ＥＰＲＯ
Ｍへのデータ書き込み時間を短縮させることができる。
【図１】 本発明の一実施形態の半導体集積回路の製造
方法の流れを示す工程図である。
方法の流れを示す工程図である。
【図２】 ＥＰＲＯＭセルの断面図である。
【図３】 書き込み特性の測定方法を示す流れ図であ
る。
る。
【図４】 従来のＥＰＲＯＭの一例を示す概念図であ
る。
る。
【図５】 従来の拡散工程後の書き換えが可能なＥＰＲ
ＯＭを示す概念図である。
ＯＭを示す概念図である。
【図６】 一般的な半導体集積回路の製造工程の大まか
な流れを示す概略工程図である。
な流れを示す概略工程図である。
１１ 拡散（拡散工程） １２ ＥＰＲＯＭの書き込み特性の測定（測定工程） １３ シリコンシグネチャへのデータ書き込み（データ
書き込み工程） １４ 出荷 ４１ ゲート ４２ フローティングゲート ４３ ソース ４４ ドレイン ４５ 絶縁膜 ４６ シリコン基板 ５０１ 開始 ５０２ 書き込み回数ｎのカウントを初期化 ５０３ メモリセルへのデータ書き込み ５０４ 書き込み回数ｎのカウント ５０５ データの読み出しチェック ５０６ 正常にデータの読み出しができた場合の分岐 ５０７ 充分なデータの書き込みができていない場合の
分岐 ５０８ 書き込み時間の計算動作 ５０９ 終了 ５１０ 書き込み回数ｎが規定値Ａを越えているか否か
の判断 ５１１ 書き込み回数ｎが規定値Ａを越えていない場合
の分岐 ５１２ 書き込み回数ｎが規定値Ａを越えた場合の分岐 ５１３ 不良品の判定
書き込み工程） １４ 出荷 ４１ ゲート ４２ フローティングゲート ４３ ソース ４４ ドレイン ４５ 絶縁膜 ４６ シリコン基板 ５０１ 開始 ５０２ 書き込み回数ｎのカウントを初期化 ５０３ メモリセルへのデータ書き込み ５０４ 書き込み回数ｎのカウント ５０５ データの読み出しチェック ５０６ 正常にデータの読み出しができた場合の分岐 ５０７ 充分なデータの書き込みができていない場合の
分岐 ５０８ 書き込み時間の計算動作 ５０９ 終了 ５１０ 書き込み回数ｎが規定値Ａを越えているか否か
の判断 ５１１ 書き込み回数ｎが規定値Ａを越えていない場合
の分岐 ５１２ 書き込み回数ｎが規定値Ａを越えた場合の分岐 ５１３ 不良品の判定
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/115 G11C 16/02 H01L 21/8247 H01L 29/788 H01L 29/792
Claims (3)
- 【請求項１】 情報の電気的な書き込みが可能かつ紫外
線による情報消去が可能な読み出し専用不揮発性メモリ
（以下、ＥＰＲＯＭ）、あるいはＥＰＲＯＭを有する半
導体集積回路の製造方法であって、 拡散工程終了後に、書き込み条件が記憶されるシリコン
シグネチャがＥＰＲＯＭで構成された複数のチップが形
成されたウェハーの各チップ毎に、そのＥＰＲＯＭの書
き込み特性の測定を行なう測定工程と、前記各チップ毎
の前記ＥＰＲＯＭの書き込み特性の測定結果に基づき各
チップ毎の最適な書き込み条件の設定データをそのシリ
コンシグネチャに書き込み記憶させるデータ書き込み工
程とを備えたことを特徴とする半導体集積回路の製造方
法。 - 【請求項２】 前記測定工程は、前記ウェハーの各チッ
プのＥＰＲＯＭに、書き込み試験用のデータを複数回に
分けて書き込み、書き込み終了毎にデータの読み出しの
判断を行い、データの読み出しができた場合にシリコン
シグネチャに書き込むための書き込み時間の計算を行う
ことを特徴とする請求項１記載の半導体集積回路の製造
方法。 - 【請求項３】 前記測定工程は、前記ウェハーの各チッ
プのＥＰＲＯＭに、書き込み試験用のデータを複数回に
分けて書き込む際に、所定の時間単位の書き込み終了後
にデータの読み出し判断を行い、読み出しができれば次
の書き込みを行い、読み出しができなければ再度同じ書
き込みを行いその後再度データの読み出し判断を行うこ
とを繰り返し、書き込み回数が規定値以内であれば良品
と判断し、書き込み回数が規定値を越えていれば不良品
と判断することを特徴とする請求項２記載の半導体集積
回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16474097A JP3119600B2 (ja) | 1997-06-20 | 1997-06-20 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16474097A JP3119600B2 (ja) | 1997-06-20 | 1997-06-20 | 半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1117155A JPH1117155A (ja) | 1999-01-22 |
| JP3119600B2 true JP3119600B2 (ja) | 2000-12-25 |
Family
ID=15799015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16474097A Expired - Fee Related JP3119600B2 (ja) | 1997-06-20 | 1997-06-20 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3119600B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005310285A (ja) | 2004-04-22 | 2005-11-04 | Toshiba Corp | 半導体集積回路装置 |
-
1997
- 1997-06-20 JP JP16474097A patent/JP3119600B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1117155A (ja) | 1999-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1415302B1 (en) | Soft program and soft program verify of the core cells in flash memory array | |
| US6724657B2 (en) | Semiconductor device with improved latch arrangement | |
| JP3189740B2 (ja) | 不揮発性半導体メモリのデータ修復方法 | |
| JP4966472B2 (ja) | 小ページサイズの書込みと消去を有する電気的消去可能プログラマブル読出し専用メモリ | |
| US7298654B2 (en) | Non-volatile memory device and associated method of erasure | |
| EP1115063B1 (en) | Non-volatile semiconductor memory device with error management | |
| US20020054507A1 (en) | Nonvolatile semiconductor memory device | |
| JP3450625B2 (ja) | 不揮発性半導体記憶装置とその動作方法 | |
| US20070147135A1 (en) | System for improving endurance and data retention in memory devices | |
| EP0314180A2 (en) | Nonvolatile semiconductor memory having a stress test circuit | |
| US6108236A (en) | Smart card comprising integrated circuitry including EPROM and error check and correction system | |
| JP2000011670A (ja) | 不揮発性メモリを有する機器 | |
| US5825689A (en) | Nonvolatile semiconductor memory device having data detecting circuit for memory cells block | |
| US20080282119A1 (en) | Memory device and built in self-test method of the same | |
| US6850437B2 (en) | Nonvolatile semiconductor memory device and method of retrieving faulty in the same | |
| US5754558A (en) | Method and apparatus for screening a nonvolatile semiconductor memory device | |
| JP3119600B2 (ja) | 半導体集積回路の製造方法 | |
| US20090080255A1 (en) | Nonvolatile semiconductor memory device | |
| JPH07120716B2 (ja) | 半導体記憶装置 | |
| JP3636228B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH07296600A (ja) | 集積回路、この集積回路を設けた半導体ウェファ及びこの半導体ウェファに設けられた集積回路の検査方法 | |
| US5946249A (en) | Circuit configuration for a programmable nonvolatile memory and method for operating the circuit configuration | |
| JPH06223587A (ja) | 不揮発性半導体記憶装置 | |
| JP2002208287A (ja) | 不揮発性半導体記憶装置 | |
| JP2000215700A (ja) | 不揮発性半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000926 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |