JP2004047596A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004047596A JP2004047596A JP2002200834A JP2002200834A JP2004047596A JP 2004047596 A JP2004047596 A JP 2004047596A JP 2002200834 A JP2002200834 A JP 2002200834A JP 2002200834 A JP2002200834 A JP 2002200834A JP 2004047596 A JP2004047596 A JP 2004047596A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- memory
- rom
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 73
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 230000015654 memory Effects 0.000 claims abstract description 137
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000000523 sample Substances 0.000 claims abstract description 42
- 238000007689 inspection Methods 0.000 claims abstract description 32
- 238000012360 testing method Methods 0.000 claims description 47
- 235000012431 wafers Nutrition 0.000 claims description 39
- 230000014759 maintenance of location Effects 0.000 claims description 5
- 230000003100 immobilizing effect Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 4
- 230000002950 deficient Effects 0.000 description 10
- 238000011161 development Methods 0.000 description 5
- 230000018109 developmental process Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000012356 Product development Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
- H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/34—Source electrode or drain electrode programmed
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/26—Floating gate memory which is adapted to be one-time programmable [OTP], e.g. containing multiple OTP blocks permitting limited update ability
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Read Only Memory (AREA)
Abstract
【課題】不揮発性メモリを内蔵したマイコンのＴＡＴの短縮を図り、またコストを低減することのできる技術を提供する。
【解決手段】フラッシュメモリのメモリセルとほぼ同じ構造のメモリセルによって構成されるフラッシュＲＯＭをウエハの各チップに形成する。続いて、プローブ検査工程においてフラッシュＲＯＭのメモリセルに記憶情報を書き込む。続いて、フラッシュＲＯＭのメモリセルに書き込まれた記憶情報を書き換えできないようにして出荷後の記憶情報の書き換えを不可能とする。これにより、マスクＲＯＭ内蔵マイコンに比べてＴＡＴの短縮を図ることができ、さらに管理および製造コストを低減できる。
【選択図】 図１
【解決手段】フラッシュメモリのメモリセルとほぼ同じ構造のメモリセルによって構成されるフラッシュＲＯＭをウエハの各チップに形成する。続いて、プローブ検査工程においてフラッシュＲＯＭのメモリセルに記憶情報を書き込む。続いて、フラッシュＲＯＭのメモリセルに書き込まれた記憶情報を書き換えできないようにして出荷後の記憶情報の書き換えを不可能とする。これにより、マスクＲＯＭ内蔵マイコンに比べてＴＡＴの短縮を図ることができ、さらに管理および製造コストを低減できる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、システムＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）などに搭載される不揮発性メモリを有する半導体装置の製造方法に適用して有効な技術に関する。
【０００２】
【従来の技術】
電源が切れても記憶情報を保持し続ける不揮発性メモリを搭載した汎用マイコンには、一般に顧客によるソフト開発またはデバッグを目的としたＯＴＰ（Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ）ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）内蔵マイコンまたはフラッシュ（Ｆｌａｓｈ）メモリ内蔵マイコン、あるいは量産時のコスト低減を目的としたマスクＲＯＭ内蔵マイコンなどがある。ここで、ＯＴＰＲＯＭとは、顧客が一回限り記憶内容を書き込むことができる不揮発性メモリ（ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）を含む）、フラッシュメモリとは、記憶情報の消去・書き換えが全て電気的にできる不揮発性メモリ（ＥＥＰＥＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）を含む）、マスクＲＯＭとは、記憶情報を製造過程で書き込むプログラム固定の不揮発性メモリである。
【０００３】
なお、たとえば岩崎らの特開平７−２８３２８７号公報には、１枚の半導体ウエハ上に複数種類の半導体素子を形成できるようにして、多品種の半導体の生産効率を向上させる技術が記載されている。
【０００４】
また、山本らの特開平５−３０４２７７号公報には、フラッシュメモリ素子と読み出し専用素子とを併有する半導体装置の読み出し専用メモリ素子を半導体装置の製造工程中に書き込んで、製品化後に書き込まなくても読み出せる半導体装置の簡単な製法が開示されている。
【０００５】
【発明が解決しようとする課題】
本発明者は、不揮発性メモリとしてマスクＲＯＭを内蔵したマイコンの製造方法について検討した。以下は、本発明者によって検討された技術であり、その概要は次にとおりである。
【０００６】
図８は、本発明者によって検討されたマスクＲＯＭ内蔵マイコンの製作フローの一例を示す工程図である。
【０００７】
まず、顧客によってマスクＲＯＭのプログラムが開発され（工程１００）、この顧客プログラムが製造現場へデータ電送される（工程１０１）。次に、送られてきたデータを変換し（工程１０２）、さらにこのデータに基づいてマスクを製作した後（工程１０３）、予め前工程（１）で製造されていたベースウエハ（工程１０４）に対して前工程（２）で上記マスクを用いて配線パターンを形成し（工程１０５）、マスクＲＯＭ内蔵マイコンの試作品を製造する。なお、工程１０２においてデータを変換する際、後のプローブ検査および選別において用いられるテスト項目や規格なども同時に作成される。
【０００８】
次に、ウエハ上の１個１個のチップに形成されたマスクＲＯＭ内蔵マイコンの良・不良をプローブ検査した後（工程１０６）、顧客へ試作品を納入し（工程１０７）、顧客により試作品の評価が行われ、マスクＲＯＭおよびこれを内蔵したマイコンに問題なしと判断されると（工程１０８）、マスクＲＯＭ内蔵マイコンの製造が製造現場へ正式に発注される（工程１０９）。その後、前工程（２）でベースウエハに対して上記マスクを用いて配線パターンを形成し（工程１１０）、ウエハ上の１個１個のチップに形成されたマスクＲＯＭ内蔵マイコンの良・不良をプローブ検査した後（工程１１１）、マスクＲＯＭ内蔵マイコンの良品を組み立て（工程１１２）、さらに製品規格に照らした選別を行い（工程１１３）、製品規格を満たしたマスクＲＯＭ内蔵マイコンを梱包して出荷する（工程１１４）。
【０００９】
なお、工程１０８における顧客評価において、マスクＲＯＭまたはこれを内蔵したマイコンにプログラム上の問題が生じた場合は、再度顧客によってプラグラムが検討され、以下、前記した工程と同様にして、マスクＲＯＭ内蔵マイコンが試作され、評価される。
【００１０】
しかしながら、本発明者が前記マスクＲＯＭ内蔵マイコンの製造方法について検討したところ、以下の問題点が明らかとなった。
【００１１】
マスクＲＯＭでは、顧客プログラムに基づいて専用のマスクを製作し、このマスクを用いて配線パターンを形成することにより、ベースチップに顧客プログラムが書き込まれる。このため、マスクＲＯＭは、生産数量に拘わらずマスク費用の負担が生じ、さらに製造工程のＴＡＴ（Ｔｕｒｎ−ａｎｄ Ａｒｏｕｎｄ Ｔｉｍｅ）が長くなるという問題を有している。
【００１２】
また、受注数量に応じてマスクＲＯＭ内蔵マイコンを過不足なく生産することは難しいため、通常は必要数量よりも多く生産を行った後、顧客の要求に合わせて出荷数量を調整している。しかし、ウエハの大口径化が進むと、一社当たりのマスクＲＯＭ内蔵マイコンの受注数量が１枚のウエハから取得されるマスクＲＯＭ内蔵マイコンの数量よりも少なくなることが予想され、この場合、不要となったマスクＲＯＭ内蔵マイコンによるマイコン製品の原価上昇が懸念される。
【００１３】
一方、不揮発性メモリとしてフラッシュメモリを内蔵したマイコンの需要も増えてはいるが、マスクＲＯＭ内蔵マイコンと比べて検査工程が複雑であり、その結果、ＴＡＴが長く、また製造コストが高くなるという課題がある。このため、マイコンが内蔵するマスクＲＯＭを全てフラッシュメモリへ切り換えることは難しいと考えられる。
【００１４】
本発明の目的は、不揮発性メモリを内蔵したマイコンのＴＡＴの短縮を図ることのできる技術を提供することにある。
【００１５】
また、本発明の目的は、不揮発性メモリを内蔵したマイコンのコストを低減することのできる技術を提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１８】
本発明は、フラッシュメモリのメモリセルとほぼ同じ構造のメモリセルによって構成される不揮発性メモリを有する半導体装置をウエハ内の各チップに形成する工程と、この半導体装置の電極パッドにプローブを接触させて不揮発性メモリに記憶情報を書き込む工程と、不揮発性メモリに書き込まれた記憶情報を書き換えできなくする工程とを有し、不揮発性メモリに書き込まれる記憶情報を１枚のウエハ毎または複数枚のウエハ毎、あるいはウエハ内の１個のチップ毎またはウエハ内の複数個のチップ毎で異ならせて、仕様が互いに異なる複数種類の不揮発性メモリを形成するものである。
【００１９】
また、本発明は、フラッシュメモリのメモリセルとほぼ同じ構造のメモリセルによって構成される不揮発性メモリを有する半導体装置をウエハ内の各チップに形成する工程と、顧客により開発されたプログラムをデータ変換する工程と、プローブ検査工程において不揮発性メモリに記憶情報を書き込んだ後、不揮発性メモリを有する半導体装置をプローブ検査する工程と、消去回路および書き込み回路を不動体化することにより、記憶情報を書き換えできなくする工程と、不揮発性メモリを有する半導体装置を組み立てる工程と、不揮発性メモリを有する半導体装置を選別する工程とを有し、顧客により開発されたプログラムをデータ変換した後、生産管理システムの指示に基づいて記憶情報が直接プローブ検査装置に転送されるものである。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２１】
なお、本願において、半導体装置というときは、単に単結晶シリコン基板上に作られるものだけでなく、特にそうでない旨が明示された場合を除き、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板やＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）液晶用基板などといった他の基板上に作られるものを含むものとする。
【００２２】
さらに、以下の実施の形態において、要素の数等（個数、数値、量、範囲などを含む）に言及する場合、特に明示したときおよび原理的に明らかに特定の数に限定されるときを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等を含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合を除き、必ずしも必須のものではないことはいうまでもない。
【００２３】
同様に、以下の実施の形態において、構成要素などの形状、位置関係などに言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合を除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは、上記数値および範囲についても同様である。
【００２４】
図１は、本発明の一実施の形態であるフラッシュＲＯＭを内蔵するマイコンの製作フローの一例を示す工程図である。ここで、フラッシュＲＯＭとは、フラッシュメモリのメモリセルとほぼ同じ製造プロセスを用いて形成された、フラッシュメモリのメモリセルとほぼ同じ構造のメモリセルによって構成される不揮発性メモリであり、開発段階では記憶情報の書き込み・消去を可能とするが、出荷前に書き込まれた記憶情報を、出荷後には書き換え不可能とするプログラム固定の不揮発性メモリを言う。
【００２５】
従って、フラッシュＲＯＭのメモリセルは、１トランジスタ積層ゲート構造であり、１個のメモリセルが基本的に１個の２層ゲートＭＩＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）で構成されている。その２層ゲートＭＩＳＦＥＴは、基板上にトンネル絶縁膜を介して浮遊ゲートを設け、さらにその上に層間膜を介して制御ゲートを積み重ねることで形成されており、たとえば上記浮遊ゲートに電子を注入することにより、情報が記憶される。
【００２６】
予め、フラッシュメモリと同じ製造プロセスを用いて、配線パターンも含めてフラッシュＲＯＭが形成されたベースウエハを前工程で製造し、準備しておく（工程１００）。次に、顧客によってフラッシュＲＯＭのプログラムが開発され（工程１０１）、この顧客プログラムが製造現場へデータ電送された後（工程１０２）、送られてきたデータを変換する（工程１０３）。データ変換の際には、後のプローブ検査および選別において用いられるテスト項目や製品規格なども同時に作成される。
【００２７】
次に、ベースウエハ上の１個１個のベースチップに形成されたフラッシュＲＯＭへの記憶情報の書き込みと、フラッシュＲＯＭ内蔵マイコンのプローブ検査とを行う（工程１０４）。この工程では、フラッシュＲＯＭ内蔵マイコンの全電極パッドの配置に合わせてプローブ（探針）を配置したプローブ・カードを用いて、初めに生産管理システムの指示に基づいたフラッシュＲＯＭへの記憶情報の書き込みを行い、その後、フラッシュＲＯＭ内蔵マイコンの良品・不良品の判定をプローブ検査で行う。なお、生産管理システムの指示に基づいて、変換されたデータを直接プローブ検査装置に転送してもよい。
【００２８】
次に、顧客へ試作品を納入し（工程１０５）、顧客により試作品が評価されて、フラッシュＲＯＭおよびこれを内蔵したマイコンに問題なしと判断されると（工程１０６）、フラッシュＲＯＭ内蔵マイコンの製造が製造現場へ正式に発注される（工程１０７）。
【００２９】
次に、ベースウエハ上の１個１個のベースチップに形成されたフラッシュＲＯＭへの記憶情報の書き込みと、プローブ検査によるフラッシュＲＯＭ内蔵マイコンの良品・不良品の判定とを行う（工程１０８）。ここで書き込まれた記憶情報は、出荷後に書き換えすることはできない。たとえば後述するように、消去回路および書き込み回路を不動体化することによって、記憶情報の書き換えを不可能とする。記憶情報は、たとえばフラッシュＲＯＭのメモリセルのしきい値（Ｖｔｈ）を相対的に高くすることで書き込まれるが、書き込みを過剰に行ってもよい。
【００３０】
フラッシュＲＯＭ内蔵マイコンでは、予めベースウエハ上に配線パターンを含めたフラッシュメモリとほぼ同じ構造のメモリセルによって構成されるフラッシュＲＯＭを形成しておき、プローブ検査を行う工程でプローブ・カードを用いてフラッシュＲＯＭに顧客プログラムが書き込まれる。従って、顧客プログラムを受け取った後に製作される専用のマスクを用いてベースウエハ上に配線パターンを形成するマスクＲＯＭ内蔵マイコンのＴＡＴ（顧客からプログラムを受け取り、製品を納入するまでの期間）よりも、フラッシュＲＯＭ内蔵マイコンのＴＡＴを短くすることができる。
【００３１】
その後、フラッシュＲＯＭ内蔵マイコンの良品を組み立て（工程１０９）、さらに製品規格に照らした選別を行い（工程１１０）、製品規格を満たしたフラッシュＲＯＭ内蔵マイコンを梱包して出荷する（工程１１１）。上記選別では、プローブ検査で測定しきれなかったテスト項目が検査され、さらに外観状態や信頼性試験などが行われる。
【００３２】
なお、工程１０６における顧客評価において、フラッシュＲＯＭまたはこれを内蔵したマイコンにプログラム上の問題が生じた場合は、顧客によってプラグラムが再度検討された後、前記した工程と同様にしてフラッシュＲＯＭ内蔵マイコンを再試作し、評価する。
【００３３】
図２は、本発明の一実施の形態であるフラッシュＲＯＭ内蔵マイコンが形成されたウエハ内のチップの配置例を示したものである。
【００３４】
フラッシュＲＯＭに記憶情報を書き込むプローブ検査では、使用されるプローブ・カードに備わる複数のプローブに、それぞれ所定の信号を入力することができるので、ウエハ１枚ごとに製品仕様の異なるフラッシュＲＯＭ（たとえば製品仕様Ａ、製品仕様Ｂ、製品仕様Ｃ）を内蔵したマイコンを形成することができる（図２（ａ））。さらに、１枚のウエハ上であっても、複数の領域または１個１個のチップ毎に製品仕様の異なるフラッシュＲＯＭ（たとえば製品仕様Ａ、製品仕様Ｂ、製品仕様Ｃ）を内蔵したマイコンを形成することができる（図２（ｂ），（ｃ））。
【００３５】
従って、製品仕様の異なるフラッシュＲＯＭ内蔵マイコンをそれぞれ受注数量に応じて過不足なく提供することができるので、マスクＲＯＭ内蔵マイコンのように、製品展開数と同じ数のベースウエハを製造し、顧客の要求に合わせて出荷数量を調整する必要がない。これにより、ベースウエハの管理数および工程仕掛かり数が減り、またマスク管理の必要がなくなるので、フラッシュＲＯＭ内蔵マイコンの管理コストをマスクＲＯＭ内蔵マイコンの管理コストよりも低減することができる。
【００３６】
図３は、本発明の一実施の形態であるフラッシュＲＯＭ内蔵マイコンの製品展開の一例を示したものである。
【００３７】
本実施の形態では、フラッシュＲＯＭの仕様を換えてフラッシュＲＯＭ内蔵マイコンが製品展開される場合を例示している。ここでは、製品仕様として第１〜第１０を例示しており、予め用意されたベースウエハ上の１個１個のベースチップに、それぞれの製品仕様を満たすようにフラッシュＲＯＭへ記憶情報がプローブ検査工程（図１の工程１０４、１０８）で書き込まれる。
【００３８】
一方、マスクＲＯＭ内蔵マイコンでは、まず第１〜第１０の製品仕様に合わせて前工程（２）（図７の工程１０５、１１０）で使用されるそれぞれの専用マスクが製作され、このマスクを用いて第１〜第１０の製品仕様のマスクＲＯＭ内蔵マイコンが形成される。さらに、マスクＲＯＭ内蔵マイコンのテストには他のＲＯＭ品、たとえばＯＴＰＲＯＭまたはフラッシュメモリなどを必要とするため、他のＲＯＭ品を開発する必要がある。
【００３９】
従って、ＲＯＭ品の製品展開をする際、フラッシュＲＯＭ内蔵マイコンは、専用マスクを製作する必要がないので、専用マスクを用いるマスクＲＯＭ内蔵マイコンよりも製造コストを低減することができる。さらに、フラッシュＲＯＭではテスト用の他のＲＯＭ品が不要であることから、フラッシュＲＯＭ内蔵マイコンでは、ＲＯＭ品としてフラッシュＲＯＭのみを開発すればよく、マスクＲＯＭ内蔵マイコンと比べて回路設計の設計工数が減り、開発期間の短縮を図ることができる。
【００４０】
表１は、本発明の一実施の形態であるフラッシュＲＯＭ内蔵マイコンおよび本発明者が検討したマスクＲＯＭ内蔵マイコンの主な項目を比較してまとめたものである。
【００４１】
【表１】
【００４２】
顧客からプログラムを受け取り、開発期間を経て製品を納入するまでのＴＡＴは、マスクＲＯＭ内蔵マイコンでは４〜６週間程度かかる。これに対して、フラッシュＲＯＭマイコンでは、マスクＲＯＭ内蔵マイコンで必要とされるマスク製作工程（図７の工程１０３）および前工程（２）（図７の工程１０５、１１０）が削除されて製造工程数を減らすことができるので、開発期間および製品製造時間の短縮が図れて、上記ＴＡＴを０．５〜１週間程度とマスクＲＯＭ内蔵マイコンのＴＡＴの約１／５以下に短縮することができる。
【００４３】
また、受注数量に応じた製品仕様の異なるフラッシュＲＯＭ内蔵マイコンを製造することができるので、マスクＲＯＭ内蔵マイコンのように専用マスクに応じた多くのベースウエハを製造する必要がなく、フラッシュＲＯＭ内蔵マイコンの管理コストを低減することができる。
【００４４】
また、ＲＯＭ品を製品展開する際、マスクＲＯＭでは顧客が必要とするＲＯＭの製品展開数と同じ数の専用マスクが必要であるが、フラッシュＲＯＭではマスクを必要としない。その結果、たとえば６インチウエハの場合、マスクＲＯＭ内蔵マイコンでは１５０万円程度必要とするマスクチャージ費用が、フラッシュＲＯＭ内蔵マイコンでは不要となり、製造コストを低減することができる。さらに、マスクＲＯＭのテストには他のＲＯＭ品を用いるため、マスクＲＯＭ内蔵マイコンでは２〜３品種（マスクＲＯＭに加えてＯＴＰＲＯＭ、フラッシュメモリ、またはＯＴＰＲＯＭおよびフラッシュメモリ）のＲＯＭ品が必要とされるが、フラッシュＲＯＭではフラッシュＲＯＭの１品種とすることができるので、開発期間の短縮を図ることができる。
【００４５】
図４は、フラッシュＲＯＭ内蔵マイコン、マスクＲＯＭ内蔵マイコンおよびフラッシュメモリ内蔵マイコンのそれぞれの製造フローを示す工程図である。
【００４６】
図４（ａ）に示す本実施の形態であるフラッシュＲＯＭ内蔵マイコンの場合、前工程においてフラッシュメモリとほぼ同じ製造プロセスを用いて、配線パターンを備えたフラッシュメモリとほぼ同一構造のメモリセルが形成される。その後、第１のプローブ検査工程でメモリセルに記憶情報が書き込まれた後、第１および第２のプローブ検査工程でフラッシュＲＯＭの検査を行い、続いて第３のプローブ検査工程でＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）およびロジックの機能・性能などの検査が行われる。プローブ検査で良品と判定されたフラッシュＲＯＭ内蔵マイコンは後工程で組み立てられ、製品規格に照らした選別が選別工程で行われる。
【００４７】
図４（ｂ）に示すマスクＲＯＭ内蔵マイコンの場合、前工程（１）において配線パターンを備えないメモリセルが形成される。続いて前工程（２）において専用マスクを用いて配線パターンを形成し、メモリセルに記憶情報が書き込まれる。その後、プローブ検査工程でマスクＲＯＭ、ＲＡＭおよびロジックの機能・性能などの検査が行われる。プローブ検査で良品と判定されたマスクＲＯＭ内蔵マイコンは後工程で組み立てられ、製品規格に照らした選別が選別工程で行われる。
【００４８】
図４（ｃ）に示すフラッシュメモリ内蔵マイコンの場合、前工程において配線パターンを備えたメモリセルが形成される。次に、第１および第２のプローブ検査工程で専用のメモリテスタを用いたフラッシュメモリの検査を行い、続いて第３のプローブ検査工程でＲＡＭおよびロジックの機能・性能などの検査を行う。第１、第２および第３のプローブ検査工程で良品と判定されたフラッシュメモリ内蔵マイコンは後工程で組み立てられ、製品規格に照らした選別が選別工程で行われる。この選別工程では、まず第１の選別工程で専用のメモリテスタを用いたフラッシュメモリのテストが行われ、第２の選別工程でＲＡＭおよびロジックのテストが行われる。
【００４９】
図５にフラッシュＲＯＭ内蔵マイコンのプローブ検査工程（１）、（２）におけるフラッシュＲＯＭのテスト内容の一例、図６にフラッシュメモリ内蔵マイコンのプローブ検査工程（１）、（２）におけるフラッシュメモリのテスト内容の一例を示す。
【００５０】
フラッシュＲＯＭのテスト内容としては、たとえば書き込みテスト、リードテスト、ディスターブテスト、さらにウエハベーク後のリードテストなどである。一方、フラッシュメモリのテスト内容としては、たとえばリードテスト、書き込みテスト、消去テスト、ディスターブテスト、さらにウエハベーク後の高温リテンション、ディプリートテストなどであり、各テストの項目も多岐に渡る。
【００５１】
フラッシュＲＯＭ内蔵マイコンでは、フラッシュメモリ内蔵マイコンで行うこのようなフラッシュメモリ特有の多岐に渡るテストが不要となるので、フラッシュメモリ内蔵マイコンに比べて、テストの工程数を１／１０程度に減らすことができ、さらに専用のメモリテスタも不要となる。従って、フラッシュＲＯＭ内蔵マイコンのＴＡＴをフラッシュメモリ内蔵マイコンのＴＡＴよりも短くでき、さらに設備投資費の削減により、フラッシュＲＯＭ内蔵マイコンの製品コストをフラッシュメモリ内蔵マイコンの製造コストよりも低くすることができる。
【００５２】
なお、フラッシュＲＯＭ内蔵マイコンでは、書き込まれた記憶情報が消失するリテンション不良を検出するテストをフラッシュＲＯＭのリードテストにおいて行うとしたが、たとえばフラッシュメモリよりも書き込みを過剰に行うことができるので、フラッシュＲＯＭ内蔵マイコンはリテンションテストを必ずしも必要としない。
【００５３】
図７は、本発明の一実施の形態であるフラッシュＲＯＭ内蔵マイコンを構成するフラッシュＲＯＭの機能ブロック内の回路配置例である。図中、１はフラッシュＲＯＭユーザ使用領域、２はフラッシュＲＯＭ非開放領域、３は第１の読み出し回路、４は第２の読み出し回路、５は書き込み回路、６は消去回路である。
【００５４】
フラッシュＲＯＭユーザ使用領域１に顧客プログラムが書き込まれる。フラッシュＲＯＭ内蔵マイコンを出荷する際には、書き込み回路５および消去回路６を不動体化しており、出荷後にフラッシュＲＯＭの記憶情報は書き換えられない。
【００５５】
フラッシュメモリのメモリセルのしきい値は、所定の範囲内に設定する必要があり、しきい値がこの範囲を外れた場合には、フラッシュメモリは不良と判定されるが、フラッシュＲＯＭでは、相対的に高いしきい値と相対的に低いしきい値とを判断して、メモリセルに書き込まれた記憶情報が読み出される。従って、フラッシュＲＯＭのメモリセルではしきい値の規格範囲をフラッシュメモリよりも広くとれるので、フラッシュＲＯＭ内蔵マイコンの製造歩留まりは、フラッシュメモリ内蔵マイコンの製造歩留まりよりも高くなる。
【００５６】
このように、本実施の形態によれば、マスクＲＯＭ内蔵マイコンで記憶情報の書き込みに必要とするマスク製作工程および配線パターンが形成される前工程（２）が、フラッシュＲＯＭ内蔵マイコンでは不要となるので、フラッシュＲＯＭ内蔵マイコンのＴＡＴをマスクＲＯＭ内蔵マイコンのＴＡＴよりも短くすることができる。
【００５７】
さらに、製品仕様の異なるフラッシュＲＯＭ内蔵マイコンをそれぞれ受注数量に応じて過不足なく提供することができるので、マスクＲＯＭ内蔵マイコンと比べて、フラッシュＲＯＭ内蔵マイコンの管理コストを低減することができる。
【００５８】
さらに、ＲＯＭ品の製品展開をする際、フラッシュＲＯＭ内蔵マイコンは、専用マスクを製作する必要がなく、マスクＲＯＭ内蔵マイコンよりも製造コストを低減することができる。またフラッシュＲＯＭ内蔵マイコンではテスト用の他のＲＯＭ品を必要としないので、テスト用の他のＲＯＭ品を必要とするマスクＲＯＭ内蔵マイコンと比べて回路設計の設計工数が減り、開発期間の短縮を図ることができる。
【００５９】
さらに、フラッシュＲＯＭ内蔵マイコンではフラッシュメモリ内蔵マイコンで行われるフラッシュメモリ特有の多岐に渡るテストが不要であることから、フラッシュＲＯＭ内蔵マイコンのＴＡＴをフラッシュメモリ内蔵マイコンよりも短縮することができる。
【００６０】
さらに、フラッシュＲＯＭのメモリセルではしきい値の規格範囲をフラッシュメモリよりも広くとれるので、フラッシュＲＯＭ内蔵マイコンの製造歩留まりをフラッシュメモリ内蔵マイコンの製造歩留まりよりも高くすることができる。
【００６１】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００６２】
たとえば、前記実施の形態では、マイコンに内蔵されるＲＯＭ品に適用した場合について説明したが、これに限定されるものではなく、たとえば単体として製造されるＲＯＭ製品にも適用することができる。
【００６３】
また、前記実施の形態では、フラッシュＲＯＭのメモリセルは、フラッシュメモリのメモリセルとほぼ同一構造としたが、たとえば強誘電体膜に書き込む機能を持たせた強誘電体ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリセルまたは情報の記憶担体に強磁性体の磁化方向を利用したＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリセルとほぼ同一構造とすることができる。
【００６４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００６５】
マイコンに内蔵する不揮発性メモリに、フラッシュメモリのメモリセルとほぼ同じ構造のメモリセルを有し、プローブ検査工程で記憶情報を書き込み、出荷後の記憶情報の書き換えを不可能とするフラッシュＲＯＭを採用する。これにより、マスクＲＯＭ内蔵マイコンと比べてＴＡＴの短縮を図ることができ、さらに管理および製造コストを低減することができる。また、フラッシュメモリ内蔵マイコンと比べてＴＡＴの短縮を図ることができ、さらに製造歩留まりを上げることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるフラッシュＲＯＭを内蔵するマイコンの製作フローの一例を示す工程図である。
【図２】（ａ）〜（ｃ）は本発明の一実施の形態であるフラッシュＲＯＭ内蔵マイコンが形成されたウエハ内のチップの配置例を示したものである。
【図３】本発明の一実施の形態であるフラッシュＲＯＭ内蔵マイコンの製品展開の一例を示したものである。
【図４】（ａ）〜（ｃ）はフラッシュＲＯＭ内蔵マイコン、マスクＲＯＭ内蔵マイコンおよびフラッシュメモリ内蔵マイコンのそれぞれの製造フローを示す工程図である。
【図５】フラッシュＲＯＭ内蔵マイコンのプローブ検査工程におけるテスト内容の一例である。
【図６】フラッシュメモリ内蔵マイコンのプローブ検査工程におけるテスト内容の一例である。
【図７】本発明の一実施の形態であるフラッシュＲＯＭ内蔵マイコンを構成するフラッシュＲＯＭの機能ブロック内の回路配置例である。
【図８】本発明者によって検討されたマスクＲＯＭを内蔵するマイコンの製作フローの一例を示す工程図である。
【符号の説明】
１ フラッシュＲＯＭユーザ使用領域
２ フラッシュＲＯＭ非開放領域
３ 第１の読み出し回路
４ 第２の読み出し回路
５ 書き込み回路
６ 消去回路
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、システムＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）などに搭載される不揮発性メモリを有する半導体装置の製造方法に適用して有効な技術に関する。
【０００２】
【従来の技術】
電源が切れても記憶情報を保持し続ける不揮発性メモリを搭載した汎用マイコンには、一般に顧客によるソフト開発またはデバッグを目的としたＯＴＰ（Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ）ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）内蔵マイコンまたはフラッシュ（Ｆｌａｓｈ）メモリ内蔵マイコン、あるいは量産時のコスト低減を目的としたマスクＲＯＭ内蔵マイコンなどがある。ここで、ＯＴＰＲＯＭとは、顧客が一回限り記憶内容を書き込むことができる不揮発性メモリ（ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）を含む）、フラッシュメモリとは、記憶情報の消去・書き換えが全て電気的にできる不揮発性メモリ（ＥＥＰＥＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）を含む）、マスクＲＯＭとは、記憶情報を製造過程で書き込むプログラム固定の不揮発性メモリである。
【０００３】
なお、たとえば岩崎らの特開平７−２８３２８７号公報には、１枚の半導体ウエハ上に複数種類の半導体素子を形成できるようにして、多品種の半導体の生産効率を向上させる技術が記載されている。
【０００４】
また、山本らの特開平５−３０４２７７号公報には、フラッシュメモリ素子と読み出し専用素子とを併有する半導体装置の読み出し専用メモリ素子を半導体装置の製造工程中に書き込んで、製品化後に書き込まなくても読み出せる半導体装置の簡単な製法が開示されている。
【０００５】
【発明が解決しようとする課題】
本発明者は、不揮発性メモリとしてマスクＲＯＭを内蔵したマイコンの製造方法について検討した。以下は、本発明者によって検討された技術であり、その概要は次にとおりである。
【０００６】
図８は、本発明者によって検討されたマスクＲＯＭ内蔵マイコンの製作フローの一例を示す工程図である。
【０００７】
まず、顧客によってマスクＲＯＭのプログラムが開発され（工程１００）、この顧客プログラムが製造現場へデータ電送される（工程１０１）。次に、送られてきたデータを変換し（工程１０２）、さらにこのデータに基づいてマスクを製作した後（工程１０３）、予め前工程（１）で製造されていたベースウエハ（工程１０４）に対して前工程（２）で上記マスクを用いて配線パターンを形成し（工程１０５）、マスクＲＯＭ内蔵マイコンの試作品を製造する。なお、工程１０２においてデータを変換する際、後のプローブ検査および選別において用いられるテスト項目や規格なども同時に作成される。
【０００８】
次に、ウエハ上の１個１個のチップに形成されたマスクＲＯＭ内蔵マイコンの良・不良をプローブ検査した後（工程１０６）、顧客へ試作品を納入し（工程１０７）、顧客により試作品の評価が行われ、マスクＲＯＭおよびこれを内蔵したマイコンに問題なしと判断されると（工程１０８）、マスクＲＯＭ内蔵マイコンの製造が製造現場へ正式に発注される（工程１０９）。その後、前工程（２）でベースウエハに対して上記マスクを用いて配線パターンを形成し（工程１１０）、ウエハ上の１個１個のチップに形成されたマスクＲＯＭ内蔵マイコンの良・不良をプローブ検査した後（工程１１１）、マスクＲＯＭ内蔵マイコンの良品を組み立て（工程１１２）、さらに製品規格に照らした選別を行い（工程１１３）、製品規格を満たしたマスクＲＯＭ内蔵マイコンを梱包して出荷する（工程１１４）。
【０００９】
なお、工程１０８における顧客評価において、マスクＲＯＭまたはこれを内蔵したマイコンにプログラム上の問題が生じた場合は、再度顧客によってプラグラムが検討され、以下、前記した工程と同様にして、マスクＲＯＭ内蔵マイコンが試作され、評価される。
【００１０】
しかしながら、本発明者が前記マスクＲＯＭ内蔵マイコンの製造方法について検討したところ、以下の問題点が明らかとなった。
【００１１】
マスクＲＯＭでは、顧客プログラムに基づいて専用のマスクを製作し、このマスクを用いて配線パターンを形成することにより、ベースチップに顧客プログラムが書き込まれる。このため、マスクＲＯＭは、生産数量に拘わらずマスク費用の負担が生じ、さらに製造工程のＴＡＴ（Ｔｕｒｎ−ａｎｄ Ａｒｏｕｎｄ Ｔｉｍｅ）が長くなるという問題を有している。
【００１２】
また、受注数量に応じてマスクＲＯＭ内蔵マイコンを過不足なく生産することは難しいため、通常は必要数量よりも多く生産を行った後、顧客の要求に合わせて出荷数量を調整している。しかし、ウエハの大口径化が進むと、一社当たりのマスクＲＯＭ内蔵マイコンの受注数量が１枚のウエハから取得されるマスクＲＯＭ内蔵マイコンの数量よりも少なくなることが予想され、この場合、不要となったマスクＲＯＭ内蔵マイコンによるマイコン製品の原価上昇が懸念される。
【００１３】
一方、不揮発性メモリとしてフラッシュメモリを内蔵したマイコンの需要も増えてはいるが、マスクＲＯＭ内蔵マイコンと比べて検査工程が複雑であり、その結果、ＴＡＴが長く、また製造コストが高くなるという課題がある。このため、マイコンが内蔵するマスクＲＯＭを全てフラッシュメモリへ切り換えることは難しいと考えられる。
【００１４】
本発明の目的は、不揮発性メモリを内蔵したマイコンのＴＡＴの短縮を図ることのできる技術を提供することにある。
【００１５】
また、本発明の目的は、不揮発性メモリを内蔵したマイコンのコストを低減することのできる技術を提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１８】
本発明は、フラッシュメモリのメモリセルとほぼ同じ構造のメモリセルによって構成される不揮発性メモリを有する半導体装置をウエハ内の各チップに形成する工程と、この半導体装置の電極パッドにプローブを接触させて不揮発性メモリに記憶情報を書き込む工程と、不揮発性メモリに書き込まれた記憶情報を書き換えできなくする工程とを有し、不揮発性メモリに書き込まれる記憶情報を１枚のウエハ毎または複数枚のウエハ毎、あるいはウエハ内の１個のチップ毎またはウエハ内の複数個のチップ毎で異ならせて、仕様が互いに異なる複数種類の不揮発性メモリを形成するものである。
【００１９】
また、本発明は、フラッシュメモリのメモリセルとほぼ同じ構造のメモリセルによって構成される不揮発性メモリを有する半導体装置をウエハ内の各チップに形成する工程と、顧客により開発されたプログラムをデータ変換する工程と、プローブ検査工程において不揮発性メモリに記憶情報を書き込んだ後、不揮発性メモリを有する半導体装置をプローブ検査する工程と、消去回路および書き込み回路を不動体化することにより、記憶情報を書き換えできなくする工程と、不揮発性メモリを有する半導体装置を組み立てる工程と、不揮発性メモリを有する半導体装置を選別する工程とを有し、顧客により開発されたプログラムをデータ変換した後、生産管理システムの指示に基づいて記憶情報が直接プローブ検査装置に転送されるものである。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２１】
なお、本願において、半導体装置というときは、単に単結晶シリコン基板上に作られるものだけでなく、特にそうでない旨が明示された場合を除き、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板やＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）液晶用基板などといった他の基板上に作られるものを含むものとする。
【００２２】
さらに、以下の実施の形態において、要素の数等（個数、数値、量、範囲などを含む）に言及する場合、特に明示したときおよび原理的に明らかに特定の数に限定されるときを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等を含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合を除き、必ずしも必須のものではないことはいうまでもない。
【００２３】
同様に、以下の実施の形態において、構成要素などの形状、位置関係などに言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合を除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは、上記数値および範囲についても同様である。
【００２４】
図１は、本発明の一実施の形態であるフラッシュＲＯＭを内蔵するマイコンの製作フローの一例を示す工程図である。ここで、フラッシュＲＯＭとは、フラッシュメモリのメモリセルとほぼ同じ製造プロセスを用いて形成された、フラッシュメモリのメモリセルとほぼ同じ構造のメモリセルによって構成される不揮発性メモリであり、開発段階では記憶情報の書き込み・消去を可能とするが、出荷前に書き込まれた記憶情報を、出荷後には書き換え不可能とするプログラム固定の不揮発性メモリを言う。
【００２５】
従って、フラッシュＲＯＭのメモリセルは、１トランジスタ積層ゲート構造であり、１個のメモリセルが基本的に１個の２層ゲートＭＩＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）で構成されている。その２層ゲートＭＩＳＦＥＴは、基板上にトンネル絶縁膜を介して浮遊ゲートを設け、さらにその上に層間膜を介して制御ゲートを積み重ねることで形成されており、たとえば上記浮遊ゲートに電子を注入することにより、情報が記憶される。
【００２６】
予め、フラッシュメモリと同じ製造プロセスを用いて、配線パターンも含めてフラッシュＲＯＭが形成されたベースウエハを前工程で製造し、準備しておく（工程１００）。次に、顧客によってフラッシュＲＯＭのプログラムが開発され（工程１０１）、この顧客プログラムが製造現場へデータ電送された後（工程１０２）、送られてきたデータを変換する（工程１０３）。データ変換の際には、後のプローブ検査および選別において用いられるテスト項目や製品規格なども同時に作成される。
【００２７】
次に、ベースウエハ上の１個１個のベースチップに形成されたフラッシュＲＯＭへの記憶情報の書き込みと、フラッシュＲＯＭ内蔵マイコンのプローブ検査とを行う（工程１０４）。この工程では、フラッシュＲＯＭ内蔵マイコンの全電極パッドの配置に合わせてプローブ（探針）を配置したプローブ・カードを用いて、初めに生産管理システムの指示に基づいたフラッシュＲＯＭへの記憶情報の書き込みを行い、その後、フラッシュＲＯＭ内蔵マイコンの良品・不良品の判定をプローブ検査で行う。なお、生産管理システムの指示に基づいて、変換されたデータを直接プローブ検査装置に転送してもよい。
【００２８】
次に、顧客へ試作品を納入し（工程１０５）、顧客により試作品が評価されて、フラッシュＲＯＭおよびこれを内蔵したマイコンに問題なしと判断されると（工程１０６）、フラッシュＲＯＭ内蔵マイコンの製造が製造現場へ正式に発注される（工程１０７）。
【００２９】
次に、ベースウエハ上の１個１個のベースチップに形成されたフラッシュＲＯＭへの記憶情報の書き込みと、プローブ検査によるフラッシュＲＯＭ内蔵マイコンの良品・不良品の判定とを行う（工程１０８）。ここで書き込まれた記憶情報は、出荷後に書き換えすることはできない。たとえば後述するように、消去回路および書き込み回路を不動体化することによって、記憶情報の書き換えを不可能とする。記憶情報は、たとえばフラッシュＲＯＭのメモリセルのしきい値（Ｖｔｈ）を相対的に高くすることで書き込まれるが、書き込みを過剰に行ってもよい。
【００３０】
フラッシュＲＯＭ内蔵マイコンでは、予めベースウエハ上に配線パターンを含めたフラッシュメモリとほぼ同じ構造のメモリセルによって構成されるフラッシュＲＯＭを形成しておき、プローブ検査を行う工程でプローブ・カードを用いてフラッシュＲＯＭに顧客プログラムが書き込まれる。従って、顧客プログラムを受け取った後に製作される専用のマスクを用いてベースウエハ上に配線パターンを形成するマスクＲＯＭ内蔵マイコンのＴＡＴ（顧客からプログラムを受け取り、製品を納入するまでの期間）よりも、フラッシュＲＯＭ内蔵マイコンのＴＡＴを短くすることができる。
【００３１】
その後、フラッシュＲＯＭ内蔵マイコンの良品を組み立て（工程１０９）、さらに製品規格に照らした選別を行い（工程１１０）、製品規格を満たしたフラッシュＲＯＭ内蔵マイコンを梱包して出荷する（工程１１１）。上記選別では、プローブ検査で測定しきれなかったテスト項目が検査され、さらに外観状態や信頼性試験などが行われる。
【００３２】
なお、工程１０６における顧客評価において、フラッシュＲＯＭまたはこれを内蔵したマイコンにプログラム上の問題が生じた場合は、顧客によってプラグラムが再度検討された後、前記した工程と同様にしてフラッシュＲＯＭ内蔵マイコンを再試作し、評価する。
【００３３】
図２は、本発明の一実施の形態であるフラッシュＲＯＭ内蔵マイコンが形成されたウエハ内のチップの配置例を示したものである。
【００３４】
フラッシュＲＯＭに記憶情報を書き込むプローブ検査では、使用されるプローブ・カードに備わる複数のプローブに、それぞれ所定の信号を入力することができるので、ウエハ１枚ごとに製品仕様の異なるフラッシュＲＯＭ（たとえば製品仕様Ａ、製品仕様Ｂ、製品仕様Ｃ）を内蔵したマイコンを形成することができる（図２（ａ））。さらに、１枚のウエハ上であっても、複数の領域または１個１個のチップ毎に製品仕様の異なるフラッシュＲＯＭ（たとえば製品仕様Ａ、製品仕様Ｂ、製品仕様Ｃ）を内蔵したマイコンを形成することができる（図２（ｂ），（ｃ））。
【００３５】
従って、製品仕様の異なるフラッシュＲＯＭ内蔵マイコンをそれぞれ受注数量に応じて過不足なく提供することができるので、マスクＲＯＭ内蔵マイコンのように、製品展開数と同じ数のベースウエハを製造し、顧客の要求に合わせて出荷数量を調整する必要がない。これにより、ベースウエハの管理数および工程仕掛かり数が減り、またマスク管理の必要がなくなるので、フラッシュＲＯＭ内蔵マイコンの管理コストをマスクＲＯＭ内蔵マイコンの管理コストよりも低減することができる。
【００３６】
図３は、本発明の一実施の形態であるフラッシュＲＯＭ内蔵マイコンの製品展開の一例を示したものである。
【００３７】
本実施の形態では、フラッシュＲＯＭの仕様を換えてフラッシュＲＯＭ内蔵マイコンが製品展開される場合を例示している。ここでは、製品仕様として第１〜第１０を例示しており、予め用意されたベースウエハ上の１個１個のベースチップに、それぞれの製品仕様を満たすようにフラッシュＲＯＭへ記憶情報がプローブ検査工程（図１の工程１０４、１０８）で書き込まれる。
【００３８】
一方、マスクＲＯＭ内蔵マイコンでは、まず第１〜第１０の製品仕様に合わせて前工程（２）（図７の工程１０５、１１０）で使用されるそれぞれの専用マスクが製作され、このマスクを用いて第１〜第１０の製品仕様のマスクＲＯＭ内蔵マイコンが形成される。さらに、マスクＲＯＭ内蔵マイコンのテストには他のＲＯＭ品、たとえばＯＴＰＲＯＭまたはフラッシュメモリなどを必要とするため、他のＲＯＭ品を開発する必要がある。
【００３９】
従って、ＲＯＭ品の製品展開をする際、フラッシュＲＯＭ内蔵マイコンは、専用マスクを製作する必要がないので、専用マスクを用いるマスクＲＯＭ内蔵マイコンよりも製造コストを低減することができる。さらに、フラッシュＲＯＭではテスト用の他のＲＯＭ品が不要であることから、フラッシュＲＯＭ内蔵マイコンでは、ＲＯＭ品としてフラッシュＲＯＭのみを開発すればよく、マスクＲＯＭ内蔵マイコンと比べて回路設計の設計工数が減り、開発期間の短縮を図ることができる。
【００４０】
表１は、本発明の一実施の形態であるフラッシュＲＯＭ内蔵マイコンおよび本発明者が検討したマスクＲＯＭ内蔵マイコンの主な項目を比較してまとめたものである。
【００４１】
【表１】
顧客からプログラムを受け取り、開発期間を経て製品を納入するまでのＴＡＴは、マスクＲＯＭ内蔵マイコンでは４〜６週間程度かかる。これに対して、フラッシュＲＯＭマイコンでは、マスクＲＯＭ内蔵マイコンで必要とされるマスク製作工程（図７の工程１０３）および前工程（２）（図７の工程１０５、１１０）が削除されて製造工程数を減らすことができるので、開発期間および製品製造時間の短縮が図れて、上記ＴＡＴを０．５〜１週間程度とマスクＲＯＭ内蔵マイコンのＴＡＴの約１／５以下に短縮することができる。
【００４３】
また、受注数量に応じた製品仕様の異なるフラッシュＲＯＭ内蔵マイコンを製造することができるので、マスクＲＯＭ内蔵マイコンのように専用マスクに応じた多くのベースウエハを製造する必要がなく、フラッシュＲＯＭ内蔵マイコンの管理コストを低減することができる。
【００４４】
また、ＲＯＭ品を製品展開する際、マスクＲＯＭでは顧客が必要とするＲＯＭの製品展開数と同じ数の専用マスクが必要であるが、フラッシュＲＯＭではマスクを必要としない。その結果、たとえば６インチウエハの場合、マスクＲＯＭ内蔵マイコンでは１５０万円程度必要とするマスクチャージ費用が、フラッシュＲＯＭ内蔵マイコンでは不要となり、製造コストを低減することができる。さらに、マスクＲＯＭのテストには他のＲＯＭ品を用いるため、マスクＲＯＭ内蔵マイコンでは２〜３品種（マスクＲＯＭに加えてＯＴＰＲＯＭ、フラッシュメモリ、またはＯＴＰＲＯＭおよびフラッシュメモリ）のＲＯＭ品が必要とされるが、フラッシュＲＯＭではフラッシュＲＯＭの１品種とすることができるので、開発期間の短縮を図ることができる。
【００４５】
図４は、フラッシュＲＯＭ内蔵マイコン、マスクＲＯＭ内蔵マイコンおよびフラッシュメモリ内蔵マイコンのそれぞれの製造フローを示す工程図である。
【００４６】
図４（ａ）に示す本実施の形態であるフラッシュＲＯＭ内蔵マイコンの場合、前工程においてフラッシュメモリとほぼ同じ製造プロセスを用いて、配線パターンを備えたフラッシュメモリとほぼ同一構造のメモリセルが形成される。その後、第１のプローブ検査工程でメモリセルに記憶情報が書き込まれた後、第１および第２のプローブ検査工程でフラッシュＲＯＭの検査を行い、続いて第３のプローブ検査工程でＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）およびロジックの機能・性能などの検査が行われる。プローブ検査で良品と判定されたフラッシュＲＯＭ内蔵マイコンは後工程で組み立てられ、製品規格に照らした選別が選別工程で行われる。
【００４７】
図４（ｂ）に示すマスクＲＯＭ内蔵マイコンの場合、前工程（１）において配線パターンを備えないメモリセルが形成される。続いて前工程（２）において専用マスクを用いて配線パターンを形成し、メモリセルに記憶情報が書き込まれる。その後、プローブ検査工程でマスクＲＯＭ、ＲＡＭおよびロジックの機能・性能などの検査が行われる。プローブ検査で良品と判定されたマスクＲＯＭ内蔵マイコンは後工程で組み立てられ、製品規格に照らした選別が選別工程で行われる。
【００４８】
図４（ｃ）に示すフラッシュメモリ内蔵マイコンの場合、前工程において配線パターンを備えたメモリセルが形成される。次に、第１および第２のプローブ検査工程で専用のメモリテスタを用いたフラッシュメモリの検査を行い、続いて第３のプローブ検査工程でＲＡＭおよびロジックの機能・性能などの検査を行う。第１、第２および第３のプローブ検査工程で良品と判定されたフラッシュメモリ内蔵マイコンは後工程で組み立てられ、製品規格に照らした選別が選別工程で行われる。この選別工程では、まず第１の選別工程で専用のメモリテスタを用いたフラッシュメモリのテストが行われ、第２の選別工程でＲＡＭおよびロジックのテストが行われる。
【００４９】
図５にフラッシュＲＯＭ内蔵マイコンのプローブ検査工程（１）、（２）におけるフラッシュＲＯＭのテスト内容の一例、図６にフラッシュメモリ内蔵マイコンのプローブ検査工程（１）、（２）におけるフラッシュメモリのテスト内容の一例を示す。
【００５０】
フラッシュＲＯＭのテスト内容としては、たとえば書き込みテスト、リードテスト、ディスターブテスト、さらにウエハベーク後のリードテストなどである。一方、フラッシュメモリのテスト内容としては、たとえばリードテスト、書き込みテスト、消去テスト、ディスターブテスト、さらにウエハベーク後の高温リテンション、ディプリートテストなどであり、各テストの項目も多岐に渡る。
【００５１】
フラッシュＲＯＭ内蔵マイコンでは、フラッシュメモリ内蔵マイコンで行うこのようなフラッシュメモリ特有の多岐に渡るテストが不要となるので、フラッシュメモリ内蔵マイコンに比べて、テストの工程数を１／１０程度に減らすことができ、さらに専用のメモリテスタも不要となる。従って、フラッシュＲＯＭ内蔵マイコンのＴＡＴをフラッシュメモリ内蔵マイコンのＴＡＴよりも短くでき、さらに設備投資費の削減により、フラッシュＲＯＭ内蔵マイコンの製品コストをフラッシュメモリ内蔵マイコンの製造コストよりも低くすることができる。
【００５２】
なお、フラッシュＲＯＭ内蔵マイコンでは、書き込まれた記憶情報が消失するリテンション不良を検出するテストをフラッシュＲＯＭのリードテストにおいて行うとしたが、たとえばフラッシュメモリよりも書き込みを過剰に行うことができるので、フラッシュＲＯＭ内蔵マイコンはリテンションテストを必ずしも必要としない。
【００５３】
図７は、本発明の一実施の形態であるフラッシュＲＯＭ内蔵マイコンを構成するフラッシュＲＯＭの機能ブロック内の回路配置例である。図中、１はフラッシュＲＯＭユーザ使用領域、２はフラッシュＲＯＭ非開放領域、３は第１の読み出し回路、４は第２の読み出し回路、５は書き込み回路、６は消去回路である。
【００５４】
フラッシュＲＯＭユーザ使用領域１に顧客プログラムが書き込まれる。フラッシュＲＯＭ内蔵マイコンを出荷する際には、書き込み回路５および消去回路６を不動体化しており、出荷後にフラッシュＲＯＭの記憶情報は書き換えられない。
【００５５】
フラッシュメモリのメモリセルのしきい値は、所定の範囲内に設定する必要があり、しきい値がこの範囲を外れた場合には、フラッシュメモリは不良と判定されるが、フラッシュＲＯＭでは、相対的に高いしきい値と相対的に低いしきい値とを判断して、メモリセルに書き込まれた記憶情報が読み出される。従って、フラッシュＲＯＭのメモリセルではしきい値の規格範囲をフラッシュメモリよりも広くとれるので、フラッシュＲＯＭ内蔵マイコンの製造歩留まりは、フラッシュメモリ内蔵マイコンの製造歩留まりよりも高くなる。
【００５６】
このように、本実施の形態によれば、マスクＲＯＭ内蔵マイコンで記憶情報の書き込みに必要とするマスク製作工程および配線パターンが形成される前工程（２）が、フラッシュＲＯＭ内蔵マイコンでは不要となるので、フラッシュＲＯＭ内蔵マイコンのＴＡＴをマスクＲＯＭ内蔵マイコンのＴＡＴよりも短くすることができる。
【００５７】
さらに、製品仕様の異なるフラッシュＲＯＭ内蔵マイコンをそれぞれ受注数量に応じて過不足なく提供することができるので、マスクＲＯＭ内蔵マイコンと比べて、フラッシュＲＯＭ内蔵マイコンの管理コストを低減することができる。
【００５８】
さらに、ＲＯＭ品の製品展開をする際、フラッシュＲＯＭ内蔵マイコンは、専用マスクを製作する必要がなく、マスクＲＯＭ内蔵マイコンよりも製造コストを低減することができる。またフラッシュＲＯＭ内蔵マイコンではテスト用の他のＲＯＭ品を必要としないので、テスト用の他のＲＯＭ品を必要とするマスクＲＯＭ内蔵マイコンと比べて回路設計の設計工数が減り、開発期間の短縮を図ることができる。
【００５９】
さらに、フラッシュＲＯＭ内蔵マイコンではフラッシュメモリ内蔵マイコンで行われるフラッシュメモリ特有の多岐に渡るテストが不要であることから、フラッシュＲＯＭ内蔵マイコンのＴＡＴをフラッシュメモリ内蔵マイコンよりも短縮することができる。
【００６０】
さらに、フラッシュＲＯＭのメモリセルではしきい値の規格範囲をフラッシュメモリよりも広くとれるので、フラッシュＲＯＭ内蔵マイコンの製造歩留まりをフラッシュメモリ内蔵マイコンの製造歩留まりよりも高くすることができる。
【００６１】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００６２】
たとえば、前記実施の形態では、マイコンに内蔵されるＲＯＭ品に適用した場合について説明したが、これに限定されるものではなく、たとえば単体として製造されるＲＯＭ製品にも適用することができる。
【００６３】
また、前記実施の形態では、フラッシュＲＯＭのメモリセルは、フラッシュメモリのメモリセルとほぼ同一構造としたが、たとえば強誘電体膜に書き込む機能を持たせた強誘電体ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリセルまたは情報の記憶担体に強磁性体の磁化方向を利用したＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリセルとほぼ同一構造とすることができる。
【００６４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００６５】
マイコンに内蔵する不揮発性メモリに、フラッシュメモリのメモリセルとほぼ同じ構造のメモリセルを有し、プローブ検査工程で記憶情報を書き込み、出荷後の記憶情報の書き換えを不可能とするフラッシュＲＯＭを採用する。これにより、マスクＲＯＭ内蔵マイコンと比べてＴＡＴの短縮を図ることができ、さらに管理および製造コストを低減することができる。また、フラッシュメモリ内蔵マイコンと比べてＴＡＴの短縮を図ることができ、さらに製造歩留まりを上げることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるフラッシュＲＯＭを内蔵するマイコンの製作フローの一例を示す工程図である。
【図２】（ａ）〜（ｃ）は本発明の一実施の形態であるフラッシュＲＯＭ内蔵マイコンが形成されたウエハ内のチップの配置例を示したものである。
【図３】本発明の一実施の形態であるフラッシュＲＯＭ内蔵マイコンの製品展開の一例を示したものである。
【図４】（ａ）〜（ｃ）はフラッシュＲＯＭ内蔵マイコン、マスクＲＯＭ内蔵マイコンおよびフラッシュメモリ内蔵マイコンのそれぞれの製造フローを示す工程図である。
【図５】フラッシュＲＯＭ内蔵マイコンのプローブ検査工程におけるテスト内容の一例である。
【図６】フラッシュメモリ内蔵マイコンのプローブ検査工程におけるテスト内容の一例である。
【図７】本発明の一実施の形態であるフラッシュＲＯＭ内蔵マイコンを構成するフラッシュＲＯＭの機能ブロック内の回路配置例である。
【図８】本発明者によって検討されたマスクＲＯＭを内蔵するマイコンの製作フローの一例を示す工程図である。
【符号の説明】
１ フラッシュＲＯＭユーザ使用領域
２ フラッシュＲＯＭ非開放領域
３ 第１の読み出し回路
４ 第２の読み出し回路
５ 書き込み回路
６ 消去回路
Claims (24)
- （ａ）ウエハ上に第１の絶縁膜を介して形成された第１のゲート電極と、前記第１のゲート電極上に第２の絶縁膜を介して形成された第２のゲート電極とを備えたメモリセルによって構成される不揮発性メモリを有する半導体装置を前記ウエハ内の各チップに形成する工程と、
（ｂ）前記不揮発性メモリに記憶情報を書き込む工程と、
（ｃ）前記不揮発性メモリに書き込まれた前記記憶情報を書き換えできなくする工程とを有することを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、前記不揮発性メモリを有する半導体装置の電極パッドにプローブを接触させて、前記不揮発性メモリに前記記憶情報を書き込むことを特徴とする半導体装置の製造方法。
- 請求項２記載の半導体装置の製造方法において、前記不揮発性メモリに書き込まれる前記記憶情報を１枚のウエハ毎または複数枚のウエハ毎で異ならせて、仕様が互いに異なる複数種類の不揮発性メモリを形成することを特徴とする半導体装置の製造方法。
- 請求項２記載の半導体装置の製造方法において、前記不揮発性メモリに書き込まれる前記記憶情報を前記ウエハ内の１個のチップ毎または前記ウエハ内の複数個のチップ毎で異ならせて、前記ウエハ内に仕様が互いに異なる複数種類の不揮発性メモリを形成することを特徴とする半導体装置の製造方法。
- 請求項２記載の半導体装置の製造方法において、前記不揮発性メモリへの前記記憶情報の書き込みを過剰に行うことを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、前記メモリセルは、フラッシュメモリのメモリセルとほぼ同じ構造であることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、前記（ｂ）工程は、前記不揮発性メモリを有する半導体装置のプローブ検査工程で行われることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、前記（ｃ）工程では、消去回路および書き込み回路を不動体化することにより、前記記憶情報を書き換えできなくすることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、少なくとも前記不揮発性メモリが形成される機能ブロック内に、フラッシュメモリまたはＯＴＰＲＯＭを形成しないことを特徴とする半導体装置の製造方法。
- （ａ）ウエハ上に第１の絶縁膜を介して形成された第１のゲート電極と、前記第１のゲート電極上に第２の絶縁膜を介して形成された第２のゲート電極とを備えたメモリセルによって構成される不揮発性メモリを有する半導体装置を前記ウエハ内の各チップに形成する工程と、
（ｂ）顧客により開発されたプログラムをデータ変換する工程と、
（ｃ）プローブ検査工程において前記不揮発性メモリに記憶情報を書き込んだ後、前記不揮発性メモリを有する半導体装置をプローブ検査する工程と、
（ｄ）消去回路および書き込み回路を不動体化することにより、前記記憶情報を書き換えできなくする工程とを有することを特徴とする半導体装置の製造方法。 - 請求項１０記載の半導体装置の製造方法において、前記メモリセルは、フラッシュメモリのメモリセルとほぼ同じ構造であることを特徴とする半導体装置の製造方法。
- 請求項１０記載の半導体装置の製造方法において、前記顧客により開発されたプログラムをデータ変換した後、生産管理システムの指示に基づいて前記記憶情報が直接プローブ検査装置に転送されることを特徴とする半導体装置の製造方法。
- 請求項１０記載の半導体装置の製造方法において、前記（ｂ）工程では、前記不揮発性メモリに書き込まれる前記記憶情報に加えて前記プローブ検査において用いられるテスト項目または製品規格が作成されることを特徴とする半導体装置の製造方法。
- 請求項１０記載の半導体装置の製造方法において、
（ｅ）前記不揮発性メモリを有する半導体装置を組み立てる工程と、
（ｆ）前記不揮発性メモリを有する半導体装置を選別する工程とをさらに含むことを特徴とする半導体装置の製造方法。 - 請求項１４記載の半導体装置の製造方法において、前記（ｂ）工程では、前記不揮発性メモリに書き込まれる前記記憶情報に加えて前記選別において用いられるテスト項目または製品規格が作成されることを特徴とする半導体装置の製造方法。
- （ａ）ウエハ上の第１および第２のチップ領域のそれぞれに、ほぼ同一の構造を有する論理回路と電気的に書き換え可能なＲＯＭ回路とを形成する工程と、
（ｂ）前記ウエハの状態で、前記第１および第２のチップ領域に対して、個別的にまたは同時に第１の電気的な動作試験を実行する工程と、
（ｃ）前記工程（ｂ）の後、前記第１の電気的な動作試験の前またはその下位工程として、第１および第２のユーザ使用に対応する第１および第２のＲＯＭパターンデータを、それぞれ前記第１および第２のチップ領域の前記ＲＯＭ回路に電気的に書き込む工程と、
（ｄ）前記工程（ｃ）の後、前記ウエハを前記第１および第２のチップ領域に分割する工程と、
（ｅ）チップ領域に分割された前記第１および第２のチップ領域のそれぞれについて、第２の電気的な動作試験を実行する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項１６記載の半導体装置の製造方法において、前記工程（ｄ）の前に、前記第１および第２のＲＯＭパターンデータは、通常ユーザに開放されている電気的信号操作によっては、消去または書き換え不能にされていることを特徴とする半導体装置の製造方法。
- 請求項１６記載の半導体装置の製造方法において、前記第１および第２のＲＯＭパターンデータは、相互に同一であることを特徴とする半導体装置の製造方法。
- 請求項１６記載の半導体装置の製造方法において、前記第１および第２のＲＯＭパターンデータは、相互に異なることを特徴とする半導体装置の製造方法。
- 請求項１６記載の半導体装置の製造方法において、前記電気的に書き換え可能なＲＯＭ回路は、フラッシュメモリ回路に対応する構造を有することを特徴とする半導体装置の製造方法。
- 請求項１６記載の半導体装置の製造方法において、前記電気的に書き換え可能なＲＯＭ回路は、強誘電体ＲＡＭ回路に対応する構造を有することを特徴とする半導体装置の製造方法。
- 請求項１６記載の半導体装置の製造方法において、前記電気的に書き換え可能なＲＯＭ回路は、ＭＲＡＭ回路に対応する構造を有することを特徴とする半導体装置の製造方法。
- 請求項１６記載の半導体装置の製造方法において、前記電気的に書き換え可能なＲＯＭ回路に対しては、少なくとも前記工程（ｄ）以前に、リテンションテストを実行しないことを特徴とする半導体装置の製造方法。
- 請求項１６記載の半導体装置の製造方法において、
（ｆ）前記工程（ｄ）の前であって、前記工程（ｃ）の後、またはその下位工程として、前記電気的に書き換え可能なＲＯＭ回路に対して、リテンションテストを実行する工程とをさらに含むことを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002200834A JP2004047596A (ja) | 2002-07-10 | 2002-07-10 | 半導体装置の製造方法 |
| US10/457,549 US6815322B2 (en) | 2002-07-10 | 2003-06-10 | Fabrication method of semiconductor device |
| US10/919,350 US6963513B2 (en) | 2002-07-10 | 2004-08-17 | Fabrication method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002200834A JP2004047596A (ja) | 2002-07-10 | 2002-07-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004047596A true JP2004047596A (ja) | 2004-02-12 |
Family
ID=30437269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002200834A Pending JP2004047596A (ja) | 2002-07-10 | 2002-07-10 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6815322B2 (ja) |
| JP (1) | JP2004047596A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004047596A (ja) * | 2002-07-10 | 2004-02-12 | Renesas Technology Corp | 半導体装置の製造方法 |
| US8482307B2 (en) * | 2009-06-05 | 2013-07-09 | Hubbell Incorporated | Method and apparatus for the prevention of untested or improperly tested printed circuit boards from being used in a fire pump control system |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59222952A (ja) * | 1983-06-01 | 1984-12-14 | Toshiba Corp | 半導体装置 |
| JPH0478173A (ja) * | 1990-07-19 | 1992-03-12 | Nec Corp | Ｅｐｒｏｍ内蔵型半導体装置 |
| JPH05304277A (ja) | 1992-04-28 | 1993-11-16 | Rohm Co Ltd | 半導体装置の製法 |
| JPH07283287A (ja) | 1994-04-14 | 1995-10-27 | Mitsubishi Electric Corp | 多品種対応作業指示コントローラ、多品種対応半導体製造処理装置及び多品種対応半導体製造設備 |
| JPH0817198A (ja) * | 1994-06-28 | 1996-01-19 | Mitsubishi Denki Semiconductor Software Kk | フラッシュメモリのテスト方法 |
| WO1997004376A1 (en) * | 1995-07-20 | 1997-02-06 | Dallas Semiconductor Corporation | Secure module with microprocessor and co-processor |
| US5726920A (en) * | 1995-09-29 | 1998-03-10 | Advanced Micro Devices, Inc. | Watchdog system having data differentiating means for use in monitoring of semiconductor wafer testing line |
| US5898628A (en) * | 1996-04-19 | 1999-04-27 | Altera Corporation | Data transfer circuit |
| US6551844B1 (en) * | 1997-01-15 | 2003-04-22 | Formfactor, Inc. | Test assembly including a test die for testing a semiconductor product die |
| US6181615B1 (en) * | 1998-03-30 | 2001-01-30 | Cypress Semiconductor Corporation | Circuitry, apparatus and method for embedding quantifiable test results within a circuit being tested |
| US6324103B2 (en) * | 1998-11-11 | 2001-11-27 | Hitachi, Ltd. | Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device |
| US6367042B1 (en) * | 1998-12-11 | 2002-04-02 | Lsi Logic Corporation | Testing methodology for embedded memories using built-in self repair and identification circuitry |
| JP2000268584A (ja) * | 1999-03-15 | 2000-09-29 | Nec Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP3980827B2 (ja) * | 2000-03-10 | 2007-09-26 | 株式会社ルネサステクノロジ | 半導体集積回路装置および製造方法 |
| JP2002033363A (ja) * | 2000-07-19 | 2002-01-31 | Hitachi Ltd | 半導体ウエハ、半導体チップ、および半導体装置の製造方法 |
| US6829737B1 (en) * | 2000-08-30 | 2004-12-07 | Micron Technology, Inc. | Method and system for storing device test information on a semiconductor device using on-device logic for determination of test results |
| JP3848069B2 (ja) * | 2000-09-22 | 2006-11-22 | 株式会社東芝 | 半導体記憶装置 |
| US6828810B2 (en) * | 2000-10-03 | 2004-12-07 | Renesas Technology Corp. | Semiconductor device testing apparatus and method for manufacturing the same |
| JP2002217367A (ja) * | 2001-01-15 | 2002-08-02 | Mitsubishi Electric Corp | 半導体チップ、半導体装置および半導体装置の製造方法 |
| JP2002216494A (ja) * | 2001-01-23 | 2002-08-02 | Mitsubishi Electric Corp | 半導体記憶装置およびそれを含む半導体ウェハ |
| JP2004047596A (ja) * | 2002-07-10 | 2004-02-12 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2002
- 2002-07-10 JP JP2002200834A patent/JP2004047596A/ja active Pending
-
2003
- 2003-06-10 US US10/457,549 patent/US6815322B2/en not_active Expired - Fee Related
-
2004
- 2004-08-17 US US10/919,350 patent/US6963513B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20040014283A1 (en) | 2004-01-22 |
| US20050019972A1 (en) | 2005-01-27 |
| US6815322B2 (en) | 2004-11-09 |
| US6963513B2 (en) | 2005-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7042778B2 (en) | Flash array implementation with local and global bit lines | |
| US6580164B1 (en) | Semiconductor device and method of manufacturing same | |
| JP2001308271A (ja) | 半導体集積回路および設計方法並びに製造方法 | |
| US20020171449A1 (en) | Test system and manufacturing of semiconductor device | |
| KR20110044186A (ko) | 반도체 장치 | |
| JP3353602B2 (ja) | 半導体装置の試験方法 | |
| US20080282119A1 (en) | Memory device and built in self-test method of the same | |
| TWI360221B (ja) | ||
| JP2006287035A (ja) | 半導体ウエハ、および強誘電体メモリ装置の試験方法 | |
| JP4368805B2 (ja) | 集積回路およびこの集積回路に対応する集積回路パッケージ | |
| JP2004047596A (ja) | 半導体装置の製造方法 | |
| JP2006060109A (ja) | 半導体装置の識別コード作成方法および半導体装置の識別方法並びに半導体装置 | |
| US11769562B2 (en) | Semiconductor device including an electronic fuse control circuit | |
| US11935605B2 (en) | Method for preparing semiconductor device including an electronic fuse control circuit | |
| JPH10178073A (ja) | 検査方法および半導体装置の製造方法 | |
| JP4005802B2 (ja) | 半導体集積回路 | |
| JP2002299561A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6124823B2 (ja) | ||
| JPH07230698A (ja) | 半導体装置及びその検査装置 | |
| JP2004055073A (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の検査方法 | |
| Li | Advanced failure analysis of memory devices | |
| JPH06260539A (ja) | 半導体装置 | |
| JP2001077320A (ja) | 不揮発性半導体メモリ装置及びその選別方法 | |
| KR20090111784A (ko) | 반도체 장치 | |
| JPS62276879A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050608 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090811 |