CN107452424B - 一种对存储器进行修复的电路及存储芯片 - Google Patents

Abstract

本发明提供了一种对存储器进行修复的电路及存储芯片，其中，对存储器进行修复的电路包括：存储器内建自修复Mbisr模块，与所述存储器连接，所述Mbisr模块用于在所述存储器出现故障时，确定故障信息；电可编程熔丝efuse模块，用于存储所述故障信息；转换电路，设置在所述Mbisr模块和所述efuse模块之间，分别与所述Mbisr模块的接口和所述efuse模块的接口连接；其中，所述转换电路，用于在所述Mbisr模块的接口与所述efuse模块的接口为不同的时序接口时，将所述Mbisr模块对所述efuse模块的读操作信号或写操作信号转换成可被所述efuse模块识别的信号，可被所述efuse模块识别的信号包括：所述efuse模块的写使能信号，所述efuse模块的读使能信号，地址有效信号，数据输入信号。

Description

一种对存储器进行修复的电路及存储芯片

技术领域

本发明涉及电子技术领域，特别涉及一种对存储器进行修复的电路及存储芯片。

背景技术

现有芯片生产的最小工艺精度越来越高，对存储器的修复功能需求也随之提高。

存储器内建自修复模块(Memory built-in self-repair，即Mbisr模块)为在芯片上内置的用于修复存储器的模块，Mbisr模块在存储器外部。在存储器开发过程中，Mbisr模块对存储器进行测试，如果发现存储器有缺陷，便将故障信息存储进efuse模块(electrically programmable fuse，电可编程熔丝模块)用于故障修复。

具体来讲，利用efuse模块对存储器进行修复的技术主要是基于多晶硅熔丝特性的技术。利用多晶硅熔丝初始阻值很小的特性，当大电流持续流过多晶硅熔丝时，多晶硅熔丝会被永久熔断，阻值成倍增加，并且熔丝断裂的状态将永久的保持。反之，则保持导通状态。efuse模块通过判断多晶硅熔丝熔断断裂与导通，识别为数字信号的“0”或“1”的值，比如，设定未被熔断的熔丝节点存储“1”，被熔断的熔丝节点存“0”从而实现了对故障信息的存储。

在现有技术中，特定的Mbisr模块都只能搭配特定厂家的efsue模块，且不同厂家模块的接口的时序不同。

可见，现有技术中的存储芯片存在不同的时序接口的Mbisr模块和efuse模块间的接口不兼容的技术问题。

发明内容

本发明实施例提供一种对存储器进行修复的电路及存储芯片，用于解决现有技术中的存储芯片存在不同的时序接口的Mbisr模块和efuse模块间的接口不兼容的技术问题，保证了存储芯片中不同时序接口的Mbisr模块接口与efuse模块接口间的兼容性。

一方面，本申请实施例提供了一种对存储器进行修复的电路，包括：

存储器内建自修复Mbisr模块，与所述存储器连接，所述Mbisr模块用于在所述存储器出现故障时，确定故障信息；

电可编程熔丝efuse模块，与所述Mbisr模块连接，用于存储所述故障信息；

转换电路，设置在所述Mbisr模块和所述efuse模块之间，分别与所述Mbisr模块的接口和所述efuse模块的接口连接；

其中，所述转换电路,用于在所述Mbisr模块的接口与所述efuse模块的接口为不同的时序接口时，将所述Mbisr模块对所述efuse模块的读操作信号或者写操作信号转换成可被所述efuse模块识别的信号，以使所述efuse模块能够存储所述故障信息，可被所述efuse模块识别的信号包括：所述efuse模块的写使能信号，所述efuse模块的读使能信号，地址有效信号，数据输入信号；

所述Mbisr模块，还用于根据所述efuse模块存储的所述故障信息对所述存储器的故障进行修复。可选地，所述转换电路具体包括：

第一转换子电路，包括非门和第一与门，其中，所述非门的输入端与所述Mbisr模块的输出使能信号的输出端共端；所述第一与门包括第一输入端，和与所述第一输入端不同的另一输入端，第一输出端，其中，所述第一输入端与所述非门的输出端共端，所述另一输入端与所述Mbisr模块的片选信号共端，所述第一输出端与所述efsue模块的写使能信号共端；

所述第一转换子电路，用于将所述Mbisr模块的片选信号和所述Mbisr模块的输出使能信号转换成可被所述efuse模块识别的写使能信号，以使所述Mbisr模块能够控制所述efsue模块进行写操作；其中，所述片选信号用于表征所述Mbisr模块处于工作状态。可选地，所述转换电路具体包括：

第二转换子电路，包括第二与门，其中，所述第二与门包括与所述片选信号共端的第二输入端，与所述输出使能信号共端的第三输入端，与所述efsue模块的读使能信号共端的第二输出端；

所述第二转换子电路，用于将所述片选信号和所述输出使能信号转换成可被所述efuse模块识别的读使能信号，以使所述Mbisr模块能够控制所述efsue模块进行读操作。

可选地，所述转换电路具体包括：

地址有效转换电路，包括第四输入端，第五输入端，第六输入端，第七输入端，及第三输出端，其中，所述第四输入端与所述输出使能信号共端，所述第五输入端与所述Mbisr模块的时钟信号共端，所述第六输入端与所述Mbisr模块的写使能信号共端，所述第七输入端与所述片选信号共端，所述第三输出端与所述efuse模块的地址有效信号共端；

所述地址有效转换电路，用于根据所述输出使能信号，所述时钟信号，所述Mbisr模块的写使能信号以及所述片选信号的时序关系，将所述Mbisr模块的写使能信号转换成符合所述efuse模块时序要求的所述地址有效信号，以使所述efuse模块在预定地址上对所述故障信息进行读操作或者写操作。

可选地，所述Mbisr模块的字节地址与所述efsue模块的字节地址一一对应，所述字节地址中的各个位地址与所述efuse模块中的各个位地址一一对应。

可选地，所述芯片电路结构还包括：

所述Mbisr模块的数据信号输出端与所述efsue模块的数据输入信号共端。

另一方面，本申请实施例还提供了一种存储芯片，包括：

存储器；

存储器内建自修复Mbisr模块，与所述存储器连接，所述Mbisr模块用于在所述存储器出现故障时，确定故障信息；

电可编程熔丝efuse模块，用于存储所述故障信息；

转换电路，设置在所述Mbisr模块和所述efuse模块之间，分别与所述Mbisr模块的接口和所述efuse模块的接口连接；

其中，所述转换电路,用于在所述Mbisr模块的接口与所述efuse模块的接口为不同的时序接口时，将所述Mbisr模块对所述efuse模块的读操作信号或者写操作信号转换成可被所述efuse模块识别的信号，以使所述efuse模块能够存储所述故障信息，可被所述efuse模块识别的信号包括：efuse模块的写使能信号，efuse模块的读使能信号，地址有效信号，数据输入信号；

所述Mbisr模块，还用于根据所述efuse模块存储的所述故障信息对所述存储器的故障进行修复。

可选地，所述转换电路包括：

第一转换子电路，包括非门和第一与门，其中，所述非门的输入端与所述Mbisr模块的输出使能信号的输出端共端；所述第一与门包括第一输入端，和与所述第一输入端不同的另一输入端，第一输出端，其中，所述第一输入端与所述非门的输出端共端，所述另一输入端与所述Mbisr模块的片选信号共端，所述第一输出端与所述efsue模块的写使能信号共端；

所述第一转换子电路，用于将所述Mbisr模块的片选信号和所述Mbisr模块的输出使能信号转换成可被所述efuse模块识别的写使能信号，以使Mbisr模块能够控制所述efsue模块进行写操作；其中，所述片选信号用于表征所述Mbisr模块处于工作状态。

可选地，所述转换电路包括：

第二转换子电路，包括第二与门，其中，所述第二与门包括与所述片选信号共端的第二输入端，与所述输出使能信号共端的第三输入端，与所述efsue模块的读使能信号共端的第二输出端；

所述第二转换子电路，用于将所述片选信号和所述输出使能信号转换成可被所述efuse模块识别的读使能信号，以使Mbisr模块能够控制所述efsue模块进行读操作。

可选地，所述转换电路包括：

地址有效转换电路，包括第四输入端，第五输入端，第六输入端，第七输入端，及第三输出端，其中，所述第四输入端与所述输出使能信号共端，所述第五输入端与所述Mbisr模块的时钟信号共端，所述第六输入端与所述Mbisr模块的写使能信号共端，所述第七输入端与所述片选信号共端，所述第三输出端与所述efuse模块的地址有效信号共端；

所述地址有效转换电路，用于根据所述输出使能信号，所述时钟信号，所述Mbisr模块的写使能信号以及所述片选信号的时序关系，将所述Mbisr模块的写使能信号转换成符合所述efuse模块时序要求的所述地址有效信号，以使所述efuse模块在预定地址上对所述故障信息进行读操作或者写操作。

本申请实施例中的上述一个或多个技术方案，至少具有如下一种或多种技术效果：

在本申请实施例的技术方案中，提供一种对存储器进行修复的电路，通过在存储芯片中内置一设置在所述Mbisr模块和所述efuse模块之间的转换电路，所述转换电路用于在所述Mbisr模块的接口和所述efuse模块的接口为不同的时序接口时，将所述Mbisr模块对所述efuse模块的读操作信号或者写操作信号转换成可被所述efuse模块识别的信号，保证了所述efuse模块在对应的地址上对存储器的故障信息进行存储，进一步地保证了所述Mbisr模块根据所述efuse模块存储的所述故障信息对所述存储器的的故障进行修复，从而解决了现有技术中的存储芯片存在不同的时序接口的Mbisr模块和efuse模块间的接口不兼容的技术问题，保证了存储芯片中不同时序接口的Mbisr模块接口与efuse模块接口间的兼容性。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例。

图1为本申请实施例一中提供的一种对存储器进行修复的电路的结构示意图；

图2为本申请实施例一中Tessent厂家的Mbisr模块和SMIC厂家的efuse模块兼容连接的结构示意图；

图3为本申请实施例二中提供的一种存储芯片的结构示意图。

具体实施方式

本发明实施例提供一种芯片电路结构，用于解决现有技术中的存储芯片存在不同时序控制接口的Mbisr模块和efuse模块间的接口不兼容的技术问题，保证了存储芯片中不同时序接口的Mbisr模块接口与efuse模块接口间的兼容性。

本申请实施例中的技术方案为解决上述的技术问题，总体思路如下：

一种对存储器进行修复的电路，包括：

存储器内建自修复Mbisr模块，与所述存储器连接，所述Mbisr模块用于在所述存储器出现故障时，确定故障信息；

电可编程熔丝efuse模块，用于存储所述故障信息；

转换电路，设置在所述Mbisr模块和所述efuse模块之间，分别与所述Mbisr模块的接口和所述efuse模块的接口连接；

其中，

所述转换电路,用于在所述Mbisr模块的接口与所述efuse模块的接口为不同的时序接口时，将所述Mbisr模块对所述efuse模块的读操作信号或者写操作信号转换成可被所述efuse模块识别的信号，以使所述efuse模块能够存储所述故障信息，可被所述efuse模块识别的信号包括：所述efuse模块的写使能信号，所述efuse模块的读使能信号，地址有效信号，数据输入信号；

所述Mbisr模块，还用于根据所述efuse模块存储的所述故障信息对所述存储器的故障进行修复。

在本申请实施例的技术方案中，提供一种对存储器进行修复的电路，通过在存储芯片中内置一设置在所述Mbisr模块和所述efuse模块之间的转换电路，所述转换电路用于在所述Mbisr模块的接口和所述efuse模块的接口为不同的时序接口时，将所述Mbisr模块对所述efuse模块的读操作信号或者写操作信号转换成可被所述efuse模块识别的信号，保证了所述efuse模块在对应的地址上对存储器的故障信息进行存储，进一步地保证了所述Mbisr模块根据所述efuse模块存储的所述故障信息对所述存储器的的故障进行修复，从而解决了现有技术中的存储芯片存在不同的时序接口的Mbisr模块和efuse模块间的接口不兼容的技术问题，保证了存储芯片中不同时序接口的Mbisr模块接口与efuse模块接口间的兼容性。

为了更好的理解上述技术方案，下面通过附图以及具体实施例对本发明技术方案做详细的说明，应当理解本申请实施例以及实施例中的具体特征是对本发明技术方案的详细的说明，而不是对本发明技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互结合。

实施例一

请参考图1，本申请实施例提供了一种对存储器进行修复的电路，包括：

存储器内建自修复Mbisr模块20，与存储器10连接，Mbisr模块20用于在存储器10出现故障时，确定故障信息；

电可编程熔丝efuse模块30，用于存储所述故障信息；

转换电路40，设置在Mbisr模块20和efuse模块30之间，分别与Mbisr模块20的接口和efuse模块30的接口连接；

其中，转换电路40，用于在Mbisr模块20的接口与efuse模块30的接口为不同的时序接口时，将Mbisr模块20的对efuse模块的读操作信号或者写操作信号转换成可被efuse模块30识别的信号，以使efuse模块30能够存储所述故障信息，可被efuse模块30识别的信号包括：efuse模块30的写使能信号，efuse模块30的读使能信号，地址有效信号，数据输入信号；

Mbisr模块20还用于根据efuse模块30存储的所述故障信息对存储器10的故障进行修复。

在具体实施过程中，Mbisr模块20与存储器10连接，其设置在存储器10的外部，用于在存储器10出现故障时，确定故障信息。存储器10出现的缺陷可能是位故障、行故障或列故障，等等。在存储器10出现故障时，确定出发生故障的存储单元的故障信息，比如地址信息，更为具体的为，行地址信息和/或列地址信息，efuse模块30用于存储所述故障信息。

在具体实施过程中，在Mbisr模块20的接口和efuse模块30的接口为不同的时序控制的接口时，通过设置在Mbisr模块20和efuse模块30之间的转换电路40将Mbisr模块20的写操作信号或者写操作信号转换成可被efuse模块30识别的信号，进而通过Mbisr模块20控制efuse模块30在对应的地址上对所述故障信息进行读操作或者写操作，其中，可被efuse模块30识别的信号包括：efuse模块30的写使能信号，efuse模块30的读使能信号，地址有效信号，数据输入信号。比如，在Mbisr模块20检测获得所述故障信息时，Mbisr模块20控制efuse模块30进行写操作，将所述故障信息写入efuse模块30对应的地址上。在检测到存储器10存在缺陷时，Mbisr模块20控制efuse模块30进行读操作，从efuse模块30中对应的地址上提取所述故障信息，进一步地Mbisr模块20对存储器10进行修复。

在具体实施过程中，以Mbisr模块20为Tessent厂家的修复模块，efuse模块30为SMIC厂家的电可编程熔丝模块为例，对本申请实施例中的技术方案加以详细说明。此时，Mbisr模块20包括的输出接口有片选信号、输出使能信号、字节地址、每个字节对应的位地址、读使能信号、数据信号、时钟信号等接口。efuse模块30包括的输入输出接口有写使能信号、读使能信号、字节地址、每个字节对应的位地址、地址有效信号、数据信号等接口，具体如图2所示。

在本申请实施例中，转换电路40包括第一转换子电路，所述第一转换子电路包括非门50和第一与门60，Mbisr模块20通过非门50和第一与门60可以控制efuse模块30对所述故障信息进行写操作。具体来讲，非门50的输入端与Mbisr模块20的输出使能信号的输出端共端；第一与门60，包括第一输入端，和与所述第一输入端不同的另一输入端，第一输出端，其中，所述第一输入端与非门50的输出端共端，所述另一输入端与Mbisr模块20的片选信号共端，所述第一输出端与efsue模块30的写使能信号共端，也就是说，所述输出使能信号经非门50输出后的信号，与所述片选信号共同输入第一与门60，所述输出使能信号经非门50输出后的信号与所述片选信号经过“与”操作后，由第一与门60输出efuse模块30的写使能信号，进而通过所述第一转换子电路将所述片选信号和所述输出使能信号转换成可被efuse模块30识别的写使能信号，进一步保证了Mbisr模块20通过非门50和第一与门60控制efsue模块30对所述故障信息进行写操作，其中，所述片选信号用于表征Mbisr模块20处于工作状态。

Mbisr模块20通过所述第一转换子电路控制efuse模块30对所述故障信息进行写操作的具体控制过程，比如，在二进制“1”表征信号有效时，当所述片选信号为二进制“1”，且在所述输出使能信号设置为“0”时，所述输出使能信号经非门50输出的信号为二进制“1”，该信号与所述片选信号经第一与门60输出后的信号为二进制“1”，表明efuse模块30的写使能信号为有效信号，从而保证了Mbisr模块20控制efuse模块30进行写操作。再比如，在二进制“0”表征信号有效时，当所述片选信号为二进制“0”，且在所述输出使能信号设置为“1”时，所述输出使能信号经非门50输出的信号为二进制“0”，该信号与所述片选信号经第一与门60输出后的信号为二进制“0”，表明efuse模块30的写使能信号为有效信号，从而保证了Mbisr模块20控制efuse模块30进行写操作。

在申请实施例中，转换电路40包括第二转换子电路，所述第二转换子电路包括第二与门70，Mbisr模块20通过所述第二转换子电路可以控制efuse模块30对所述故障信息进行读操作。具体来讲，第二与门70包括与所述片选信号共端的第二输入端，与所述输出使能信号共端的第三输入端，与efsue模块30的读使能信号共端的第二输出端，也就是说，所述片选信号和所述输出使能信号输入第二与门70，所述片选信号和所述输出使能信号经过“与”操作后，由第二与门70输出efuse模块30的读使能信号，进而通过所述第二转换子电路将所述片选信号和所述输出使能信号转换成可被efuse模块30识别的读使能信号，进一步保证了Mbisr模块20通过第二与门70控制efsue模块30对所述故障信息进行读操作。

Mbisr模块20通过所述第二转换子电路控制efuse模块30对所述故障信息进行读操作的具体控制过程，比如，在二进制“1”表征信号有效时，当所述片选信号为二进制“1”，且在所述输出使能信号设置为“1”时，所述片选信号和所述输出使能信号经第二与门70输出后的信号为二进制“1”，表明efuse模块30的读使能信号为有效信号，从而保证了Mbisr模块20控制efuse模块30进行读操作。再比如，在二进制“0”表征信号有效时，当所述片选信号为二进制“0”，且在所述输出使能信号设置为“0”时，所述片选信号和所述输出使能信号经第二与门70输出后的信号为二进制“0”，表明efuse模块30的读使能信号为有效信号，从而保证了Mbisr模块20控制efuse模块30进行读操作。

在本申请实施例中，转换电路40包括地址有效转换电路80，Mbisr模块20通过地址有效转换电路80将Mbisr模块20的写使能信号转换成efuse模块30可识别的地址有效信号，在具体实施过程中，地址有效转换电路80，包括第四输入端，第五输入端，第六输入端，第七输入端，及第三输出端，其中，所述第四输入端与所述输出使能信号共端，所述第五输入端与Mbisr模块20的时钟信号共端，所述第六输入端与Mbisr模块20的写使能信号共端，所述第七输入端与所述片选信号共端，所述第三输出端与所述efuse模块的所述地址有效信号共端。其中，所述片选信号，所述输出使能信号，所述时钟信号以及Mbisr模块20的写使能信号经地址有效转换电路80输入后的输出端与所述efsue模块30的所述地址有效信号共端。

在本申请实施例中，地址有效转换电路80，用于根据所述输出使能信号，所述时钟信号，Mbisr模块20的写使能信号以及所述片选信号之间的时序关系，将Mbisr模块20的写使能信号转换成符合efsue模块30时序要求的所述地址有效信号。也就是说，所述片选信号，所述输出使能信号，所述时钟信号以及Mbisr模块20的写使能信号经地址有效转换电路80转换后，能够输出可被efuse模块30识别的且符合其时序要求的所述地址有效电路。在具体实施过程中，efuse模块30无论对所述故障信息进行读操作还是写操作，只有在所述地址有效信号为有效时，才能进一步保证Mbisr模块20控制efuse模块30在预定地址上对所述故障信息进行读操作或写操作。

在具体实施过程中，地址有效转换电路80具体用于将所述片选信号，所述输出使能信号，所述时钟信号以及Mbisr模块20的写使能信号，转换成符合efuse模块30时序要求的所述地址有效信号，以使efsue模块30在预定地址上对所述故障信息进行读操作或者写操作。在具体实施过程中，地址有效转换电路80具体可以根据所述片选信号、所述输出使能信号、所述时钟信号、Mbisr模块20的写使能信号间的时序关系，用时钟计数的方法控制各个时钟沿之间的时延要求，最后通过逻辑转换生成符合efuse模块30时序要求的所述地址有效信号。举个具体的例子来说，在efuse模块30写操作的时候，efuse模块30要求所述地址有效信号保持高的时间范围在9000ns～11000ns。以时钟周期为100ns为例。地址有效转换电路80中的计数器从0一直计数到99期间，通过地址有效转换电路80一直控制所述地址有效信号为高，其它时间将所述地址有效信号拉低，从而保证了efuse模块30的使用要求。同样，在efuse模块30读操作时，所述地址有效信号保持为高的时间时间范围需要大于40ns，地址有效转换电路80控制所述计数器重新计数，从0～4期间控制所述地址有效信号为高，从而保证了efuse模块30的使用需求。

在本申请实施例中，为了保证Mbisr模块20控制efuse模块30在特定的地址上进行读写操作。在具体实施过程中，Mbisr模块20的字节地址与efsue模块30的字节地址一一对应，所述字节地址中的各个位地址与efuse模块30中的各个位地址一一对应。从而保证了Mbisr模块20控制efuse模块30在对应的字节地址/位地址上对所述故障信息进行读操作或者写操作。举个具体的例子来说，A[9：0]是efuse模块30的地址信号，其中，A[6：0]对应字节地址，读写都有效，也就是说，efuse模块30可以在字节地址A[6：0]上对所述故障信息进行读操作或者写操作。A[9：7]是对每个字节地址中的具体的位地址，只有写操作时有效，也就是说，efuse模块30可以在具体字节地址中的位地址上对所述故障信息进行写操作，将所述故障信息写入efuse模块30的特定的位地址上。

在本申请实施例中，为了保证Mbisr模块20控制efuse模块30输出数据信号，Mbisr模块20的数据信号输出端与efsue模块30的数据输入信号共端。也就是说，Mbisr模块20和efuse模块30的数据信号二者间通用且兼容。在本申请实施例中，本领域的技术人员还可以基于同样的发明构思，实现不同厂家间的存储器修复模块与电可编程熔丝模块间的兼容，在此就不一一赘述了。

实施例二

请参考图3，基于与本申请实施例一同样的发明构思，本申请实施例二还提供了一种存储芯片，包括：

存储器10；

存储器内建自修复Mbisr模块20，与存储器10连接的，Mbisr模块20用于在存储器10出现故障时，确定故障信息；

转换电路40，设置在Mbisr模块20和efuse模块30之间，分别与Mbisr模块20的接口和efuse模块30连接；

其中，转换电路40用于在转换电路40的接口与efuse模块30的接口为不同的时序接口时，将转换电路40对efuse模块30的读操作信号或者写操作信号转换成可被efuse模块30识别的信号，以使efuse模块30能够存储所述故障信息，可被efuse模块30识别的信号包括：efuse模块30的写使能信号，efuse模块30的读使能信号，地址有效信号，数据输入信号；

Mbisr模块20，还用于根据efuse模块30存储的所述故障信息对存储器10的故障进行修复。

在本申请实施例中，所述存储芯片中的Mbisr模块20，efuse模块30，转换电路40组成了如实施例一所述的对存储器10进行修复的电路90，基于同样的发明构思对存储器10进行修复的电路90的内部结构以及用途，在此就不一一赘述了。

在本申请实施例中，所述转换电路包括：

第一转换子电路，包括非门50和第一与门60，其中，非门50的输入端与Mbisr模块20的输出使能信号的输出端共端；第一与门60包括第一输入端，和与所述第一输入端不同的另一输入端，第一输出端，其中，所述第一输入端与非门50的输出端共端，所述另一输入端与Mbisr模块20的片选信号共端，所述第一输出端与efuse模块30的写使能信号共端；

所述第一转换子电路，用于将Mbisr模块20的片选信号和Mbisr模块20的输出使能信号转换成可被efuse模块30识别的写使能信号，以使Mbisr模块20能够控制efuse模块30进行写操作；其中，所述片选信号用于表征Mbisr模块20处于工作状态。

在本申请实施例中，所述转换电路包括：

第二转换子电路，包括第二与门，其中，所述第二与门包括与所述片选信号共端的第二输入端，与所述输出使能信号共端的第三输入端，与efuse模块30的读使能信号共端的第二输出端；

所述第二转换子电路，用于将所述片选信号和所述输出使能信号转换成可被efuse模块30识别的读使能信号，以使Mbisr模块20能够控制efuse模块30进行读操作。

在本申请实施例中转换电路40包括地址有效转换电路80，地址有效转换电路80包括第四输入端，第五输入端，第六输入端，第七输入端，及第三输出端，其中，所述第四输入端与所述输出使能信号共端，所述第五输入端与Mbisr模块20的时钟信号共端，所述第六输入端与Mbisr模块20的写使能信号共端，所述第七输入端与所述片选信号共端，所述第三输出端与efuse模块30的地址有效信号共端；

所述地址有效转换电路，用于根据所述输出使能信号，所述时钟信号，Mbisr模块20的写使能信号以及所述片选信号的时序关系，将Mbisr模块20的写使能信号转换成符合efuse模块30时序要求的所述地址有效信号，以使efuse模块30在预定地址上对所述故障信息进行读操作或者写操作。

对于所述存储芯片中的其它的电路由于和实施例一为同样的发明构思，在此就不一一详述了。

本申请实施例中的上述一个或多个技术方案，至少具有如下一种或多种技术效果：

在本申请实施例的技术方案中，提供一种对存储器进行修复的电路通过在存储芯片中内置一设置在所述Mbisr模块和所述efuse模块之间的转换电路，所述转换电路用于在所述Mbisr模块的接口和所述efuse模块的接口为不同的时序接口时，将所述Mbisr模块对所述efuse模块的读操作信号或者写操作信号转换成可被所述efuse模块识别的信号，保证了所述efuse模块在对应的地址上对存储器的故障信息进行存储，进一步地保证了所述Mbisr模块根据所述efuse模块存储的所述故障信息对所述存储器的的故障进行修复，从而解决了现有技术中的存储芯片存在不同的时序接口的Mbisr模块和efuse模块间的接口不兼容的技术问题，保证了存储芯片中不同时序接口的Mbisr模块接口与efuse模块接口间的兼容性。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种对存储器进行修复的电路，其特征在于，包括：

存储器内建自修复Mbisr模块，与所述存储器连接，所述Mbisr模块用于在所述存储器出现故障时，确定故障信息；

电可编程熔丝efuse模块，用于存储所述故障信息；

转换电路，设置在所述Mbisr模块和所述efuse模块之间，分别与所述Mbisr模块的接口和所述efuse模块的接口连接，所述转换电路包括第一转换子电路，所述第一转换子电路包括非门和第一与门；

其中，所述转换电路,用于在所述Mbisr模块的接口与所述efuse模块的接口为不同的时序接口时，将所述Mbisr模块对所述efuse模块的读操作信号或者写操作信号转换成可被所述efuse模块识别的信号，以使所述efuse模块能够存储所述故障信息，可被所述efuse模块识别的信号包括：所述efuse模块的写使能信号，所述efuse模块的读使能信号，地址有效信号，数据输入信号；

所述Mbisr模块，还用于根据所述efuse模块存储的所述故障信息对所述存储器的故障进行修复。

2.如权利要求1所述的电路，其特征在于，所述非门的输入端与所述Mbisr模块的输出使能信号的输出端共端；所述第一与门包括第一输入端，和与所述第一输入端不同的另一输入端，第一输出端，其中，所述第一输入端与所述非门的输出端共端，所述另一输入端与所述Mbisr模块的片选信号共端，所述第一输出端与所述efsue模块的写使能信号共端；

所述第一转换子电路，用于将所述Mbisr模块的片选信号和所述Mbisr模块的输出使能信号转换成可被所述efuse模块识别的写使能信号，以使所述Mbisr模块能够控制所述efsue模块进行写操作；其中，所述片选信号用于表征所述Mbisr模块处于工作状态。

3.如权利要求2所述的电路，其特征在于，所述转换电路包括：

第二转换子电路，包括第二与门，其中，所述第二与门包括与所述片选信号共端的第二输入端，与所述输出使能信号共端的第三输入端，与所述efsue模块的读使能信号共端的第二输出端；

所述第二转换子电路，用于将所述片选信号和所述输出使能信号转换成可被所述efuse模块识别的读使能信号，以使Mbisr模块能够控制所述efsue模块进行读操作。

4.如权利要求2所述的电路，其特征在于，所述转换电路包括：

地址有效转换电路，包括第四输入端，第五输入端，第六输入端，第七输入端，及第三输出端，其中，所述第四输入端与所述输出使能信号共端，所述第五输入端与所述Mbisr模块的时钟信号共端，所述第六输入端与所述Mbisr模块的写使能信号共端，所述第七输入端与所述片选信号共端，所述第三输出端与所述efuse模块的地址有效信号共端；

所述地址有效转换电路，用于根据所述输出使能信号，所述时钟信号，所述Mbisr模块的写使能信号以及所述片选信号的时序关系，将所述Mbisr模块的写使能信号转换成符合所述efuse模块时序要求的所述地址有效信号，以使所述efuse模块在预定地址上对所述故障信息进行读操作或者写操作。

5.如权利要求1所述的电路，其特征在于，所述Mbisr模块的字节地址与所述efsue模块的字节地址一一对应，所述字节地址中的各个位地址与所述efuse模块中的各个位地址一一对应。

6.如权利要求1所述的电路，其特征还在于，所述电路还包括：

所述Mbisr模块的数据信号输出端与所述efsue模块的数据输入信号共端。

7.一种存储芯片，其特征在于，包括：

存储器；

存储器内建自修复Mbisr模块，与所述存储器连接，所述Mbisr模块用于在所述存储器出现故障时，确定故障信息；

电可编程熔丝efuse模块，用于存储所述故障信息；

转换电路，设置在所述Mbisr模块和所述efuse模块之间，分别与所述Mbisr模块的接口和所述efuse模块的接口连接，所述转换电路包括第一转换子电路，所述第一转换子电路包括非门和第一与门；

其中，所述转换电路,用于在所述Mbisr模块的接口与所述efuse模块的接口为不同的时序接口时，将所述Mbisr模块对所述efuse模块的读操作信号或者写操作信号转换成可被所述efuse模块识别的信号，以使所述efuse模块能够存储所述故障信息，可被所述efuse模块识别的信号包括：efuse模块的写使能信号，efuse模块的读使能信号，地址有效信号，数据输入信号；

所述Mbisr模块，还用于根据所述efuse模块存储的所述故障信息对所述存储器的故障进行修复。

8.如权利要求7所述的存储芯片，其特征在于，所述非门的输入端与所述Mbisr模块的输出使能信号的输出端共端；所述第一与门包括第一输入端，和与所述第一输入端不同的另一输入端，第一输出端，其中，所述第一输入端与所述非门的输出端共端，所述另一输入端与所述Mbisr模块的片选信号共端，所述第一输出端与所述efsue模块的写使能信号共端；

所述第一转换子电路，用于将所述Mbisr模块的片选信号和所述Mbisr模块的输出使能信号转换成可被所述efuse模块识别的写使能信号，以使所述Mbisr模块能够控制所述efsue模块进行写操作；其中，所述片选信号用于表征所述Mbisr模块处于工作状态。

9.如权利要求8所述的存储芯片，其特征在于，所述转换电路包括：

第二转换子电路，包括第二与门，其中，所述第二与门包括与所述片选信号共端的第二输入端，与所述输出使能信号共端的第三输入端，与所述efsue模块的读使能信号共端的第二输出端；

所述第二转换子电路，用于将所述片选信号和所述输出使能信号转换成可被所述efuse模块识别的读使能信号，以使Mbisr模块能够控制所述efsue模块进行读操作。

10.如权利要求8所述的存储芯片，其特征在于，所述转换电路包括：

地址有效转换电路，包括第四输入端，第五输入端，第六输入端，第七输入端，及第三输出端，其中，所述第四输入端与所述输出使能信号共端，所述第五输入端与所述Mbisr模块的时钟信号共端，所述第六输入端与所述Mbisr模块的写使能信号共端，所述第七输入端与所述片选信号共端，所述第三输出端与所述efuse模块的地址有效信号共端；

所述地址有效转换电路，用于根据所述输出使能信号，所述时钟信号，所述Mbisr模块的写使能信号以及所述片选信号的时序关系，将所述Mbisr模块的写使能信号转换成符合所述efuse模块时序要求的所述地址有效信号，以使所述efuse模块在预定地址上对所述故障信息进行读操作或者写操作。

Images