CN112416824A - efuse读写控制器、芯片、电子设备及控制方法 - Google Patents

Abstract

本发明提供了一种efuse读写控制器、芯片、电子设备及控制方法，efuse读写控制器包括I2C信号接收模块、寄存器模块和efuse控制模块，I2C信号接收模块和efuse控制模块通过寄存器模块连接；I2C信号接收模块连接I2C总线，efuse控制模块连接efuse存储器。I2C信号接收模块接收I2C总线信号并据此生成寄存器读写总线信号；根据寄存器读写总线信号，寄存器模块存储操作指令信息并用触发efuse控制模块获取操作指令信息；根据操作指令信息，efuse控制模块生成相应的efuse读写总线信号，并用efuse存储器进行相应的操作。本发明提供的efuse读写控制器，将I2C总线与efuse存储器结合，通过I2C总线对efuse存储器进行实时读写操作，利用I2C总线硬件简单，资源消耗少的特点，从而减少efuse存储器占用的端口资源。

Description

efuse读写控制器、芯片、电子设备及控制方法

技术领域

本发明涉及半导体技术领域，尤其是涉及一种efuse读写控制器、芯片、电子设备及控制方法。

背景技术

efuse存储器是一种一次性可编程存储器(OTP)，它是通过熔断熔丝的方式，实现在芯片上写入数据的功能。它被广泛用于芯片制造中，用于保留数据，efuse存储器内的数据一经写入将无法修改。对efuse存储器进行读写时需要地址线，数据线等芯片IO资源作为读写数据的信号线，而芯片的IO资源又非常稀缺。为了最大化利用芯片有限的IO资源，现有技术中，最常见的做法为：efuse存储器的信号线与芯片上的其他功能元件复用IO资源，在读写efuse存储器时，先跳转到特定的工作模式，不用时恢复到正常模式。该方式存在如下缺陷：

1、需要熟悉如何跳转和恢复的技术人员操作，才能实现对efuse存储器的读写和使得芯片恢复正常模式，对技术人员的要求高，使用不便。

2、完全依靠人工切换，费时费力，效率低下。

3、由于人工操作，存在跳转后容易忘记恢复到正常模式的风险，比如将处于efuse存储器读写跳转模式的芯片误认为是正常模式，而芯片又无法在“正常模式”下正常工作，最终造成人为因素导致芯片良率低下，带来不必要的人力和物力资源的浪费。

而现有技术中，还没有公开资料记载能够克服上述缺陷的相关技术方案。因此，如何提供一种无需人工跳转且不占用IO端口资源的efuse读写控制器，日益成为本领域技术人员亟待解决的技术问题之一。

需要说明的是，公开于该发明背景技术部分的信息仅仅旨在加深对本发明一般背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

发明内容

为了克服现有技术中存在的不足，本发明提供了一种efuse读写控制器、芯片、电子设备及控制方法，从而实现无需人工操作、且占用较少的IO端口资源就能对efuse存储器进行读写操作。

为实现上述目的，本发明通过以下技术方案予以实现：一种efuse读写控制器，包括I2C信号接收模块、寄存器模块和efuse控制模块，所述I2C信号接收模块和所述efuse控制模块通过所述寄存器模块连接；所述I2C信号接收模块连接I2C总线，所述efuse控制模块连接efuse存储器；

所述I2C信号接收模块被配置为接收I2C总线信号，并用于根据所述I2C总线信号，生成寄存器读写总线信号；

所述寄存器模块被配置为根据所述寄存器读写总线信号，存储操作指令信息，并用于触发所述efuse控制模块获取所述操作指令信息；

所述efuse控制模块被配置为根据所述操作指令信息，生成相应的efuse读写总线信号，并用于对所述efuse存储器进行相应的操作。

可选地，所述操作指令信息包括读指令或写指令及与所述写指令对应的第一数据；

所述efuse控制模块被配置为根据所述操作指令信息，生成相应的efuse读写总线信号，并用于对所述efuse存储器进行相应的操作，包括：

当所述操作指令信息为所述写指令时，所述efuse控制模块被配置为根据所述写指令，生成efuse存储器写入指令，并从寄存器模块中获取所述第一数据，并将所述第一数据写入所述efuse存储器；

当所述操作指令信息为所述读指令时，所述efuse控制模块被配置为根据所述读指令，生成efuse存储器读取指令，并将从所述efuse存储器读取的第二数据存储到所述寄存器模块，所述寄存器模块触发所述I2C信号接收模块获取所述第二数据。

可选地，所述efuse控制模块的状态机处于空闲状态、写入状态或读取状态；

当所述efuse控制模块被所述写指令触发时，从所述空闲状态进入所述写入状态；当所述efuse控制模块完成对所述efuse存储器的写入操作后，从所述写入状态返回所述空闲状态；

当所述efuse控制模块被所述读指令触发时，从所述空闲状态进入所述读取状态；当所述efuse控制模块完成对所述efuse存储器的读取操作后，从所述读取状态返回所述空闲状态。

可选地，所述寄存器模块包括操作指令区和数据区；

当所述操作指令信息为所述写指令时，所述操作指令区被配置为存储所述写指令，所述数据区被配置为存储所述第一数据；

当所述操作指令信息为所述读指令时，所述操作指令区被配置为存储所述读指令，所述数据区被配置为存储所述第二数据。

可选地，所述寄存器模块的数据区的大小大于或等于所述efuse存储器的容量大小。

可选地，所述寄存器模块的数据区的大小为32字节，所述efuse存储器的容量为32字节。

基于同一发明构思，本发明还提供了一种芯片，包括efuse存储器和上述任一项所述的efuse读写控制器，所述efuse读写控制器连接所述efuse存储器；

所述efuse读写控制器被配置为：接收I2C总线的读写信号，对所述efuse存储器进行读写操作。

基于同一发明构思，本发明进一步提供了一种电子设备，包括上述述的芯片以及与所述芯片连接的I2C总线。

基于同一发明构思，本发明还提供了一种控制方法，所述控制方法基于上述的efuse读写控制器或上述的芯片或上述的电子设备，包括以下步骤：

S1：接收I2C总线信号，并根据所述I2C总线信号，生成寄存器读写总线信号；

S2：根据所述寄存器读写总线信号，存储操作指令信息，并触发所述efuse控制模块获取所述操作指令信息；

S3：根据所述操作指令信息，生成相应的efuse读写总线信号，并对所述efuse存储器进行相应的操作。

可选地，步骤S2中，所述根据所述寄存器读写总线信号，存储操作指令信息，并触发所述efuse控制模块获取所述操作指令信息包括以下方法：

当所述操作指令信息为写指令时，先向所述寄存器模块存储第一数据，然后向所述寄存器模块写入所述写指令，再触发所述efuse控制模块获取所述操作指令信息；

和/或

步骤S3中，所述根据所述操作指令信息，生成相应的efuse读写总线信号，并对所述efuse存储器进行相应的操作，包括以下方法：

当所述操作指令信息为读指令时，先从所述efuse存储器中读取第二数据，然后将所述第二数据逐字节依次写入所述寄存器模块，再触发所述I2C信号接收模块从所述寄存器模块获取所述第二数据。

与现有技术相比，本发明提供的一种efuse读写控制器，具有以下有益效果：

1、本发明提供的efuse读写控制器包括I2C信号接收模块、寄存器模块和efuse控制模块，I2C信号接收模块和efuse控制模块通过寄存器模块连接；I2C信号接收模块连接I2C总线，efuse控制模块连接efuse存储器。通过使用I2C通信接口来对所述efuse存储器实时写入数据，不仅只需要2条I2C总线就可以对所述efuse存储器进行数据写入，而且还能实时将所述efuse存储器内的数据读出。

2、本发明提供的efuse读写控制器充分利用了I2C总线硬件结构简单，资源消耗少的特点，仅需通过I2C总线就能实现对所述efuse存储器进行读写操作，减少了所述efuse存储器占用的IO端口资源。

3、利用本发明提供的efuse读写控制器，无需任何人工跳线切换模式的操作，因此对所述efuse存储器读写操作前后，避免了因复用IO端口需人工跳转特定的工作模式的操作，节省了人力物力，提高了效率。

4、本发明提供的efuse读写控制器结构简单，外围布线少，易于实现，对所述efuse存储器所在芯片的电路布局影响极小。

由于本发明提供的芯片、电子设备及控制方法与上述efuse读写控制器属于同一发明构思，因此，至少具有与所述efuse读写控制器相同的有益效果，在此，不再一一赘述。

附图说明

图1为本发明实施例一提供efuse读写控制器的系统结构示意图；

图2为图1中efuse控制模块的内部状态机状态转移图；

图3为图1提供的efuse读写控制器其中一种实施方式示意图；

图4为I2C总线通过图2提供的efuse读写控制器写efuse存储器的波形图；

图5为I2C总线通过图2提供的efuse读写控制器读efuse存储器的波形图；

图6为本发明实施例二提供的控制方法流程示意图；

其中，附图标记说明如下：

100-I2C信号接收模块，200-寄存器模块，300-efuse控制模块，400-efuse存储器，500-I2C总线。

具体实施方式

为使本发明的目的、优点和特征更加清楚，以下结合附图对本发明提出的efuse读写控制器、芯片、电子设备及控制方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。应当了解，说明书附图并不一定按比例地显示本发明的具体结构，并且在说明书附图中用于说明本发明某些原理的图示性特征也会采取略微简化的画法。本文所公开的本发明的具体设计特征包括例如具体尺寸、方向、位置和外形将部分地由具体所要应用和使用的环境来确定。以及，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。

<实施例一>

本实施例提供了一种efuse读写控制器，参见附图1至附图5，本实施例提供的efuse读写控制器包括I2C信号接收模块100、寄存器模块200和efuse控制模块300，所述I2C信号接收模块100和所述efuse控制模块300通过所述寄存器模块200连接；所述I2C信号接收模块100连接I2C总线500，所述efuse控制模块300连接efuse存储器400。具体地，所述I2C信号接收模块100被配置为接收I2C总线信号，并用于根据所述I2C总线信号，生成寄存器读写总线信号。所述寄存器模块200被配置为根据所述寄存器读写总线信号，存储操作指令信息，并用于触发所述efuse控制模块300获取所述操作指令信息。所述efuse控制模块300被配置为根据所述操作指令信息，生成相应的efuse读写总线信号，并用于对所述efuse存储器400进行相应的操作。如此配置，本发明提供的efuse读写控制器，通过使用I2C通信接口来对所述efuse存储器400实时写入数据，不仅只需要2条I2C总线就可以对所述efuse存储器400进行数据写入，而且还能实时将所述efuse存储器400内的数据读出；进一步地，充分利用了I2C总线硬件结构简单，资源消耗少的特点，减少了所述efuse存储器400占用的IO端口资源；再进一步地，对所述efuse存储器400读写操作前后，避免了因复用IO端口需人工跳转特定的工作模式的操作，节省了人力物力，提高了效率。更进一步地，结构简单，外围布线少，易于实现，对所述efuse存储器400所在芯片的电路布局影响极小。

较佳地，在其中一种实施方式中，所述操作指令信息包括读指令或写指令及与所述写指令对应的第一数据。具体地，所述efuse控制模块300被配置为根据所述操作指令信息，生成相应的efuse读写总线信号，并用于对所述efuse存储器400进行相应的操作，包括：

当所述操作指令信息为所述写指令时，所述efuse控制模块300被配置为根据所述写指令，生成efuse存储器400写入指令，并从寄存器模块200中获取所述第一数据，并将所述第一数据写入所述efuse存储器400。

当所述操作指令信息为所述读指令时，所述efuse控制模块300被配置为根据所述读指令，生成efuse存储器读取指令，并将从所述efuse存储器400读取的第二数据存储到所述寄存器模块200，所述寄存器模块200触发所述I2C信号接收模块100获取所述第二数据。

优选地，在其中一种示例性实施方式中，所述efuse读写器的所述efuse控制模块300的状态机处于空闲状态、写入状态或读取状态。具体地，参见附图2。当所述efuse控制模块300被所述写指令触发时，从所述空闲状态进入所述写入状态；当所述efuse控制模块300完成对所述efuse存储器400的写入操作后，从所述写入状态返回所述空闲状态；当所述efuse控制模块300被所述读指令触发时，从所述空闲状态进入所述读取状态；当所述efuse控制模块300完成对所述efuse存储器400的读取操作后，从所述读取状态返回所述空闲状态。与所述efuse控制模块300采用不断查询所述寄存器模块200是否有读指令或写指令的方式相比，本发明提供的所述efuse控制模块300由读指令或写指令触发的方式，控制方式更简单，更易于实现。

优选地，在其中一种实施方式中，所述寄存器模块200包括操作指令区和数据区。具体地，当所述操作指令信息为所述写指令时，所述操作指令区被配置为存储所述写指令，所述数据区被配置为存储所述第一数据。当所述操作指令信息为所述读指令时，所述操作指令区被配置为存储所述读指令，所述数据区被配置为存储所述第二数据。可以理解地，本发明对所述操作指令区和所述数据区的大小及各自在所述寄存器模块中的具体位置不作任何限制，所述操作指令区和所述数据区的地址空间由所述I2C信号接收模块100和所述efuse控制模块300预先约定。实际应用中，本领域的技术人员应根据实际工况需要，设定所述操作指令区和所述数据区的大小。

较佳地，所述寄存器模块200的数据区的大小大于或等于所述efuse存储器400的容量大小。如此配置，能够使得所述I2C信号接收模块100能够将所述第一数据全部存储到所述数据区，以便所述efuse控制模块300能够获取到完整的第一数据，从而一次性地写入所述efuse存储器400，减少对所述efuse存储器400的写入次数，提高写入效率，简化数据写入的复杂度。同理，在从所述efuse存储器400读出数据时，也可以使得所述efuse信好接收模块一次性地获取所述第二数据。显然地，这并非本发明的限制，在其他的实施方式，也可以根据实际工况，通过改进写入操作的流程，设定所述数据区的大小小于所述efuse存储器400的容量，不再一一赘述，但亦在本发明的保护范围之内。较佳地，所述寄存器模块200的数据区的大小为32字节，所述efuse存储器400的容量为32字节。

为了便于理解，以下结合附图2、附图3和附图4对本发明提供的一种efuse读写控制器对所述efuse存储器400写和读的具体流程予以说明。其中，图2为图1提供的efuse读写控制器其中一种实施方式示意图；图3为I2C总线通过图2提供的efuse读写控制器写efuse存储器的波形图；图4为I2C总线通过图2提供的efuse读写控制器读efuse存储器的波形图。其工作原理为：所述I2C信号接收模块100接收到I2C总线信号PAD_SCL和PAD_SDA，将其转换成寄存器读写总线信号REG_BUS，对所述寄存器模块200里不同地址位(操作指令区和数据区)进行读写操作。所述efuse控制模块300会根据所述寄存器模块200的不同地址位里存放的所述操作指令和数据跳转到读状态或写状态，生成相应的efuse读写总线信号EFUSE_REG，对所述efuse存储器400进行操作。

如图4所示，当通过所述I2C总线500对所述efuse存储器400写数据时，首先，向所述寄存器模块200里存放写入的所述第一数据，在其中一个实施方式中，所述efuse存储器400的大小是32x8bit，也就是先向所述寄存器模块200的所述数据区存放32字节的数据。然后，再向所述寄存器模块200的所述操作指令区(存放指令的地址)存放所述写指令，在其中一种实施方式中，将所述写指令定为：8bit二进制10010110。所述写指令存放到所述寄存器模块200后，所述efuse控制模块300会被触发(探测到写指令)，生成所述efuse读写总线信号(即向所述efuse存储器400写数据的一套写总线)。比如在其中一个实施例中，所述efuse读写总线信号包括ADD[7:0]，STROBE，CSB，LOAD和PGENB，其中ADD是写入所述efuse存储器400的数据，是根据所述寄存器模块200中存放的所述第一数据生成的。特别地，通常情况下，所述efuse存储器400只会写一次并且不能更改，所述写指令可以定的复杂些，以避免错写，本发明并不限制所述写指令的具体数值和所述写指令的制定方法，但均在本发明的保护范围之内。其核心在于所述I2C信号接收模块100和所述efuse控制模块300之间对于所述写指令和所述读指令达成的共识：比如在其中一个实施方式中将所述操作指令区存储的10010110定为写指令；而在另一个实施方式中，却可以将所述操作指令区存储的10010110定为读指令。

如图5所示，当通过所述I2C总线500对所述efuse存储器400读数据时，只需要向所述寄存器模块200的所述操作指令区写入所述读指令，比如所述写指令定为：8bit二进制00000001。所述读指令写入完毕后，所述efuse控制模块300会被触发(探测到所述读指令)，生成所述efuse读写总线信号(即从所述efuse里读数据的一套总线)，所述efuse控制模块300响应后会通过Q[7:0]端口，一个字节(byte)一个字节的将32个字节数据读出来，读出来的数据会存放在所述寄存器模块200的所述数据区。后续任何时间，都可以通过所述I2C总线500把这些数据从所述寄存器模块200中读出来。

综上所述，本发明提供的efuse读写控制器包括I2C信号接收模块100，存放所述操作指令信息的所述寄存器模块200，根据所述寄存器模块200内的所述读指令或所述写指令，生成对应所述efuse读写总线信号的所述efuse控制模块300。由此，通过所述I2C总线500可以对所述I2C信号接收模块100实时发送读写指令，转换成对应的操作指令信息存放在所述寄存器模块200中，所述efuse控制模块300会根据所述寄存器模块200中的操作指令信息做出反应，如果是读操作，会将读出的乱序数据整理好存放到所述寄存器模块200中，后续可以通过所述I2C总线100读出所述寄存器模块200中的数据。由此可见，本发明提供的efuse读写控制器，将I2C总线与efuse存储器结合，通过I2C总线对efuse存储器进行实时读写操作，充分利用了I2C总线硬件简单，资源消耗少的特点，从而大大减少了efuse存储器占用的端口资源。

基于同一发明构思，本发明的又一实施提供了一种芯片，所述芯片包括efuse存储器和上述任一项所述的efuse读写控制器，所述efuse读写控制器连接所述efuse存储器400。所述efuse读写控制器被配置为：接收I2C总线500的读写信号，对所述efuse存储器400进行读写操作。

基于同一发明构思，本发明的再一实施例提供了一种电子设备，所述电子设备包括上述的芯片以及与所述芯片连接的I2C总线。

由于本发明提供的芯片和所述电子设备，与上述各实施方式提供的efuse读写控制器属于同一发明构思，本领域的技术人员应该能够理解，本发明提供的所述芯片和所述电子设备至少具有与所述efuse读写控制器相同的有益效果，在此，不再一一赘述。

<实施例二>

本实例提供了一种控制方法，基于上述任一项所述的efuse读写控制器或上述的芯片或上述的电子设备，用于通过I2C总线实现对所述efuse存储器400的读写。具体地，参见附图6，为本实施例提供的控制方法流程图，包括以下步骤：

S1：接收I2C总线信号，并根据所述I2C总线信号，生成寄存器读写总线信号。

S2：根据所述寄存器读写总线信号，存储操作指令信息，并触发所述efuse控制模块获取所述操作指令信息。

S3：根据所述操作指令信息，生成相应的efuse读写总线信号，并对所述efuse存储器进行相应的操作。

优选地，步骤S2中，所述根据所述寄存器读写总线信号，存储操作指令信息，并触发所述efuse控制模块获取所述操作指令信息包括以下方法：

当所述操作指令信息为写指令时，先向所述寄存器模块存储第一数据，然后向所述寄存器模块写入所述写指令，再触发所述efuse控制模块获取所述操作指令信息。

进一步地，步骤S3中，所述根据所述操作指令信息，生成相应的efuse读写总线信号，并对所述efuse存储器进行相应的操作，包括以下方法：

当所述操作指令信息为读指令时，先从所述efuse存储器中读取第二数据，然后将所述第二数据逐字节依次写入所述寄存器模块，再触发所述I2C信号接收模块从所述寄存器模块获取所述第二数据。

由于本发明提供的一种控制方法，与上述各实施方式提供的efuse读写控制器属于同一发明构思，因此，至少具有相同的有益效果，在此，不再一一赘述。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

综上，上述实施例对efuse读写控制器、芯片、电子设备及控制方法的不同构型进行了详细说明，当然，上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明包括但不局限于上述实施中所列举的构型，本领域技术人员可以根据上述实施例的内容举一反三，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种efuse读写控制器，其特征在于，包括I2C信号接收模块、寄存器模块和efuse控制模块，所述I2C信号接收模块和所述efuse控制模块通过所述寄存器模块连接；所述I2C信号接收模块连接I2C总线，所述efuse控制模块连接efuse存储器；

所述I2C信号接收模块被配置为接收I2C总线信号，并用于根据所述I2C总线信号，生成寄存器读写总线信号；

所述寄存器模块被配置为根据所述寄存器读写总线信号，存储操作指令信息，并用于触发所述efuse控制模块获取所述操作指令信息；

所述efuse控制模块被配置为根据所述操作指令信息，生成相应的efuse读写总线信号，并用于对所述efuse存储器进行相应的操作。

2.根据权利要求1所述的efuse读写控制器，其特征在于，所述操作指令信息包括读指令或写指令及与所述写指令对应的第一数据；

所述efuse控制模块被配置为根据所述操作指令信息，生成相应的efuse读写总线信号，并用于对所述efuse存储器进行相应的操作，包括：

当所述操作指令信息为所述写指令时，所述efuse控制模块被配置为根据所述写指令，生成efuse存储器写入指令，并从寄存器模块中获取所述第一数据，并将所述第一数据写入所述efuse存储器；

当所述操作指令信息为所述读指令时，所述efuse控制模块被配置为根据所述读指令，生成efuse存储器读取指令，并将从所述efuse存储器读取的第二数据存储到所述寄存器模块，所述寄存器模块触发所述I2C信号接收模块获取所述第二数据。

3.根据权利要求2所述的efuse读写控制器，其特征在于，所述efuse控制模块的状态机处于空闲状态、写入状态或读取状态；

当所述efuse控制模块被所述写指令触发时，从所述空闲状态进入所述写入状态；当所述efuse控制模块完成对所述efuse存储器的写入操作后，从所述写入状态返回所述空闲状态；

当所述efuse控制模块被所述读指令触发时，从所述空闲状态进入所述读取状态；当所述efuse控制模块完成对所述efuse存储器的读取操作后，从所述读取状态返回所述空闲状态。

4.根据权利要求2所述的efuse读写控制器，其特征在于，所述寄存器模块包括操作指令区和数据区；

当所述操作指令信息为所述写指令时，所述操作指令区被配置为存储所述写指令，所述数据区被配置为存储所述第一数据；

当所述操作指令信息为所述读指令时，所述操作指令区被配置为存储所述读指令，所述数据区被配置为存储所述第二数据。

5.根据权利要求4所述的efuse读写控制器，其特征在于，所述寄存器模块的数据区的大小大于或等于所述efuse存储器的容量大小。

6.根据权利要求5所述的efuse读写控制器，其特征在于，所述寄存器模块的数据区的大小为32字节，所述efuse存储器的容量为32字节。

7.一种芯片，其特征在于，包括efuse存储器和如权利要求1-6任一项所述的efuse读写控制器，所述efuse读写控制器连接所述efuse存储器；

所述efuse读写控制器被配置为：接收I2C总线的读写信号，对所述efuse存储器进行读写操作。

8.一种电子设备，其特征在于，包括权利要求7所述的芯片以及与所述芯片连接的I2C总线。

9.一种控制方法，其特征在于，基于如权利要求1-6任一项所述的efuse读写控制器或权利要求7所述的芯片或权利要求8所述的电子设备，包括以下步骤：

S1：接收I2C总线信号，并根据所述I2C总线信号，生成寄存器读写总线信号；

S2：根据所述寄存器读写总线信号，存储操作指令信息，并触发所述efuse控制模块获取所述操作指令信息；

S3：根据所述操作指令信息，生成相应的efuse读写总线信号，并对所述efuse存储器进行相应的操作。

10.根据权利要求9所述的控制方法，其特征在于，步骤S2中，所述根据所述寄存器读写总线信号，存储操作指令信息，并触发所述efuse控制模块获取所述操作指令信息包括以下方法：

当所述操作指令信息为写指令时，先向所述寄存器模块存储第一数据，然后向所述寄存器模块写入所述写指令，再触发所述efuse控制模块获取所述操作指令信息；

和/或

步骤S3中，所述根据所述操作指令信息，生成相应的efuse读写总线信号，并对所述efuse存储器进行相应的操作，包括以下方法：

当所述操作指令信息为读指令时，先从所述efuse存储器中读取第二数据，然后将所述第二数据逐字节依次写入所述寄存器模块，再触发所述I2C信号接收模块从所述寄存器模块获取所述第二数据。

Images