CN103426452B - 一种存储器级联以及封装方法及其装置 - Google Patents

一种存储器级联以及封装方法及其装置 Download PDF

Info

Publication number
CN103426452B
CN103426452B CN201210152079.0A CN201210152079A CN103426452B CN 103426452 B CN103426452 B CN 103426452B CN 201210152079 A CN201210152079 A CN 201210152079A CN 103426452 B CN103426452 B CN 103426452B
Authority
CN
China
Prior art keywords
max
quantum memory
control module
signal
addressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210152079.0A
Other languages
English (en)
Other versions
CN103426452A (zh
Inventor
刘会娟
胡洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201210152079.0A priority Critical patent/CN103426452B/zh
Publication of CN103426452A publication Critical patent/CN103426452A/zh
Application granted granted Critical
Publication of CN103426452B publication Critical patent/CN103426452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

本发明提供一种存储器级联及封装方法及其装置，级联方法包括如下步骤：S1：将寻址控制模块和译码控制模块兼容到所述子存储器的内部；S2：配备寻址控制信号A[max+n:max+1]及译码控制信号HLS[n-1:0]，其中max是指用户输入数据和地址的最高位，n是整数，2n是所需要级联的存储器的个数；S3：每个子存储器的HLS[n-1:0]的每一位在封装时均固定拉到从全“0”到全“1”的n种编码对应的GND或VDD上，并进入高n位地址模式；S4：将用户输入的地址信号的高n位A[max+n:max+1]与HLS[n-1:0]进行比较，得到具有选择信息的地址信号AS[max:0]；S5：所述AS[max:0]信号输入至所述寻址控制模块，寻址控制模块根据AS[max:0]产生最终的寻址到某个子存储器的地址信号A[max:0]，完成寻址。本发明没有增加额外的控制器，就可将小容量扩充至大容量。

Description

一种存储器级联以及封装方法及其装置
技术领域
本发明涉及存储器技术领域，特别涉及一种存储器级联以及封装方法及其装置。
背景技术
存储器的容量由于受到工艺的限制，不能无限制增大。当要求的存储器容量大于开发产品的最大容量，而市场需求量相对较小时，重新开发适合容量产品所耗费的人力财力以及时间成本较大，采用级联的方法，将多个存储器级联后变为大容量存储器有着很大的优势。
当前一般的存储器容量扩充的方法是：在子存储器外部加额外的控制器，控制级联存储器的地址及数据的选择。所需配备的模块除了需要级联的存储器外还需要额外的地址控制器，给封装和级联都带来了麻烦。
因此，如何提出一种存储器级联及封装方法，即为本领域技术人员的研究方向所在。
发明内容
本发明的主要目的是针对小范围应用大容量存储器的需求，并不值得重新开发出一款大容量的存储器，并且重新开发所耗费的成本较高，这时选择将现有小容量存储器级联的方法扩充容量优势突出，因而提出一种存储器级联方法，并针对此种方法给出对应的封装方法，并根据级联方法和封装方法制造成一存储器装置。
为了达到上述目的，本发明提供了一种存储器级联方法，其包括如下步骤：
步骤S1：将寻址控制模块和译码控制模块兼容到所述子存储器的内部；
步骤S2：配备寻址控制信号A[max+n:max+1]及译码控制信号HLS[n-1:0]，其中max是指用户输入数据和地址的最高位，n是整数，2n是所需要级联的存储器的个数；
步骤S3：每个子存储器的HLS[n-1:0]的每一位在封装时均固定拉到从全“0”到全“1”的n种编码对应的GND或VDD上，并进入高n位地址模式；
步骤S4：将用户输入的地址信号的高n位A[max+n:max+1]与HLS[n-1:0]进行比较，得到具有选择信息的地址信号AS[max:0]；
步骤S5：所述AS[max:0]信号输入至所述寻址控制模块，寻址控制模块根据AS[max:0]产生最终的寻址到某个子存储器的地址信号A[max:0]，完成寻址。
较佳的实施方式中，在所述的子存储器之间还包括优先级控制信号，以控制各个子存储器的优先级。
较佳的实施方式中，在所述的子存储器之间还包括读写忙的状态信号通讯信号，以对各个子存储器进行读写控制操作。
为了达到上述目的，本发明还提供一种存储器封装方法，其是基于权利要求1－3的级联方法实现的方法，其将所述各个子存储器以叠封的方式进行封装，其具体包括如下步骤：
步骤SS1：将各个子存储器芯片上下交叠；
步骤SS2：将各个子存储器的对应信号两两拉线相连；
步骤SS2：将子存储器引出端口拉至外部引脚，即完成封装。
为了达到上述目的，本发明提供一种存储器级联装置，其包括，一主存储器，所述的主存储器内设置有多个子存储器，其中，每个子存储器内均集成寻址控制模块及译码控制模块，所述的多个子存储器通过内部集成的译码控制模块彼此相连，所述的多个子存储器的相同位置的端口彼此相连，最终作为所述主存储器的端口与外界交互。
实施时，所述的每个子存储器的译码控制模块通过寻址控制模块与该子存储器内部相连。
与现有技术相比，本发明的有益效果在于：
本发明提供一种存储器级联方法，将芯片内部的端口直接引出到外部引脚，没有增加额外的控制器，就可将小容量扩充至大容量，避免了重新开发一套掩膜的费用，同时也不影响子存储器独立工作的读写操作。虽然内部的寻址控制器看似增加了硬件成本，但相对于扩充到大容量所带来的连线和封装的简化来说，是微乎其微的。另外无形中节省了人力财力和时间成本。
并且，此种级联方式中的每个子存储器均完全相同，故可以采用直接叠封封装，简化了封装方式，缩小了封装面积，是成本权衡的结果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明存储器级联方法框图；
图2为本发明存储器级联方法的存储器寻址示意图；
图3为本发明存储器级联方法流程图；
图4为本发明存储器封装方法流程图；
图5为本发明封装方法的一实施例示意图；
图6为本发明存储器装置的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1至图3所示，为本发明存储器级联方法框图、存储器寻址示意图及存储器级联方法流程图；在本发明中，将每个级联的存储器称为一个子存储器模块，本发明的存储器的级联方法包括以下步骤：
步骤S1：将寻址控制模块和译码控制模块兼容到所述子存储器的内部；
步骤S2：所述的子存储器除了配备传统的地址、数据、片选、写使能、输出使能和忙状态标志位外，还需配备寻址控制信号A[max+n:max+1]及译码控制信号HLS[n-1:0]，其中max是指用户输入数据和地址的最高位，n是整数，2n是所需要级联的存储器的个数；
步骤S3：每个子存储器的HLS[n-1:0]的每一位在封装时均固定拉到从全“0”到全“1”的n种编码对应的GND或VDD上，并进入高n位地址模式；
步骤S4：将用户输入的地址信号的高n为A[max+n:max+1]与HLS[n-1:0]进行比较，得到具有选择信息的地址信号AS[max:0]；
步骤S5：所述AS[max:0]信号输入至所述寻址控制模块，寻址控制模块根据AS[max:0]产生最终的寻址到某个子存储器的地址信号A[max:0]，完成寻址。
继续参阅图1所示，在本发明的级联的存储器之间还可包括优先级控制信号，以控制各个子存储器的优先级。其中，MWIP是来自上一级的优先级控制信号，SWIP是传递到下一级的优先级控制信号。MWIP和SWIP由内部控制逻辑根据寻址结果产生。
在本发明的存储器之间还可包括读写忙的状态信号通讯信号（RY/BY信号），以对各个子存储器进行读写控制操作。
以下以128Mword的子存储器为例，对本发明的存储器的级联方法进行详细说明：
假设组成的大存储器容量为256Mword，即所需要级联的存储器的个数2n＝2，则n=1，故HLS[0]＝“0”指向第一级子存储器，在大存储器中对应地址范围为：0000000h～7ffffffh，当A[max+1]=HLS[0]=“0”时，寻址到第一级存储器。HLS[0]=“1”指向第2级子存储器，在大存储器中的地址范围为：8000000h～fffffffh，当A[max+1]=HLS[0]=“1”时，寻址到第二级存储器，最终以此种规范完成寻址。
假设组成的大存储器容量为512Mword，即所需要级联的存储器的个数2n＝4，则n=2,故HLS[1：0]=“00”指向第一级子存储器，在大存储器中对应地址范围为：0000000h～7ffffffh，当A[max+2:max+1]＝HLS[1：0]=“00”时，寻址到第一级存储器。
当HLS[1：0]＝“01”指向第2级子存储器，在大存储器中的地址范围为：8000000h～fffffffh，当A[max+2:max+1]＝HLS[1：0]=“01”，寻址到第二级存储器。
当HLS[1：0]＝“10”指向第3级子存储器，在大存储器中的地址范围为：1000000h～180fffffh，当A[max+2:max+1]＝HLS[1：0]=“10”，寻址到第三级存储器。
当HLS[1：0]＝“11”指向第4级子存储器，在大存储器中的地址范围为：18100000h～1fffffffh，当A[max+2:max+1]＝HLS[1：0]=“11”，寻址到第四级存储器。
因此，本发明的信息存储器级联方法是通过内部配备了寻址控制模块和译码控制模块，通过控制存储器的寻址范围，将用户输入地址A[max+n:0]与2n个子存储器的地址一一对应，不需要在存储器芯片外部增加额外的控制芯片即可正确完成寻址。
以下，提出一种存储器封装方法，其是基于上述存储器的级联方法而实现的，由于对于本发明中的单个子存储器而言，内部结构及端口的位置完全相同，除了外部输入的信号外，还有内部通讯信号，因此，本发明的封装形式采用叠封的方式，即所述的各个子存储器的相同管脚相互连接，这样对应位置上的管脚之间的连接就比较便利。具体步骤参阅图4所示：
本发明的一种存储器封装方法包括如下步骤：
步骤SS1：将各个子存储器芯片上下交叠；
步骤SS2：将各个子存储器的对应信号两两拉线相连；
步骤SS2：将子存储器引出端口拉至外部引脚，在此将引出端口拉至外部引脚，可将多个芯片的同一个引脚直接引出到外部引脚上，即完成封装。
图5为一种封装方法的一实施例示意图，此处的示意图仅仅说明三个情况，首先IP1和IP2上下交叠；其次将对应信号两两拉线相连；在此将引出端口拉至外部引脚，可将多个芯片的同一个引脚直接引出到外部引脚上。
如图6所示，为本发明存储器装置的示意图，通过上述的级联方法和封装方法可制成一存储器装置，该存储器装置包括一主存储器，所述的主存储器内设置有多个子存储器，其中，每个子存储器内均集成寻址控制模块及译码控制模块，所述的多个子存储器通过内部集成的译码控制模块彼此相连，所述的多个子存储器的相同位置的端口彼此相连，最终作为所述主存储器的端口与外界交互。其中：所述的每个子存储器的译码控制模块通过寻址控制模块与该子存储器内部相连。
综上所述，本发明提供一种存储器级联方法，将芯片内部的端口直接引出到外部引脚，没有增加额外的控制器，就可将小容量扩充至大容量，避免了重新开发一套掩膜的费用，同时也不影响子存储器独立工作的读写操作。虽然内部的寻址控制器看似增加了硬件成本，但相对于扩充到大容量所带来的连线和封装的简化来说，是微乎其微的，另外无形中节省了人力财力和时间成本。
并且，此种级联方式中的每个子存储器均完全相同，故可以采用直接叠封封装，简化了封装方式，缩小了封装面积，是成本权衡的结果。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。

Claims (4)

1.一种存储器级联方法，其特征在于，其包括如下步骤：
步骤S1：将寻址控制模块和译码控制模块兼容到子存储器的内部；
步骤S2：配备寻址控制信号A[max+n:max+1]及译码控制信号HLS[n-1:0]，其中max是指用户输入数据的最高位，n是整数，2n是所需要级联的子存储器的个数；
步骤S3：每个子存储器的HLS[n-1:0]的每一位在封装时均固定拉到从全“0”到全“1”的2种编码对应的GND或VDD上，并进入高n位地址模式；
步骤S4：将用户输入的地址信号的高n位A[max+n:max+1]与HLS[n-1:0]进行比较，得到具有选择信息的地址信号AS[max:0]；
步骤S5：所述AS[max:0]信号输入至所述寻址控制模块，寻址控制模块根据AS[max:0]产生最终的寻址到某个子存储器的地址信号A[max:0]，完成寻址。
2.根据权利要求1所述的一种存储器级联方法，其特征在于，在所述的子存储器之间还包括优先级控制信号，以控制各个子存储器的优先级。
3.根据权利要求1所述的一种存储器级联方法，其特征在于，在所述的子存储器之间还包括读写忙的状态信号通讯信号，以对各个子存储器进行读写控制操作。
4.一种存储器封装方法，其特征在于，其是基于权利要求1－3中任一项所述的级联方法实现的方法，其将所述各个子存储器以叠封的方式进行封装，其具体包括如下步骤：
步骤SS1：将各个子存储器芯片上下交叠；
步骤SS2：将各个子存储器的对应信号两两拉线相连；
步骤SS2：将子存储器引出端口拉至外部引脚，即完成封装。
CN201210152079.0A 2012-05-16 2012-05-16 一种存储器级联以及封装方法及其装置 Active CN103426452B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210152079.0A CN103426452B (zh) 2012-05-16 2012-05-16 一种存储器级联以及封装方法及其装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210152079.0A CN103426452B (zh) 2012-05-16 2012-05-16 一种存储器级联以及封装方法及其装置

Publications (2)

Publication Number Publication Date
CN103426452A CN103426452A (zh) 2013-12-04
CN103426452B true CN103426452B (zh) 2016-03-02

Family

ID=49651080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210152079.0A Active CN103426452B (zh) 2012-05-16 2012-05-16 一种存储器级联以及封装方法及其装置

Country Status (1)

Country Link
CN (1) CN103426452B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105204773B (zh) * 2014-06-06 2019-03-05 北京兆易创新科技股份有限公司 一种叠封串行芯片的读取方法
KR102291639B1 (ko) * 2015-07-13 2021-08-20 에스케이하이닉스 주식회사 레디 비지 신호를 출력하는 반도체 메모리 장치 및 그것을 포함하는 메모리 시스템
CN111078150A (zh) * 2019-12-18 2020-04-28 成都定为电子技术有限公司 一种高速存储设备及不间断扩容方法
CN114328283B (zh) * 2021-12-29 2022-11-18 上海芯存天下电子科技有限公司 计数地址获取方法、计数方法、装置、设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101253568A (zh) * 2005-08-30 2008-08-27 美光科技公司 自识别堆叠晶粒半导体组件
CN101971265A (zh) * 2008-03-07 2011-02-09 格马尔托股份有限公司 制造存储电路堆栈和寻址存储电路的方法及对应堆栈和设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090182977A1 (en) * 2008-01-16 2009-07-16 S. Aqua Semiconductor Llc Cascaded memory arrangement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101253568A (zh) * 2005-08-30 2008-08-27 美光科技公司 自识别堆叠晶粒半导体组件
CN101971265A (zh) * 2008-03-07 2011-02-09 格马尔托股份有限公司 制造存储电路堆栈和寻址存储电路的方法及对应堆栈和设备

Also Published As

Publication number Publication date
CN103426452A (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
CN103426452B (zh) 一种存储器级联以及封装方法及其装置
CN103427846B (zh) 动态可重构高速串行总线中错误控制方法
CN101592934A (zh) 可编程逻辑控制器与扩展模块的通信方法
JP2008198202A (ja) メモリシステム及びそのシステムの命令の取扱方法
US8045405B2 (en) Memory system, memory device and command protocol
CN104679507B (zh) NAND Flash编程器烧录映像文件的生成方法及装置
CN111143109B (zh) 一种ecc内存管理器、方法及电子设备
CN107766285B (zh) 一种基于fpga挂载外部存储的复位系统
CN105930287B (zh) 一种单片机超大数据外存扩展系统及其控制方法
CN206209364U (zh) 基于dsp与fpga的控制电路装置
CN103678164A (zh) 一种存储器级联方法和装置
CN101866695B (zh) 一种NandflashU盘控制器读写Norflash存储器的方法
CN204406848U (zh) 基于双fpga芯片的验证开发板
CN201556201U (zh) 可配置串行通信装置
CN205210574U (zh) 一种基于微控制器实现fpga数据配置的双核心控制模块
CN211349331U (zh) 一种数据存储扩展接口系统
CN204288772U (zh) Lcd驱动电路
TWI707362B (zh) 資料寫入方法和儲存控制器
CN208240009U (zh) 数据存储装置与系统
CN110534438A (zh) 一种固态存储ic扩容封装方法及结构
CN103500107A (zh) 一种cpu的硬件优化方法
CN110083567A (zh) 一种芯片架构
CN201917897U (zh) 中央处理器访问外部存储设备的实现电路
CN101458960B (zh) 叠加容量存储器及控制方法
CN101315807B (zh) 一种随机存储器实现不同配置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.