CN110083567A - 一种芯片架构 - Google Patents

一种芯片架构 Download PDF

Info

Publication number
CN110083567A
CN110083567A CN201910340818.0A CN201910340818A CN110083567A CN 110083567 A CN110083567 A CN 110083567A CN 201910340818 A CN201910340818 A CN 201910340818A CN 110083567 A CN110083567 A CN 110083567A
Authority
CN
China
Prior art keywords
communication interface
interface
gate array
programmable gate
array fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910340818.0A
Other languages
English (en)
Other versions
CN110083567B (zh
Inventor
王潘丰
王海力
陈子贤
马明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingwei Qili Beijing Technology Co ltd
Original Assignee
Jing Wei Qi Li (beijing) Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jing Wei Qi Li (beijing) Technology Co Ltd filed Critical Jing Wei Qi Li (beijing) Technology Co Ltd
Priority to CN201910340818.0A priority Critical patent/CN110083567B/zh
Publication of CN110083567A publication Critical patent/CN110083567A/zh
Application granted granted Critical
Publication of CN110083567B publication Critical patent/CN110083567B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control

Abstract

本发明公开了一种芯片架构，包括：现场可编程门阵列FPGA，通信接口，微控制单元MCU；所述通信接口和所述微控制单元MCU设置在所述现场可编程门阵列FPGA接口上；当所述芯片上电时，所述可编程门阵列FPGA根据获取的配置信息将所述通信接口配置为接收信息接口或发送信息接口。本发明公开的芯片架构提供一个更加灵活的配置应用，可以快速响应多变的市场需求。

Description

一种芯片架构
技术领域
本发明芯片领域，具体涉及一种芯片架构。
背景技术
在市场上很多芯片都是移动产业处理器接口MIPI加上一个微控制单元MCU，每一款芯片所能支持的发送和接收通路是固定的，支持的带宽和通道也是固定的。无法满足多变的市场需求，消费类市场的需求又变化很快，比如屏幕的分辨率千变万化，所需要支持的指令也不尽相同。
另外也有一些芯片，例如LATTICE MachXO3是移动产业处理器接口MIPI加上一个现场可编程门阵列FPGA，数据通路是可以通过重新配置进行改变，然而缺少了MCU，很多命令解析以及数据流控制都变的很复杂，因此也增加了时间和芯片成本。
发明内容
本发明实施例的目的在于提供一种芯片架构，用以解决现有存在的技术问题。
为实现上述目的，本发明提供了一种芯片架构，包括：现场可编程门阵列FPGA，通信接口，微控制单元MCU；所述通信接口和所述微控制单元MCU设置在所述现场可编程门阵列FPGA接口上；
当所述芯片上电时，所述可编程门阵列FPGA根据获取的配置信息将所述通信接口配置为接收信息接口或发送信息接口。
优选地，还包括第一存储器，所述第一存储器被配置为存储所述微控制单元MCU的相关程序，所述微控制单元MCU被配置为对所述通信接口接收的信息解析并通过所述可编程门阵列FPGA进行数据处理，最后将数据处理结果通过所述通信接口发送输出。
优选地，所述通信接口包括第一通信接口和第二通信接口，所述第一通信接口被所述可编程门阵列FPGA根据配置信息配置为接收信息接口，所述第二通信接口被所述可编程门阵列FPGA根据配置信息配置为发送信息接口；或所述第一通信接口被所述可编程门阵列FPGA根据配置信息配置为发送信息接口，所述第二通信接口被所述可编程门阵列FPGA根据配置信息配置为接收信息接口。
优选地，所述第一通信接口和第二通信接口为移动产业处理器接口MIPI。
优选地，所述通信接口还包括第三通信接口，所述第一通信接口和所述第二通信接口被所述可编程门阵列FPGA根据配置信息配置为接收信息接口，所述第三通信接口被所述可编程门阵列FPGA根据配置信息配置为发送信息接口；或所述第一通信接口和所述第二通信接口被所述可编程门阵列FPGA根据配置信息配置为发送信息接口，所述第三通信接口被所述可编程门阵列FPGA根据配置信息配置为接收信息接口。
优选地，所述第三通信接口为LVDS IO接口。
优选地，所述移动产业处理器接口MIPI包括端口物理层PHY和控制器，所述控制器与所述端口物理层PHY通信，所述控制器与所述端口物理层PHY分别与所述可编程门阵列FPGA连接，所述端口物理层PHY获取数据信息后，所述控制器将所述数据信息进行预处理后，发送至所述可编程门阵列FPGA进行后处理。
优选地，还包括第二存储器，所述第二存储器通过通用输入输出端口GPIO与所述现场可编程门阵列FPGA连接，所述第二存储器用于存储配置信息。
优选地，所述微控制单元MCU为8051处理器，ARM处理器，RISC-V处理器，MIPS处理器。
本发明实施例提供的一种芯片架构，将现场可编程门阵列FPGA和微控制单元MCU集成于一个芯片上，形成单芯片，这样可以兼顾现场可编程门阵列FPGA和微控制单元MCU的优点，通过现场可编程门阵列FPGA可以重新配置数据通路，通过微控制单元MCU可解析很多命令以及控制数据流，通过本发明公开的芯片架构提供一个更加灵活的配置应用，可以快速响应多变的市场需求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明公开实施例的一种芯片架构的结构示意图；
图2为本发明公开实施例的另一种芯片架构的结构示意图；
图3为本发明公开实施例的另一种芯片架构的结构示意图；
图4为本发明公开实施例的另一种芯片架构的结构示意图；
图5为本发明公开实施例的另一种芯片架构的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
本发明实施例公开的技术方案具体可以应用在电子产品之间的数据传输或者电子产品之间相互控制的场景，如通过一个电子产品控制另一个显示器，或者将一个电子产品上的内容显示在另外的电子产品上，上述电子产品可以为电脑，电视，平板，手机，不限于此。
本发明公开的芯片架构主要的处理功能由FPGA加上MCU来完成，MIPI以及LVDS IO作为主要数据出入口。在整个芯片中FPGA为主，MCU居辅助地位，根据配置信息决定是否接入架构中的MCU，如果逻辑转换简单，FPGA的资源够用，就不需接入架构中的MCU，所有IP，包括MIPI，LVDS IO，MCU，SPRAM(第一存储器)，GPIO等均接入FPGA，通过FPGA进行互联互通。
此芯片架构在保证最小资源的同时，提供了充分的灵活性，可以重新配置数据通路，达到了成本和易用性的平衡。
如图1所示，本发明实施例提供了一种芯片架构，包括：微控制单元MCU 01，现场可编程门阵列FPGA 02，通信接口03，上述微控制单元MCU 01，现场可编程门阵列FPGA 02和通信接口03被集成于同一个芯片中，即上述现场可编程门阵列FPGA 02为嵌入式的FPGA内核，并可以提供丰富的接口，上述微控制单元MCU 01采用嵌入式的MCU，通过现场可编程门阵列FPGA 02去扩展存储空间和存储通路，通过微控制单元MCU可解析很多命令以及控制数据流。
优选地，还包括，第一存储器07，上述微控制单元MCU 01，现场可编程门阵列FPGA02，通信接口03和第一存储器07被集成于同一个芯片中。
在上述芯片中以上述现场可编程门阵列FPGA 02为中心，上述微控制单元MCU 01，现场可编程门阵列FPGA 02，通信接口03和第一存储器07设置在上述现场可编程门阵列FPGA 02的周围，即上述微控制单元MCU 01，现场可编程门阵列FPGA 02，通信接口03和第一存储器07分别设置在上述现场可编程门阵列FPGA 02的接口上，当上述芯片上电时，上述现场可编程门阵列FPGA 02获取上述配置信息，根据配置信息对上述现场可编程门阵列FPGA02的内部工作逻辑进行配置，将上述通信接口03配置为发送或者接收信息接口，将上述第一存储器07配置为存储上述微控制单元MCU的相关程序，将上述微控制单元MCU 01配置为用于对上述通信接口接收的信息解析并通过上述可编程门阵列FPGA 02进行数据处理，最后将数据处理结果通过上述通信接口发送输出。
上述微控制单元MCU 01通过扩展接口与上述可编程门阵列FPGA 02连接，这样可以扩展微控制单元MCU 01功能，在本发明的实施例中，上述扩展接口与上述可编程门阵列FPGA 02中的寄存器连接，这样可以将微控制单元MCU 01指令集写入上述寄存器，上述可编程门阵列FPGA 02读取存储在上述寄存器指令并执行，寄存器是有限存贮容量的高速存贮部件，它可用来暂存指令、数据和地址。
本发明公开的实施例，是否需要配置上述微控制单元MCU的工作逻辑，取决于芯片上电时上述可编程门阵列FPGA 02获取的配置信息。
上述第一存储器07还可用于存储所述第一通信接口03接收的数据，上述微控制单元MCU 01对上述第一存储器07中存储的获取的数据进行解析并控制上述现场可编程门阵列FPGA 02进行数据处理，或上述微控制单元MCU 01会对接收的数据格式与将要输出的数据格式进行识别，上述微控制单元MCU 01会控制上述现场可编程门阵列FPGA 02对接收的数据信息进行格式转化以匹配输出的格式，最后通过上述通信接口03发送输出。
在一个优选的实施例中，上述通信接口03根据具体的配置信息，进行任意的配置其的具体功能。
在一个优选的实施例中，上述通信接口03为移动产业处理器接口MIPI，上述移动产业处理器接口MIPI包括端口物理层PHY和控制器。上述控制器与上述端口物理层PHY通信，上述控制器和上述端口物理层PHY与上述可编程门阵列FPGA 02连接，上述端口物理层PHY获取数据信息后，上述控制器将上述数据信息进行预处理后，发送至上述可编程门阵列FPGA 02进行后处理，即上述微控制单元MCU 01解析上述可编程门阵列FPGA 02获取的数据信息，并通过上述可编程门阵列FPGA 02进行数据处理，通过上述通信接口03发送输出。
优选地，上述通信接口03为移动产业处理器接口MIPI，上述移动产业处理器接口MIPI包括端口物理层PHY，上述端口物理层PHY与上述可编程门阵列FPGA 02连接，上述端口物理层PHY接收到数据信息后，发送至上述可编程门阵列FPGA 02进行处理，即，上述微控制单元MCU 01解析上述可编程门阵列FPGA 02获取的数据信息，并通过上述可编程门阵列FPGA 02进行数据处理，通过上述通信接口03发送输出。
在一个优选的实施例中，上述通信接口03为两组，分别为第一通信接口04和第二通信接口05，上述第一通信接口04被配置为接收信息接口，上述第二通信接口05被配置为发送信息接口；或上述第一通信接口04被配置为发送信息接口，上述第二通信接口05被配置为接收信息接口，即通信接口03为多个时，在芯片上电时，上述现场可编程门阵列FPGA02根据获取的配置信息对上述第一通信接口04和第二通信接口05配置为发送信息接口或接收信息接口。
如图2所示，在一个优选的实施例中，上述通信接口03还包括第三通信接口06，所述第一通信接口04和所述第二通信接口05配置为接收信息接口，上述第三通信接口06配置为发送信息接口，上述第三通信接口06设置在上述现场可编程门阵列FPGA接口上，上述第三通信接口06根据需求被配置为接收信息或发送信息接口，上述第三通信接口06是为了匹配不同格式的显示器或者其它的电子产品，这样可以使本发明实施例公开的芯片结构应用更广泛。
如图3-图5所示，如图3所示，本实施例中所述第一通信接口04和所述第二通信接口05配置为发送信息接口，上述第三通信接口06配置为接收信息接口。
图4所示，本实施例中所述第三通信接口06和所述第二通信接口05配置为接送信息接口，上述第一通信接口04配置为发送信息接口。
图5所示，本实施例中所述第三通信接口06和所述第一通信接口04配置为接送信息接口，上述第二通信接口04配置为发送信息接口。
本发明公开的实施例第三通信接口06为LVDSIO接口。
在本发明中上述通信接口可以根据配置信息进行任意的配置，不限于本实施例的方案，当然通信接口数目根据具体的情况进行设置。
在一个优选的实施例中，上述现场可编程门阵列FPGA 02上设置有端口扩展器GPIO 08，上述端口扩展器GPIO 08用于外接第二存储器，当第一存储器07存储空间不够时，可以增加外接第二存储器(未示出)，同样，上述第二存储器(未示出)用于存储配置信息，上述配置信息烧录至第二存储器中，第二存储器为FLASH存储器。
在一个优选的实施例中，上述微控制单元MCU 01为8051处理器，ARM处理器，RISC-V处理器，MIPS处理器。
上述8051为一种8位元的单芯片微控制器，属于MCS-51单芯片的一种。
上述ARM为低功耗成本的第一款RISC微处理器。
上述RISC-V为基于开源架构RISC-V设计的处理器。
上述MIPS为无内部互锁流水级的微处理器。
具体的，上述通信接口03可以根据需求被配置为接收或发送信息接口，通信接口03可以连接电子产品，此电子产品可以为手机，电视，平板，不限于此，当通信接口03接收的数据信息后，当两个电子产品之间的分辨率不一致时，上述微控制单元MCU 01会根据接收的数据格式与将要输出的数据格式进行识别，上述微控制单元MCU 01会控制上述现场可编程门阵列FPGA 02对接收的数据信息进行格式转化以匹配输出的格式。
本发明公开的实施例中，上述通信接口03数量没有限制，不限制上述现场可编程门阵列FPGA 02的大小，不限制上述微控制单元MCU 01的类型，上述微控制单元MCU 01被作为屏幕显示器命令的解析器。
本发明实施例的一种芯片架构，将现场可编程门阵列FPGA和微控制单元MCU集成于一个芯片上，形成单芯片，这样可以兼顾现场可编程门阵列FPGA和微控制单元MCU的优点，通过现场可编程门阵列FPGA可以重新配置数据通路，通过微控制单元MCU可解析很多命令以及控制数据流，通过本发明公开的芯片架构提供一个更加灵活的配置应用，可以快速响应多变的市场需求。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。范围。

Claims (9)

1.一种芯片架构，其特征在于，包括：现场可编程门阵列FPGA，通信接口，微控制单元MCU；所述通信接口和所述微控制单元MCU设置在所述现场可编程门阵列FPGA接口上；
当所述芯片上电时，所述可编程门阵列FPGA根据获取的配置信息将所述通信接口配置为接收信息接口或发送信息接口。
2.如权利要求1所述的一种芯片结构，其特征在于，还包括第一存储器，所述第一存储器被配置为存储所述微控制单元MCU的相关程序，所述微控制单元MCU被配置为对所述通信接口接收的信息解析并通过所述可编程门阵列FPGA进行数据处理，最后将数据处理结果通过所述通信接口发送输出。
3.如权利要求1所述的一种芯片结构，其特征在于，所述通信接口包括第一通信接口和第二通信接口，所述第一通信接口被所述可编程门阵列FPGA根据配置信息配置为接收信息接口，所述第二通信接口被所述可编程门阵列FPGA根据配置信息配置为发送信息接口；或所述第一通信接口被所述可编程门阵列FPGA根据配置信息配置为发送信息接口，所述第二通信接口被所述可编程门阵列FPGA根据配置信息配置为接收信息接口。
4.如权利要求3所述的一种芯片结构，其特征在于，所述第一通信接口和第二通信接口为移动产业处理器接口MIPI。
5.如权利要求3所述的一种芯片结构，其特征在于，所述通信接口还包括第三通信接口，所述第一通信接口和所述第二通信接口被所述可编程门阵列FPGA根据配置信息配置为接收信息接口，所述第三通信接口被所述可编程门阵列FPGA根据配置信息配置为发送信息接口；或所述第一通信接口和所述第二通信接口被所述可编程门阵列FPGA根据配置信息配置为发送信息接口，所述第三通信接口被所述可编程门阵列FPGA根据配置信息配置为接收信息接口。
6.如权利要求5所述的一种芯片结构，其特征在于，所述第三通信接口为LVDS IO接口。
7.如权利要求4所述的一种芯片结构，所述移动产业处理器接口MIPI包括端口物理层PHY和控制器，所述控制器与所述端口物理层PHY通信，所述控制器与所述端口物理层PHY分别与所述可编程门阵列FPGA连接，所述端口物理层PHY获取数据信息后，所述控制器将所述数据信息进行预处理后，发送至所述可编程门阵列FPGA进行后处理。
8.如权利要求2所述的一种芯片结构，其特征在于，还包括第二存储器，所述第二存储器通过通用输入输出端口GPIO与所述现场可编程门阵列FPGA连接，所述第二存储器用于存储配置信息。
9.如权利要求1至7任一项所述的一种芯片结构，其特征在于，所述微控制单元MCU为8051处理器，ARM处理器，RISC-V处理器，MIPS处理器。
CN201910340818.0A 2019-04-25 2019-04-25 一种芯片架构 Active CN110083567B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910340818.0A CN110083567B (zh) 2019-04-25 2019-04-25 一种芯片架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910340818.0A CN110083567B (zh) 2019-04-25 2019-04-25 一种芯片架构

Publications (2)

Publication Number Publication Date
CN110083567A true CN110083567A (zh) 2019-08-02
CN110083567B CN110083567B (zh) 2021-09-03

Family

ID=67416908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910340818.0A Active CN110083567B (zh) 2019-04-25 2019-04-25 一种芯片架构

Country Status (1)

Country Link
CN (1) CN110083567B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112099853A (zh) * 2020-09-17 2020-12-18 广东高云半导体科技股份有限公司 基于fpga实现的risc-v处理器、fpga芯片及片上系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060143526A1 (en) * 2004-12-14 2006-06-29 Woon-Seob So Apparatus for developing and verifying system-on-chip for internet phone
CN101146131A (zh) * 2006-09-15 2008-03-19 中兴通讯股份有限公司 千兆与十/百/千兆接口自适应的以太网桥接器
CN104050067A (zh) * 2014-05-23 2014-09-17 北京兆易创新科技股份有限公司 Fpga在mcu芯片中工作的方法和装置
CN104156188A (zh) * 2014-08-04 2014-11-19 西安电子科技大学 一种高帧频红外场景生成与输出系统及方法
CN104217667A (zh) * 2014-09-05 2014-12-17 武汉精测电子技术股份有限公司 实现command模式的mipi模组测试方法和测试系统
CN204795430U (zh) * 2015-06-15 2015-11-18 深圳市美德医疗电子技术有限公司 一种具有镜像翻转功能的hdmi音视频信号传输装置
CN206946438U (zh) * 2017-05-08 2018-01-30 广州美凯信息技术股份有限公司 一种基于光纤kvm系统的多源板卡
CN109672838A (zh) * 2018-12-17 2019-04-23 深圳市永诺摄影器材股份有限公司 数据转换装置及图像传输系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060143526A1 (en) * 2004-12-14 2006-06-29 Woon-Seob So Apparatus for developing and verifying system-on-chip for internet phone
CN101146131A (zh) * 2006-09-15 2008-03-19 中兴通讯股份有限公司 千兆与十/百/千兆接口自适应的以太网桥接器
CN104050067A (zh) * 2014-05-23 2014-09-17 北京兆易创新科技股份有限公司 Fpga在mcu芯片中工作的方法和装置
CN104156188A (zh) * 2014-08-04 2014-11-19 西安电子科技大学 一种高帧频红外场景生成与输出系统及方法
CN104217667A (zh) * 2014-09-05 2014-12-17 武汉精测电子技术股份有限公司 实现command模式的mipi模组测试方法和测试系统
CN204795430U (zh) * 2015-06-15 2015-11-18 深圳市美德医疗电子技术有限公司 一种具有镜像翻转功能的hdmi音视频信号传输装置
CN206946438U (zh) * 2017-05-08 2018-01-30 广州美凯信息技术股份有限公司 一种基于光纤kvm系统的多源板卡
CN109672838A (zh) * 2018-12-17 2019-04-23 深圳市永诺摄影器材股份有限公司 数据转换装置及图像传输系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
TOSHIBA CORPORATION: "TC358774XBG/TC358775XBG", 《HTTPS://TOSHIBA.SEMICON-STORAGE.COM/AP-EN/SEMICONDUCTOR/PRODUCT/INTERFACE-BRIDGE-ICS-FOR-MOBILE-PERIPHERAL-DEVICES/DISPLAY-INTERFACE-BRIDGE-ICS/DETAIL.TC358775XBG.HTML》 *
邓小松，黄虎: "基于MCU+FPGA的航空总线接口板测试平台设计", 《ELECTRONIC ENGINEERING & PRODUCT WORLD》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112099853A (zh) * 2020-09-17 2020-12-18 广东高云半导体科技股份有限公司 基于fpga实现的risc-v处理器、fpga芯片及片上系统
CN112099853B (zh) * 2020-09-17 2021-10-29 广东高云半导体科技股份有限公司 基于fpga实现的risc-v处理器、fpga芯片及片上系统

Also Published As

Publication number Publication date
CN110083567B (zh) 2021-09-03

Similar Documents

Publication Publication Date Title
CN104956347B (zh) 将一种互连协议的枚举和/或配置机制用于不同的互连协议
CN105051706B (zh) 用于具有pcie协议栈的低功率phy的操作的设备、方法和系统
CN108027791A (zh) 多节点网络中的输入/输出信号桥接和虚拟化
CN103064805B (zh) Spi控制器及通信方法
CN101236601B (zh) 图像识别加速装置及具有图像识别加速装置的微处理器芯片
CN110109872B (zh) 一种遥感卫星异构数据统一存储管理装置
CN107980215A (zh) 一种协议转换器及协议转换方法
CN101150485A (zh) 一种零拷贝缓冲区队列网络数据发送的管理方法
CN103944982A (zh) 一种异构传感网络的数据采集控制装置及方法
CN105159695B (zh) 一种基于非易失控制的射频模块初始化系统及方法
CN203812236U (zh) 一种基于处理器和现场可编程门阵列的数据交换系统
CN101000550A (zh) 一种嵌入式系统远程在线再配置方法
CN102567280A (zh) 一种基于dsp和fpga的计算机硬件平台设计方法
CN104242981B (zh) 一种基于软件无线电的嵌入式通讯装置
US11586439B2 (en) Detecting infinite loops in a programmable atomic transaction
CN104156333A (zh) 一种基于fpga的uart多接口扩展系统和方法
CN103678187A (zh) 一种微控制单元及其控制方法
CN102981827A (zh) 一种基于中间件的显示界面数据处理方法及平台
CN103378994A (zh) 一种通信设备的测试方法及终端
CN102821491A (zh) 物联网传感器智能采集与网络自适应控制器
CN110083567A (zh) 一种芯片架构
CN206100049U (zh) 一种协议转换器
CN110012181A (zh) 定时控制器、包括其的调制解调器芯片和集成电路
CN110968544B (zh) 一种基于嵌入式自旋转移力矩磁随机存储器的SoC存储系统
CN203217927U (zh) 一种无发送卡的低成本的led同步显示控制系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 100176 601, Floor 6, Building 5, Yard 8, Kegu 1st Street, Economic and Technological Development Zone, Daxing District, Beijing (Yizhuang Group, High end Industrial Area, Beijing Pilot Free Trade Zone)

Patentee after: Jingwei Qili (Beijing) Technology Co.,Ltd.

Address before: 102600 4022, floor 4, building 36, yard 1, Desheng North Street, economic and Technological Development Zone, Daxing District, Beijing (centralized office area)

Patentee before: JINGWEI QILI (BEIJING) TECHNOLOGY Co.,Ltd.