CN105159695B - 一种基于非易失控制的射频模块初始化系统及方法 - Google Patents

一种基于非易失控制的射频模块初始化系统及方法 Download PDF

Info

Publication number
CN105159695B
CN105159695B CN201510395055.1A CN201510395055A CN105159695B CN 105159695 B CN105159695 B CN 105159695B CN 201510395055 A CN201510395055 A CN 201510395055A CN 105159695 B CN105159695 B CN 105159695B
Authority
CN
China
Prior art keywords
radio
frequency module
volatile
configuration information
memory array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510395055.1A
Other languages
English (en)
Other versions
CN105159695A (zh
Inventor
王逸群
刘勇攀
杨华中
盛骁
李泽伟
武通达
王忠俊
内貴崇
谷内光治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Rohm Co Ltd
Original Assignee
Tsinghua University
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Rohm Co Ltd filed Critical Tsinghua University
Priority to CN201510395055.1A priority Critical patent/CN105159695B/zh
Priority to US14/830,002 priority patent/US9543996B2/en
Priority to JP2015161653A priority patent/JP6643568B2/ja
Publication of CN105159695A publication Critical patent/CN105159695A/zh
Application granted granted Critical
Publication of CN105159695B publication Critical patent/CN105159695B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1607—Supply circuits
    • H04B1/1615—Switching on; Switching off, e.g. remotely
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/38—TPC being performed in particular situations
    • H04W52/50—TPC being performed in particular situations at the moment of starting communication in a multiple access environment

Abstract

本发明涉及一种基于非易失控制的射频模块初始化系统及方法，上述方法包括：S1，非易失存储阵列存储初始化射频模块的配置信息，在接收到掉电指令时，备份所述配置信息；S2，在接收到上电指令时，射频模块初始化加速器从所述非易失存储阵列读取所述配置信息，将所述配置信息发送至所述射频模块，以初始化所述射频模块。通过本发明的技术方案，能够提高射频模块的初始化速度，降低了节点能量消耗，并能够支持多类型射频模块的初始化，节省了硬件资源，提高了系统的可拓展性。

Description

一种基于非易失控制的射频模块初始化系统及方法
技术领域
本发明涉及无线通信技术领域，具体而言，涉及一种基于非易失控制的射频模块初始化系统和一种基于非易失控制的射频模块初始化方法。
背景技术
随着移动互联网与物联网的兴起，无线通信逐渐成为信息获取与传播的主要途径。在用户的移动设备与大量的物联网终端上，往往集成多种无线射频模块，诸如WiFi、蓝牙、Zigbee、3G、LTE射频前端等。为了在不同的信道条件下提供较好的服务质量，这些射频模块在工作时往往具有较大的功耗，占据智能终端整体功耗的较大比重。而随着设备的小型化，低成本的发展趋势，智能终端储能元件会越来越小，能量越来越有限，甚至采用诸如太阳能，振动等能量采集的供能模式。因此要求智能设备具备更低的功耗，同时具备在供能不足、间断供电条件下工作的能力。射频模块由于自身功耗较大，会被频繁地关断，只在需要时被唤醒，如此降低智能终端的平均功耗，提高待机时间与工作寿命。射频模块关断后的唤醒需要完成初始化的过程，即重新写入配置信息与缓存数据。
在传统的智能终端中，射频模块的初始化过程由处理器通过软件方式配置完成，该方法要求处理器先进行初始化，再通过软件方式初始化射频模块。这样的初始化过程很长，造成较大的能量浪费。在采用能量采集的终端中，会造成较大的时间开销和能量浪费，甚至会造成射频模块无法启动工作。
发明内容
本发明所要解决的技术问题是，如何在掉电时保存掉电前的数据，并在上电后快速初始化射频模块，降低时间开销和能量消耗。
为此目的，本发明提出了一种基于非易失控制的射频模块初始化方法，包括：
S1，非易失存储阵列存储初始化射频模块的配置信息，在接收到掉电指令时，备份所述配置信息；
S2，在接收到上电指令时，射频模块初始化加速器从所述非易失存储阵列读取所述配置信息，将所述配置信息发送至所述射频模块，以初始化所述射频模块。
同时本发明还提出了一种基于非易失控制的射频模块初始化系统，包括：非易失存储阵列，用于存储初始化射频模块的配置信息，在接收到掉电指令时，备份所述配置信息；可重构射频模块控制器，在接收到上电指令时，从所述非易失存储阵列读取所述配置信息，并将所述配置信息发送至前端接口电路；所述前端接口电路，用于根据预设协议将所述配置信息发送至所述射频模块，以初始化所述射频模块。
优选地，所述非易失存储阵列为非易失存储器或非易失寄存器组，其中，所述非易失寄存器组包括多个非易失触发器和一个非易失读写控制器。
优选地，所述非易失读写控制器在接收到掉电指令时，根据所述配置信息的数据量和/或复杂度确定用于备份所述配置信息的非易失触发器，并向所述非易失触发器发送预设时序的控制信号，以使所述非易失触发器备份所述配置信息。
优选地，所述可重构射频模块控制器包括：非易失FPGA，用于根据需要初始化的目标射频模块的型号进行编程，以切换所述前端接口电路与所述目标射频模块相对应；非易失编程信息存储器，用于存储所述非易失FPGA的编程信息，并在接收到掉电指令时，备份所述编程信息，在接收到上电指令时，恢复所述编程信息。
优选地，所述前端接口电路包括：数据缓存器，用于存储从所述射频模块读取到的射频收发数据；串并转换器，其中，所述串并转换器包括：分频器，用于对所述前端接口电路接收到的系统时钟进行分频，得到串口时钟信号，并将串口时钟信号发送至输入输出移位器；所述输入输出移位器，用于产生串口数据信号；时序控制电路，用于将所述串口时钟信号与所述串口数据信号对齐，以生成与所述预设协议相符的波形。
优选地，还包括：处理器，用于根据接收到的写入指令，将所述配置信息写入所述非易失存储阵列，根据接收到的开启或关闭指令，开启或关闭所述可重构射频模块控制器，以及根据接收到的控制指令，控制所述可重构射频模块控制器进行接收或发送操作。
优选地，还包括：射频模块选择器，根据来自所述处理器的选择指令，向所述可重构射频模块控制器发送选择信号，以使所述可重构射频模块控制器从所述非易失存储阵列读取目标配置信息，并初始化目标射频模块。
优选地，所述可重构射频模块控制器还用于控制所述前端接口电路从所述射频模块读取数据，并获取读取到的数据以存储至所述非易失存储阵列。
优选地，所述前端接口电路还用于根据所述目标配置信息切换前端接口类型，以与所述目标射频模块相对应。
通过上述技术方案，能够在系统掉电之后备份初始化射频模块的配置信息，并在上电后快速恢复配置信息来初始化射频模块，无需处理器重新生成配置信息进行初始化，从而提高了射频模块的初始化速度，降低了节点能量消耗，并能够支持多类型射频模块的初始化，节省了硬件资源，提高了系统的可拓展性。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出了根据本发明一个实施例的基于非易失控制的射频模块初始化方法的示意流程图；
图2A至图2C示出了根据本发明一个实施例的基于非易失控制的射频模块初始化系统的结构示意图；
图3示出了根据本发明实施例的基于非易失控制的射频模块初始化系统的具体结构示意图；
图4示出了根据本发明一个实施例的非易失存储阵列的结构示意图；
图5示出了根据本发明一个实施例的可重构射频模块控制器的结构示意图；
图6示出了根据本发明一个实施例的前端接口电路的结构示意图；
图7A至图7D示出了根据本发明一个实施例的基于非易失控制的射频模块初始化系统的工作流程示意图；
图8示出了根据本发明一个实施例的初始化时间与现有技术中初始化时间的比较图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
如图1所示，根据本发明一个实施例的射频模块初始化方法，包括：
S1，非易失存储阵列存储初始化射频模块的配置信息，在接收到掉电指令时，备份配置信息；
S2，在接收到上电指令时，射频模块初始化加速器从所述非易失存储阵列读取所述配置信息，将所述配置信息发送至所述射频模块，以初始化所述射频模块。
如图2A所示，本实施例中的射频模块可以通过射频模块初始化加速器进行初始化，首先由非易失存储阵列向射频模块初始化加速器发送具体的配置数据，然后由射频模块初始化加速器向相应的射频模块发送具体的初始化读写控制数据，以初始化相应的射频模块。
其中的非易失存储阵列和射频模块初始化加速器可以构成一个射频模块初始化系统来对射频模块进行初始化。
如图2B所示，根据本发明一个实施例的射频模块初始化系统和具体初始化的射频电路可以设置在一块芯片上，系统和射频模块可以采用高速的片上互联线来进行数据传输，从而进一步提高射频模块初始化的速度。
如图2C所示，根据本发明一个实施例的射频模块初始化系统和射频模块可以分别设置在两块芯片上，两块芯片通过特定的结构连接，这种连接结构可以支持一个射频模块初始化系统对多个射频模块芯片进行初始化，使得初始化操作更具灵活性。
如图3所示，根据本发明一个实施例的基于非易失控制的射频模块初始化系统具体包括：非易失存储阵列11，用于存储初始化射频模块的配置信息，在接收到掉电指令时，备份配置信息；可重构射频模块控制器12，在接收到上电指令时，从非易失存储阵列读取配置信息，并将配置信息发送至前端接口电路13；前端接口电路13，用于根据预设协议将配置信息发送至射频模块，以初始化射频模块。
其中，非易失存储阵列11通过可重构射频模块控制器12对射频模块进行初始化，可重构射频模块控制器12是具体的硬件，通过硬件来实现数据传输和接口切换，进而来对射频模块进行读写操作，可以提高初始化的速度。
需要说明的是，初始化的射频模块可以为多个，不同的射频模块可以是相同类型的，也可以是不同类型的。系统除了包括非易失存储阵列11、可重构射频模块控制器12和前端接口电路13，还包括处理器14和射频模块选择器15。本实施例中的可重构射频模块控制器12和前端接口电路13以及射频模块选择器15可以共同实现图2A中射频模块初始化加速器的相关功能。
优选地，非易失存储阵列11为非易失存储器或非易失寄存器组，其中，非易失寄存器组包括多个非易失触发器和一个非易失读写控制器。
优选地，非易失读写控制器在接收到掉电指令时，根据配置信息的数据量和/或复杂度确定用于备份配置信息的非易失触发器，并向非易失触发器发送预设时序的控制信号，以使非易失触发器备份配置信息。
非易失存储阵列11可以按字节寻址访问，其大小和组织结构由应用和所选模块类型决定。以无线传感网应用为例，若处理器选取8位C8051，射频模块选取Zigbee TI-CC2420，由于配置信息和单帧数据包的内容并不多，非易失存储阵列11可选取8bit位宽，7-8bit地址线的结构，存储空间为128Byte或256Byte。非易失存储阵列11可以被划分为两个地址空间，其中，低地址空间存放射频模块的配置信息，高地址空间用于存放数据包数据。考虑到大部分射频模块的配置信息量较少，如TI-CC2420模块的配置信息仅需16-18字节，因此分配给配置信息的存储空间以32字节为宜，剩余的存储空间分配给数据包。
若非易失存储阵列11为非易失寄存器组，则该非易失寄存器组由多个非易失触发器和一个非易失读写控制器构成，具体结构如图4所示。非易失触发器采用混合电路结构，由普通的主从触发器与非易失存储单元组合而成，所有的触发器由一个非易失读写控制器控制掉电备份与上电恢复操作，保证掉电时数据能够并行备份至非易失存储单元中。非易失读写控制器是一个状态机，在接收到掉电上电指令后，产生特定时序的读写控制信号提供给非易失触发器，完成对非易失触发器的数据备份与恢复。
非易失存储阵列11可以是FLASH、铁电存储器、磁存储器等，由于其具有非易失性，在掉电后其保存的数据不丢失，再次上电后，可以直接恢复之前保存的数据继续进行操作，从而快速对射频模块进行初始化，使其能稳定工作在频繁掉电的条件下，实现快速休眠(掉电)唤醒(上电)和较低的休眠唤醒能耗。
如图5所示，优选地，可重构射频模块控制器12包括：非易失FPGA，用于根据需要初始化的目标射频模块的型号进行编程，以切换前端接口电路13与目标射频模块相对应；非易失编程信息存储器，用于存储所述非易失FPGA的编程信息，并在接收到掉电指令时，备份所述编程信息，在接收到上电指令时，恢复所述编程信息。
由于可重构射频模块控制器12是可重构的，即可根据实际需要重新配置其逻辑，根据外部所使用射频模块的型号动态切换相应的控制电路，实现对射频模块的硬件初始化功能。具体由一个非易失性FPGA与非易失编程信息存储器(如EEPROM)构成，其中的非易失性FPGA可以是芯片，也可以是具体的电路模块。由于非易失编程信息存储器也可以在掉电之后重新上电时，快速恢复编程信息，从而迅速地切换前端接口电路13，进一步提高初始化射频模块的速度。
可重构射频模块控制器12可以根据外部所使用射频模块的型号动态切换相应的控制电路，实现对多种射频模块的硬件初始化功能。其中的FPGA既能针对新的射频模块实现灵活编程，也能通过可重构极大地节省硬件资源。非易失编程信息存储器则用来存放不同射频模块的可重构配置信息。
对于单个射频模块而言，其控制可以由有限状态机实现，有限状态机可以完全模拟射频模块的初始化流程。以TI-CC2420射频模块为例，有限状态机可以完成频道选择、打开地址译码、设置信道空闲阈值、开启晶振、填充基带FIFO，进入侦听状态等一系列初始化流程。对于特定的射频模块，初始化流程固定不变，因此控制器可以完全使用硬件化的有限状态机实现。
并且，对于不同的射频模块，初始化过程中的很多步骤都是相同的，仅仅寄存器地址与寄存器配置格式略有差异，在这种情况下，不同的射频模块间很多硬件单元可以进行复用，不需要对每个射频模块都重新设计状态机，只需对有差异的部分进行重构设计。这种可重构的设计可以使用FPGA很方便地实现，在FPGA中，控制器由固定逻辑和可重构逻辑组成。在综合工具的优化下，相同的硬件结构被尽可能地复用，作为固定逻辑保留在非易失FPGA中；而不同硬件结构作为可重构逻辑接受在线配置。当切换射频模块时需要从非易失性存储器中读取配置信息，完成对FPGA可重构逻辑的硬件配置。
使用FPGA既能针对不同的射频模块实现灵活编程，也能通过可重构大大节省硬件资源，非易失编程信息存储器为小容量非易失性存储器，可以方便地存放不同射频模块的可重构配置信息。
进一步地，该FPGA可以为非易失性FPGA，非易失FPGA的逻辑单元包含门阵列和非易失存储单元，表征门阵列逻辑功能与连接关系的配置信息存放在非易失存储单元中，从而在掉电时硬件信息能够被自动备份，上电时能在数十微秒的时间内恢复硬件配置，进一步提高整体系统的初始化过程，备份与恢复操作由掉电上电指令触发。
如图6所示，优选地，前端接口电路13包括：数据缓存器，用于存储从射频模块读取到的射频收发数据；串并转换器，其中，串并转换器包括：分频器，用于对前端接口电路接收到的系统时钟进行分频，得到串口时钟信号，并将串口时钟信号发送至输入输出移位器；输入输出移位器，用于产生串口数据信号；时序控制电路，用于将串口时钟信号与串口数据信号对齐，以生成与预设协议相符的波形。
前端接口电路13将可重构射频模块控制器12产生的控制数据转化为射频模块可识别的接口信号。前端接口电路13从可重构射频模块控制器12或处理器14接受并行数据，再将数据通过通用接口发送给射频模块，通常以SPI、I2C或USB的串行接口为主。在实际应用中，可根据所配置的射频模块型号切换接口类型。具体的通信协议由可重构射频模块控制器12或处理器14配置。
前端接口电路13由数据缓存器和串并转换器构成。数据缓存器用来存放待串行发送的数据，由具有一定大小的寄存器组构成。串并转换器包含分频器、输入输出移位器和时序控制电路。分频器对系统时钟进行分频，产生串口时钟信号，同时也对移位器提供时钟信号。输入输出移位器用来产生串口数据信号，时序控制电路将串口时钟信号与串口数据信号对齐，并生成满足特定通信协议的波形。
优选地，还包括：处理器14，用于根据接收到的写入指令，将配置信息写入非易失存储阵列11，根据接收到的开启或关闭指令，开启或关闭可重构射频模块控制器12，以及根据接收到的控制指令，控制可重构射频模块控制器12进行接收或发送操作。
处理器14通过系统总线与其他模块进行通信，总线的类型可以根据处理器14的型号进行具体选择。例如处理器14的型号为C8051或ARM CortexMx，可以选用WISHBONE总线或者AMBA总线等。系统总线至少包含8bit-32bit地址线、8bit-32bit数据线以及握手信号。处理器14采用通用总线接口与系统总线连接，从设备为非易失存储阵列11、射频模块选择器15与前端接口电路13。同一时间仅允许一台从设备与主设备通信。如果射频模块型号不在可重构射频模块控制器12的可配置范围，则从设备为前端接口电路13，处理器14通过旁路直接控制前端接口电路13与射频模块通信，完成正常的收发流程。如果射频模块型号在可重构射频模块控制器12的可配置范围，则从设备为非易失存储阵列11与射频模块选择器15，处理器14将数据发送至非易失存储阵列11，由可重构射频模块控制器12完成对射频模块的通信，这样便可支持该设备配置信息的非易失化与快速初始化。
优选地，还包括：射频模块选择器15，根据来自处理器的选择指令，向可重构射频模块控制器发送选择信号，以使可重构射频模块控制器从非易失存储阵列读取目标配置信息，并初始化目标射频模块。
射频模块选择器15可以是一个非易失寄存器，用以存储射频模块选择信息，仅能通过处理器14配置写入。射频模块选择器15为可重构射频模块控制器12提供选择信号，用来选择FPGA的配置信息。便于用户根据具体射频模块的类型配置相应的控制逻辑。
该非易失寄存器由混合型非易失触发器构成，由非易失读写控制器控制数据备份与恢复流程，其结构与非易失存储阵列中非易失寄存器组的结构相同。
优选地，可重构射频模块控制器还用于控制前端接口电路从射频模块读取数据，并获取读取到的数据以存储至非易失存储阵列。
优选地，前端接口电路还用于根据目标配置信息切换前端接口类型，以与目标射频模块相对应。
上述射频模块初始化系统的具体工作流程如图7A至图7D所示，其中对射频模块的初始化包含两种情况：第一种情况是系统对射频模块的首次初始化，完成对射频模块的参数配置；第二种情况是系统对掉电后的射频模块的上电初始化，完成对射频模块配置信息的恢复。图7A概括性的显示了系统四个子流程，即首次初始化，射频收发，掉电备份和上电恢复，处理器14选择相应射频模块后最先完成首次初始化流程，然后进入射频收发流程。在接收到掉电指令后进入掉电备份流程。系统掉电时接收到上电指令后进入上电恢复流程。掉电与上电指令可由处理器14产生也可由有关应用的功耗管理模块产生。
具体的，首次初始化流程如图7B所示，包括：处理器14通过系统总线将射频模块的配置信息写入非易失存储阵列11；处理器14配置射频模块选择器15，选择相应的射频模块；处理器14启动可重构射频模块控制器12，可重构射频模块控制器12完成可重构逻辑的载入；处理器14开启可重构射频模块控制器12的状态机，可重构射频模块控制器12完成射频模块的配置，可重构射频模块控制器12产生初始化完成信号提供给处理器14。
射频收发的具体流程包括软件控制的流程和硬件控制的流程，其中，硬件控制的收发流程：由可重构射频模块控制器12控制的收发流程,包括处理器14通过总线将发送的数据包写入非易失存储阵列11；处理器14开启可重构射频模块控制器12的状态机，可重构射频模块控制器12自动进行收发操作，可重构射频模块控制器12产生射频收发完成信号提供给处理器14。
软件控制的收发流程：处理器14通过总线直接配置前端接口电路13完成射频收发的控制。
掉电备份具体流程如图7C所示，包括：处理器14关闭系统总线通信，同时可重构射频模块控制器12停止对非易失存储阵列11的读写；关闭射频模块；非易失存储阵列11与射频模块选择器15完成数据备份；系统掉电。
上电恢复具体流程如图7D所示，包括：非易失存储阵列11与射频模块选择器15恢复数据；射频模块上电，可重构射频模块控制器12启动，通过从非易失存储阵列11读取配置信息，完成对射频模块的初始化配置；可重构射频模块控制器12提供初始化完成信号给处理器14；处理器14打开系统总线，进入正常射频收发流程。
如图8所示，相对于相关技术中的初始化时间，采用本发明的技术方案，能提升节点的初始化速度约10倍左右，并且使得控制逻辑可配置，极大地提高了系统的可拓展性。
在本发明中，术语“多个”指两个或两个以上，除非另有明确的限定。
虽然结合附图描述了本发明的实施方式，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (8)

1.一种基于非易失控制的射频模块初始化方法，其特征在于，包括：
S1，非易失存储阵列存储初始化射频模块的配置信息，在接收到掉电指令时，备份所述配置信息；
S2，在接收到上电指令时，射频模块初始化加速器从所述非易失存储阵列读取所述配置信息，将所述配置信息发送至所述射频模块，以初始化所述射频模块；
其中，所述非易失存储阵列为非易失存储器或非易失寄存器组，其中，所述非易失寄存器组包括多个非易失触发器和一个非易失读写控制器；
当所述非易失存储阵列为非易失寄存器组时，所述非易失读写控制器在接收到掉电指令时，根据所述配置信息的数据量和/或复杂度确定用于备份所述配置信息的非易失触发器，并向非易失触发器发送预设时序的控制信号，以使非易失触发器备份所述配置信息。
2.一种基于非易失控制的射频模块初始化系统，其特征在于，包括：
非易失存储阵列，用于存储初始化射频模块的配置信息，在接收到掉电指令时，备份所述配置信息；
可重构射频模块控制器，在接收到上电指令时，从所述非易失存储阵列读取所述配置信息，并将所述配置信息发送至前端接口电路；
所述前端接口电路，用于根据预设协议将所述配置信息发送至所述射频模块，以初始化所述射频模块；
其中，所述非易失存储阵列为非易失存储器或非易失寄存器组，其中，所述非易失寄存器组包括多个非易失触发器和一个非易失读写控制器；
当所述非易失存储阵列为非易失寄存器组时，所述非易失读写控制器在接收到掉电指令时，根据所述配置信息的数据量和/或复杂度确定用于备份所述配置信息的非易失触发器，并向非易失触发器发送预设时序的控制信号，以使非易失触发器备份所述配置信息。
3.根据权利要求2所述基于非易失控制的射频模块初始化系统，其特征在于，所述可重构射频模块控制器包括：
非易失FPGA，用于根据需要初始化的目标射频模块的型号进行编程，以切换所述前端接口电路与所述目标射频模块相对应；
非易失编程信息存储器，用于存储所述非易失FPGA的编程信息，并在接收到掉电指令时，备份所述编程信息，在接收到上电指令时，恢复所述编程信息。
4.根据权利要求2 所述基于非易失控制的射频模块初始化系统，其特征在于，所述前端接口电路包括：
数据缓存器，用于存储从所述射频模块读取到的射频收发数据；
串并转换器，其中，所述串并转换器包括：
分频器，用于对所述前端接口电路接收到的系统时钟进行分频，得到串口时钟信号，并将串口时钟信号发送至输入输出移位器；
所述输入输出移位器，用于产生串口数据信号；
时序控制电路，用于将所述串口时钟信号与所述串口数据信号对齐，以生成与所述预设协议相符的波形。
5.根据权利要求2所述基于非易失控制的射频模块初始化系统，其特征在于，还包括：
处理器，用于根据接收到的写入指令，将所述配置信息写入所述非易失存储阵列，根据接收到的开启或关闭指令，开启或关闭所述可重构射频模块控制器，以及根据接收到的控制指令，控制所述可重构射频模块控制器进行接收或发送操作。
6.根据权利要求5所述基于非易失控制的射频模块初始化系统，其特征在于，还包括：
射频模块选择器，根据来自所述处理器的选择指令，向所述可重构射频模块控制器发送选择信号，以使所述可重构射频模块控制器从所述非易失存储阵列读取目标配置信息，并初始化目标射频模块。
7.根据权利要求2所述基于非易失控制的射频模块初始化系统，其特征在于，所述可重构射频模块控制器还用于控制所述前端接口电路从所述射频模块读取数据，并获取读取到的数据以存储至所述非易失存储阵列。
8.根据权利要求2所述基于非易失控制的射频模块初始化系统，其特征在于，所述前端接口电路还用于根据所述配置信息切换前端接口类型，以与所述射频模块相对应。
CN201510395055.1A 2014-08-19 2015-07-07 一种基于非易失控制的射频模块初始化系统及方法 Active CN105159695B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510395055.1A CN105159695B (zh) 2014-08-19 2015-07-07 一种基于非易失控制的射频模块初始化系统及方法
US14/830,002 US9543996B2 (en) 2014-08-19 2015-08-19 Method and system for initializing RF module through non-volatile control
JP2015161653A JP6643568B2 (ja) 2014-08-19 2015-08-19 不揮発制御によるｒｆモジュール初期化システム及び方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410408765.9A CN104182253A (zh) 2014-08-19 2014-08-19 射频模块初始化系统及方法
CN2014104087659 2014-08-19
CN201510395055.1A CN105159695B (zh) 2014-08-19 2015-07-07 一种基于非易失控制的射频模块初始化系统及方法

Publications (2)

Publication Number Publication Date
CN105159695A CN105159695A (zh) 2015-12-16
CN105159695B true CN105159695B (zh) 2018-07-27

Family

ID=51963329

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410408765.9A Pending CN104182253A (zh) 2014-08-19 2014-08-19 射频模块初始化系统及方法
CN201510395055.1A Active CN105159695B (zh) 2014-08-19 2015-07-07 一种基于非易失控制的射频模块初始化系统及方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410408765.9A Pending CN104182253A (zh) 2014-08-19 2014-08-19 射频模块初始化系统及方法

Country Status (3)

Country Link
US (1) US9543996B2 (zh)
JP (1) JP6643568B2 (zh)
CN (2) CN104182253A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106407048B (zh) * 2016-05-25 2019-04-05 清华大学 输入输出通信接口、基于该接口的数据备份和恢复方法
US10650621B1 (en) 2016-09-13 2020-05-12 Iocurrents, Inc. Interfacing with a vehicular controller area network
US10509757B2 (en) * 2016-09-22 2019-12-17 Altera Corporation Integrated circuits having expandable processor memory
KR102475688B1 (ko) * 2018-02-27 2022-12-09 에스케이하이닉스 주식회사 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
CN109597654B (zh) * 2018-12-07 2022-01-11 湖南国科微电子股份有限公司 寄存器初始化方法、基础配置表的生成方法及嵌入式系统
US11500559B2 (en) * 2020-06-10 2022-11-15 Western Digital Technologies, Inc. Systems and methods for configuring a data storage device
CN112532207B (zh) * 2020-11-19 2024-01-26 浙江集速合芯科技有限公司 一种片上可变滤波器快速调谐的方法
CN114974390B (zh) * 2022-07-28 2022-09-30 天津智芯半导体科技有限公司 Ram阵列的自检及初始化电路、芯片

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630374A (zh) * 2009-08-26 2010-01-20 北京简约纳电子有限公司 一种具有射频识别功能的sim卡及其省电方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030109218A1 (en) * 2001-10-18 2003-06-12 Azalea Microelectronics Corporation Portable wireless storage unit
WO2006011213A1 (ja) * 2004-07-29 2006-02-02 Spansion Llc 不揮発性記憶装置の初期化制御方法、および不揮発性記憶装置
US8369846B2 (en) * 2007-04-19 2013-02-05 Apple Inc. Personal area network systems and devices and methods for use thereof
JP5722685B2 (ja) * 2011-04-12 2015-05-27 株式会社日立製作所 半導体装置、不揮発性メモリ装置の制御方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630374A (zh) * 2009-08-26 2010-01-20 北京简约纳电子有限公司 一种具有射频识别功能的sim卡及其省电方法

Also Published As

Publication number Publication date
US20160056847A1 (en) 2016-02-25
JP2016045954A (ja) 2016-04-04
CN105159695A (zh) 2015-12-16
US9543996B2 (en) 2017-01-10
JP6643568B2 (ja) 2020-02-12
CN104182253A (zh) 2014-12-03

Similar Documents

Publication Publication Date Title
CN105159695B (zh) 一种基于非易失控制的射频模块初始化系统及方法
CN101673101B (zh) 一种在线编程的fpga可重构装置
CN1761346B (zh) 智能卡与存储卡之间的多接口连接方法以及多接口卡
CN110045915A (zh) 使用存储装置中的系统时间戳的后台数据刷新
CN112259142B (zh) 用于自容式仪器的超低功耗的大容量数据存储方法
CN103034515A (zh) 一种卫星导航接收机fpga快速加载方法
CN110647292B (zh) 一种服务器系统中扩充存储容量的方法及系统
CN106776467B (zh) 用于命令接收系统的spi flash控制芯片
CN105474182A (zh) 在电子设备处于低功率模式的同时支持周期性写操作的存储设备
CN206515777U (zh) 一种复位控制系统及用于pcie插卡复位的控制电路
CN107861775A (zh) 一种ssd启动控制设备以及方法
CN107783726A (zh) 存储系统和存储系统中传输信号的方法
CN103152115B (zh) 一种全信道数据采集器
CN112261603A (zh) 一种基于电力物联网的边缘物联代理装置
CN106547716B (zh) 一种面向低管脚数的扩展总线配置系统及方法
CN108733135B (zh) 极低功耗实时时钟电路及控制方法
CN104424142A (zh) 一种多核处理器系统中访问共享资源的方法与装置
US10921999B2 (en) Initialization of memory in a computer system
CN201673429U (zh) 一种用于波束控制的集成电路
CN202049755U (zh) 一种可编程器件
CN211878599U (zh) 应用于现场可编辑门阵列fpga的仿真验证系统
CN108197063A (zh) Fpga的spi接口主动串行配置方法及装置
CN103473187A (zh) 一种片上系统单芯片及其工作方法
CN113708820A (zh) 一种基于Lora的红外传感器中继系统
CN202049472U (zh) 芯片配置装置、芯片配置系统和芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant