CN206515777U - 一种复位控制系统及用于pcie插卡复位的控制电路 - Google Patents

Abstract

本实用新型属于复位电路技术领域，提供了一种复位控制系统及用于PCIE插卡复位的控制电路，PCIE插卡包括多个芯片，PCIE插卡与主板相连接，该控制电路包括主控模块和选择模块，根据PCIE插卡与主板是否建立通信的情况，主控模块通过不同的端口发送控制信号给选择模块，以使选择模块输出复位信号并对多个芯片进行复位。由此实现了PCIE插卡与主板未建立通信时也可对PCIE插卡上的多个芯片进行复位，使得PCIE插卡在上电过程中一直处于复位状态，保证了PCIE插卡工作的稳定性，解决了现有的PCIE插卡复位控制技术存在着因上电过程中PCIE插卡与CPU建立通信之前无法对PCIE插卡上的多个芯片进行复位操作，导致多个芯片在上电过程中处于不稳定状态以及整个PCIE插卡无法正常工作的问题。

Description

一种复位控制系统及用于PCIE插卡复位的控制电路

技术领域

本实用新型属于复位电路技术领域，特别是涉及一种复位控制系统及用于PCIE插卡复位的控制电路。

背景技术

在电脑的应用领域中，对于PCIE(Peripheral Component InterconnectExpress，最新的总线和接口标准)插卡在整个应用系统中属于从设备，对应的PCIE插卡上的多个芯片的复位操作只能通过主设备(即Host端的CPU)来实现，因此必须要求PCIE插卡已经上电且与主设备建立了通信才可实现。但是，一旦在上电过程中对于PCIE插卡上的多个芯片无法进行复位操作的，则会导致PCIE插卡上电之后其上面的多个芯片处于不稳定状态，从而影响PCIE插卡的正常工作。

图1示出了现有技术涉及的用于PCIE插卡复位的控制电路的具体电路连接结构，其中，PCIE插卡1051上包括多个芯片IC0，IC1……ICn，多个芯片共用一个复位信号Reset(当然，也可以是每个芯片各自采用独立的一个复位信号，下述以多个芯片共用一个复位信号进行说明)，由于复位信号是由FPGA(Field－Programmable Gate Array，现场可编程门阵列)进行控制的，因此在FPGA加载配置完成且与Host主板1052建立通信之前是无法通过FPGA输出对应的复位信号对各个芯片进行复位操作的。只有当PCIE插卡上的FPGA通过与Host主板建立通信之后，Host主板进而给FPGA发命令，然后通过FPGA对各个芯片进行对应的复位操作。

综上所述，现有的PCIE插卡复位控制技术存在着因上电过程中PCIE插卡与CPU建立通信之前无法对PCIE插卡上的多个芯片进行复位操作，导致多个芯片在上电过程中处于不稳定状态以及整个PCIE插卡无法正常工作的问题。

实用新型内容

本实用新型目的在于提供一种复位控制系统及用于PCIE插卡复位的控制电路，旨在解决现有的PCIE插卡复位控制技术存在着因上电过程中PCIE插卡与CPU建立通信之前无法对PCIE插卡上的多个芯片进行复位操作，导致多个芯片在上电过程中处于不稳定状态以及整个PCIE插卡无法正常工作的问题。

本实用新型提供了一种用于PCIE插卡复位的控制电路，所述PCIE插卡包括多个芯片，所述PCIE插卡与主板相连接，所述控制电路包括：

主控模块和选择模块；

所述主控模块的接收端与所述主板相连接，所述主控模块的控制端接所述选择模块的第一选择端，所述主控模块的初始端接所述选择模块的第二选择端，所述主控模块的指示端接所述选择模块的输入端，所述选择模块的输出端与多个所述芯片的共同输入端相连接；

根据所述PCIE插卡与所述主板是否建立通信的情况，所述主控模块通过不同的端口发送控制信号给所述选择模块，以使所述选择模块输出复位信号并对多个所述芯片进行复位；

当所述PCIE插卡与所述主板未建立通信时，所述主控模块通过初始端发送初始控制信号给所述选择模块，以使所述选择模块输出复位信号并对多个所述芯片进行复位；

当所述PCIE插卡与所述主板建立通信时，所述主控模块通过控制端发送串口控制信号给所述选择模块，以使所述选择模块输出复位信号并对多个所述芯片进行复位。

本实用新型还提供了一种复位控制系统，包括主板及PCIE插卡，所述PCIE插卡包括多个芯片，所述PCIE插卡与所述主板相连接，所述复位控制系统还包括如上述所述的用于PCIE插卡复位的控制电路。

本实用新型提供了一种复位控制系统及用于PCIE插卡复位的控制电路，PCIE插卡包括多个芯片，PCIE插卡与主板相连接，该控制电路包括主控模块和选择模块，根据PCIE插卡与主板是否建立通信的情况，主控模块通过不同的端口发送控制信号给选择模块，以使选择模块输出复位信号并对多个芯片进行复位；当PCIE插卡与主板未建立通信时，主控模块通过初始端发送初始控制信号给选择模块，以使选择模块输出复位信号并对多个芯片进行复位；当PCIE插卡与主板建立通信时，主控模块通过控制端发送串口控制信号给选择模块，以使选择模块输出复位信号并对多个芯片进行复位。由此实现了上电过程中PCIE插卡与主板建立通信之前也可对PCIE插卡上的多个芯片进行复位操作，使得PCIE插卡在上电的过程中一直处于复位状态，保证了PCIE插卡工作的稳定性，解决了现有的PCIE插卡复位控制技术存在着因上电过程中PCIE插卡与CPU建立通信之前无法对PCIE插卡上的多个芯片进行复位操作，导致多个芯片在上电过程中处于不稳定状态以及整个PCIE插卡无法正常工作的问题。

附图说明

图1为现有技术涉及的用于PCIE插卡复位的控制电路的具体电路连接结构示意图；

图2为本实用新型实施例提供的一种用于PCIE插卡复位的控制电路的模块结构示意图；

图3为本实用新型实施例提供的一种用于PCIE插卡复位的控制电路的电路连接结构示意图；

图4为本实用新型实施例提供的一种用于PCIE插卡复位的控制电路的初始化信号INIT_B和指示信号DONE的时序关系图；

图5为本实用新型实施例提供的一种用于PCIE插卡复位的控制电路的多路复用选择器的工作原理示意图；

图6为图5所示的多路复用选择器的各个端口的参数值对比示意图；

图7为本实用新型另一实施例提供的一种用于PCIE插卡复位的控制电路的电路连接结构示意图。

具体实施方式

为了使本实用新型要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

本实用新型实施例提供的一种用于PCIE插卡复位的控制电路，主要用于对PCIE插卡在上电的过程、PCIE插卡与Host主板建立通信之前对于PCIE插卡上的多个芯片进行复位操作，使得PCIE插卡在上电的过程中一直处于复位状态，保证PCIE插卡工作的稳定。

图2示出了本实用新型实施例提供的一种用于PCIE插卡复位的控制电路的模块结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

该种用于PCIE插卡101复位的控制电路，PCIE插卡101包括多个芯片1013，PCIE插卡101与主板102相连接，该控制电路包括主控模块1011和选择模块1012。

主控模块1011的接收端与主板102相连接，主控模块1011的控制端接选择模块1012的第一选择端，主控模块1011的初始端接选择模块1012的第二选择端，主控模块1011的指示端接选择模块1012的输入端，选择模块1012的输出端与多个芯片1013的共同输入端相连接。

根据PCIE插卡101与主板102是否建立通信的情况，主控模块1011通过不同的端口发送控制信号给选择模块1012，以使选择模块1012输出复位信号并对多个芯片1013进行复位。

当PCIE插卡101与主板102未建立通信时，主控模块1011通过初始端发送初始控制信号给选择模块1012，以使选择模块1012输出复位信号并对多个芯片1013进行复位。

当PCIE插卡101与主板102建立通信时，主控模块1011通过控制端发送串口控制信号给选择模块1012，以使选择模块1012输出复位信号并对多个芯片1013进行复位。

作为本实用新型一实施例，该控制电路还包括存储模块，存储模块1014的输入端接主控模块1011的存储端，存储模块1014对主控模块1011与主板102进行传输的数据(即是主控模块1011接收到的数据)进行存储。

作为本实用新型一实施例，多个芯片1013具体包括启动芯片、应用芯片、报警芯片、蓝牙芯片等。

图3示出了本实用新型实施例提供的一种用于PCIE插卡复位的控制电路的电路连接结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

作为本实用新型一实施例，上述主控模块1011包括处理芯片U1，处理芯片U1的接收端REC、控制端CTRL、初始端INI以及指示端POINT分别为主控模块1011的接收端、控制端、初始端以及指示端，其次，处理芯片U1的存储端MEM为主控模块1011的存储端。在本实施例中，处理芯片U1采用FPGA(Field－Programmable Gate Array，现场可编程门阵列)实现，当然，处理芯片的型号不做限定，只要能达到与本实施例处理芯片U1所述的功能作用亦可。

作为本实用新型一实施例，上述选择模块1012包括多路复用选择器U2，所述多路复用选择器U2的第一串口端I/O1、第二串口端I/O2、输入端IN以及输出端OUT分别为选择模块1012的第一选择端、第二选择端、输入端以及输出端。在本实施例中，多路复用选择器U2采用FAIRCHILD品牌的型号为NC7SZ157的多路复用选择器，当然，多路复用选择器的型号不做限定，只要能达到与本实施例多路复用选择器U2所述的功能作用亦可。

作为本实用新型一实施例，上述存储模块1014包括存储芯片U3，存储芯片的输入端为存储模块1014的输入端。在本实施例中，存储芯片U3采用了型号BPI Flash(即是流程改进闪存器)，当然，存储芯片的型号不做限定，只要能达到与本实施例存储芯片U3所述的功能作用亦可。

图4示出了本实用新型实施例提供的一种用于PCIE插卡复位的控制电路的初始化信号INIT_B和指示信号DONE的时序关系，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

针对Xilinx的FPGA而言，其在加载的时候会输出一个初始化信号INIT_B，初始化信号INIT_B在初始化之前是高电平，初始化过程中是低电平，初始化完成之后又变为高电平。同时，对于FPGA的加载过程也有一个指示信号DONE，指示信号DONE在加载完成之前是低电平，加载完成之后是高电平。

根据图4可得出初始化信号INIT_B和指示信号DONE的对应时序关系，因此，PCIE插卡上除去FPGA的多个芯片(图3采用IC0，IC1，……，ICn表示)的复位电路做如下设计：

FPGA加载完成之前输出给多个芯片的复位信号可利用FPGA的初始化信号INIT_B；

FPGA加载完成之后输出给多个芯片的复位信号可通过FPGA自己的GPIO来实现，此时FPGA已经加载配置完成，与主板之间可以建立对应的通信，可由主板通知FPGA来对某个芯片进行复位操作。

图5和图6示出了本实用新型实施例提供的一种用于PCIE插卡复位的控制电路的多路复用选择器的工作原理和各个端口的参数值对比，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

多路复用选择器的具体实现方式为：

1)多路复用选择器的选择信号通过FPGA的加载完成指示信号DONE信号来控制；

2)当DONE信号有效之前，RESET的输出由INIT_B信号控制；DONE信号有效之后，RESET的输出由FPGA的GPIO信号控制(此时GPIO信号可以通过主板与FPGA之间的通信来控制，需要GPIO信号输出高电平就输出高电平，需要输出低电平则可以由主板通知FPGA输出低电平)。

图7示出了本实用新型另一实施例提供的一种用于PCIE插卡复位的控制电路的电路连接结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

作为本实用新型另一实施例，由于在第一实施例中对于FPGA加载完成之前的复位信号输出为FPGA的初始化信号INIT_B，但是，如果PCIE插卡上还有其他可以控制的信号，如在PCIE插卡设计中有上电复位信号PWR_/Rst(上电完成之前PWR_/Rst一直为低电平)，则也可以将INIT_B替换成PWR_/Rst信号。

FPGA加载完成之前输出给多个芯片的复位信号可利用上电复位控制电路1015输出的复位信号PWR_/Rst；

FPGA加载完成之后输出给多个芯片的复位信号可通过FPGA自己的GPIO来实现，此时FPGA已经加载配置完成，与主板102之间可以建立对应的通信，可由主板102通知FPGA(即是图7中的1011)来对某个芯片进行复位操作。

因此，上述一种用于PCIE插卡复位的控制电路的优点为：

1.不需要而外增加其他的复位电路，电路设计简单，节省成本；

2.利用FPGA固有的加载配置完成指示信号来选择在FPGA加载配置完成前后对应的复位信号的输出；

3.利用FPGA的初始化信号作为在FPGA加载配置完成之前的复位信号输出；

4.FPGA在加载完成前后均能实现对PCIE插卡上的多个芯片的复位操作，保证多个芯片工作的稳定。

综上所述，本实用新型实施例提供了一种复位控制系统及用于PCIE插卡复位的控制电路，PCIE插卡包括多个芯片，PCIE插卡与主板相连接，该控制电路包括主控模块和选择模块，根据PCIE插卡与主板是否建立通信的情况，主控模块通过不同的端口发送控制信号给选择模块，以使选择模块输出复位信号并对多个芯片进行复位；当PCIE插卡与主板未建立通信时，主控模块通过初始端发送初始控制信号给选择模块，以使选择模块输出复位信号并对多个芯片进行复位；当PCIE插卡与主板建立通信时，主控模块通过控制端发送串口控制信号给选择模块，以使选择模块输出复位信号并对多个芯片进行复位。由此实现了上电过程中PCIE插卡与主板建立通信之前也可对PCIE插卡上的多个芯片进行复位操作，使得PCIE插卡在上电的过程中一直处于复位状态，保证了PCIE插卡工作的稳定性，解决了现有的PCIE插卡复位控制技术存在着因上电过程中PCIE插卡与CPU建立通信之前无法对PCIE插卡上的多个芯片进行复位操作，导致多个芯片在上电过程中处于不稳定状态以及整个PCIE插卡无法正常工作的问题。本实用新型实施例实现简单，不需要增加额外的硬件，可有效降低成本，具有较强的易用性和实用性。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种用于PCIE插卡复位的控制电路，所述PCIE插卡包括多个芯片，所述PCIE插卡与主板相连接，其特征在于，所述控制电路包括：

主控模块和选择模块；

所述主控模块的接收端与所述主板相连接，所述主控模块的控制端接所述选择模块的第一选择端，所述主控模块的初始端接所述选择模块的第二选择端，所述主控模块的指示端接所述选择模块的输入端，所述选择模块的输出端与多个所述芯片的共同输入端相连接；

根据所述PCIE插卡与所述主板是否建立通信的情况，所述主控模块通过不同的端口发送控制信号给所述选择模块，以使所述选择模块输出复位信号并对多个所述芯片进行复位；

当所述PCIE插卡与所述主板未建立通信时，所述主控模块通过初始端发送初始控制信号给所述选择模块，以使所述选择模块输出复位信号并对多个所述芯片进行复位；

当所述PCIE插卡与所述主板建立通信时，所述主控模块通过控制端发送串口控制信号给所述选择模块，以使所述选择模块输出复位信号并对多个所述芯片进行复位。

2.如权利要求1所述的控制电路，其特征在于，所述控制电路还包括：

存储模块；

所述存储模块的输入端接所述主控模块的存储端；

所述存储模块将所述主控模块接收到的数据进行存储。

3.如权利要求1所述的控制电路，其特征在于，所述主控模块包括处理芯片；

所述处理芯片的接收端、控制端、初始端以及指示端分别为所述主控模块的接收端、控制端、初始端以及指示端。

4.如权利要求1所述的控制电路，其特征在于，所述选择模块包括多路复用选择器；

所述多路复用选择器的第一串口端、第二串口端、输入端以及输出端分别为所述选择模块的第一选择端、第二选择端、输入端以及输出端。

5.如权利要求2所述的控制电路，其特征在于，所述存储模块包括存储芯片；

所述存储芯片的输入端为所述存储模块的输入端。

6.一种复位控制系统，包括主板、PCIE插卡以及用于PCIE插卡复位的控制电路，其特征在于，所述PCIE插卡包括多个芯片，所述PCIE插卡与所述主板相连接，所述控制电路包括：

主控模块和选择模块；

所述主控模块的接收端与所述主板相连接，所述主控模块的控制端接所述选择模块的第一选择端，所述主控模块的初始端接所述选择模块的第二选择端，所述主控模块的指示端接所述选择模块的输入端，所述选择模块的输出端与多个所述芯片的共同输入端相连接；

根据所述PCIE插卡与所述主板是否建立通信的情况，所述主控模块通过不同的端口发送控制信号给所述选择模块，以使所述选择模块输出复位信号并对多个所述芯片进行复位；

当所述PCIE插卡与所述主板未建立通信时，所述主控模块通过初始端发送初始控制信号给所述选择模块，以使所述选择模块输出复位信号并对多个所述芯片进行复位；

当所述PCIE插卡与所述主板建立通信时，所述主控模块通过控制端发送串口控制信号给所述选择模块，以使所述选择模块输出复位信号并对多个所述芯片进行复位。

7.如权利要求6所述的复位控制系统，其特征在于，所述控制电路还包括：

存储模块；

所述存储模块的输入端接所述主控模块的存储端；

所述存储模块将所述主控模块接收到的数据进行存储。

8.如权利要求6所述的复位控制系统，其特征在于，所述主控模块包括处理芯片；

所述处理芯片的接收端、控制端、初始端以及指示端分别为所述主控模块的接收端、控制端、初始端以及指示端。

9.如权利要求6所述的复位控制系统，其特征在于，所述选择模块包括多路复用选择器；

所述多路复用选择器的第一串口端、第二串口端、输入端以及输出端分别为所述选择模块的第一选择端、第二选择端、输入端以及输出端。

10.如权利要求7所述的复位控制系统，其特征在于，所述存储模块包括存储芯片；

所述存储芯片的输入端为所述存储模块的输入端。