CN102609035B - 一种基于嵌入式的自适应模块电路及其自适应方法 - Google Patents
一种基于嵌入式的自适应模块电路及其自适应方法 Download PDFInfo
- Publication number
- CN102609035B CN102609035B CN201110025096.3A CN201110025096A CN102609035B CN 102609035 B CN102609035 B CN 102609035B CN 201110025096 A CN201110025096 A CN 201110025096A CN 102609035 B CN102609035 B CN 102609035B
- Authority
- CN
- China
- Prior art keywords
- card
- interface
- cpu
- circuit
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 6
- 230000006978 adaptation Effects 0.000 claims description 13
- 230000003044 adaptive effect Effects 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 4
- 230000006870 function Effects 0.000 description 4
- 101100190527 Arabidopsis thaliana PIN5 gene Proteins 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 101100190528 Arabidopsis thaliana PIN6 gene Proteins 0.000 description 1
- 101100190529 Arabidopsis thaliana PIN7 gene Proteins 0.000 description 1
- 101100190530 Arabidopsis thaliana PIN8 gene Proteins 0.000 description 1
- 108010059419 NIMA-Interacting Peptidylprolyl Isomerase Proteins 0.000 description 1
- 101150087393 PIN3 gene Proteins 0.000 description 1
- 101150011456 PIN8 gene Proteins 0.000 description 1
- 108010037490 Peptidyl-Prolyl Cis-Trans Isomerase NIMA-Interacting 4 Proteins 0.000 description 1
- 102100026114 Peptidyl-prolyl cis-trans isomerase NIMA-interacting 1 Human genes 0.000 description 1
- 102100031653 Peptidyl-prolyl cis-trans isomerase NIMA-interacting 4 Human genes 0.000 description 1
- 102000007315 Telomeric Repeat Binding Protein 1 Human genes 0.000 description 1
- 108010033711 Telomeric Repeat Binding Protein 1 Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
本发明公开了一种基于嵌入式的自适应模块电路，其特征在于该电路包括CPU卡和接口卡，CPU卡内设有嵌入式处理器、内存、存储器、FPGA、网卡以及CPU卡接口电路，该CPU卡接口电路与嵌入式处理器、FPGA和网卡连接，接口卡内设有功能模块、ID配置模块和接口卡接口电路，CPU卡和接口卡之间通过连接器连接。本发明将嵌入式CPU和接口功能模块分离，并加入识别和自适应机制，达到自由灵活配置，即插即用的效果。本发明的优点在于可以灵活配置接口功能模块，因此使用方便、灵活性好。
Description
技术领域
本发明涉及嵌入式系统，具体涉及一种基于嵌入式的自适应模块电路及其自适应方法。
背景技术
在系统集成项目中，为了适应各种不同的应用，需要实现很多种不同的接口，而且这些不同的接口有时需要灵活配置，即有的接口临时需要增加，有的接口有时需要减少。如果采用一体化的嵌入式系统会造成调整时的极度不便。因此，希望发明一种将嵌入式CPU和接口模块分离的方式，并加入识别和自适应机制，达到自由灵活配置，即插即用的效果。
发明内容
本发明的一个目的是提供一种基于嵌入式的自适应模块电路，将嵌入式CPU和接口功能模块分离，且可以即插即用。
为了实现上述目的，本发明的技术方案是：一种基于嵌入式的自适应模块电路，其特征在于该电路包括CPU卡和接口卡，CPU卡内设有嵌入式处理器、内存、存储器、FPGA、网卡以及CPU卡接口电路，该CPU卡接口电路与嵌入式处理器、FPGA和网卡连接，接口卡内设有功能模块、ID配置模块和接口卡接口电路，CPU卡和接口卡之间通过连接器连接。在系统背板上设有连接器，CPU卡通过CPU卡接口电路与连接器的一端连接，接口卡通过接口卡接口电路与连接器另一端连接。
本发明的另一目的是提供一种基于嵌入式的自适应模块的自适应方法，该方法可以使得嵌入式CPU和接口功能模块进行自适应，且可以即插即用。
为了实现上述目的，本发明的技术方案是：一种基于嵌入式的自适应模块的自适应方法，其特征在于该方法包括以下步骤：A、首先将各个接口卡对应的FPGA配置文件和应用程序按ID的顺序放在CPU卡上的指定的存储区域中；B、CPU卡上的FPGA检测到任意ID识别引脚的电平变化后，将嵌入式处理器的复位脚拉低进行复位，避免不匹配的程序导致接口卡工作异常；C、嵌入式处理器获取当前ID号，并根据读到ID号，从存储器中读取对应的FPGA配置文件，并将该文件配置到FPGA中；D、配置完成后，启动linux内核，内核启动后，自动执行应用程序启动脚本，启动脚本再次读取ID号，根据ID号从存储器中选择相应的应用程序执行。
本发明将嵌入式CPU和接口功能模块分离，并加入识别和自适应机制，达到自由灵活配置，即插即用的效果。本发明的优点在于可以灵活配置接口功能模块，因此使用方便、灵活性好。
附图说明
图1为本发明的硬件电路框图。
图2为本发明的CPU卡接口电路。
图3为本发明的接口卡接口电路。
图4为ID配置电路。
图5为本发明的结构示意图。
图6为本发明的系统工作流程。
具体实施方式
下面结合附图和实施例对本发明进一步的描述。
一种基于嵌入式的自适应模块系统，其特征在于该系统包括CPU卡2和接口卡1，CPU卡2内设有嵌入式处理器、内存、存储器、FPGA、网卡以及CPU卡接口电路，该CPU卡接口电路与嵌入式处理器、FPGA和网卡连接，接口卡1内设有功能模块、ID配置模块和接口卡接口电路，CPU卡2和接口卡1之间通过连接器3连接。在系统背板4上设有连接器3，CPU卡通过CPU卡接口电路与连接器的一端连接，接口卡通过接口卡接口电路与连接器另一端连接。连接器3两侧分设一根插槽，CPU卡2的一侧设有边接头，边接头上设有与CPU卡接口电路相对应设置的多个导电触点，接口卡1的一侧也设有边接头，边接头上设有与接口卡接口电路相对应设置的多个导电触点，连接器3两侧分设一根插槽，插槽内设有导电插针，CPU卡的边接头和接口卡的边接头分别插入连接器两侧的插槽内，其对应的导电触点通过连接器内的导电插针接触，两根插槽内相对应的导电插针相互连接。CPU卡边接头与CPU卡接口电路的对应设置以及接口卡边接头与接口卡接口电路的对应设置均属于现有技术，在此不再赘述。
其中ID配置电路包括8个电阻，每个电阻的一端接地或高电平，每个电阻的另一端分别接接口卡接口电路8个ID识别引脚中的一个引脚，与该接口卡接口电路的8个引脚相对应的CPU卡接口电路的8个引脚分别与CPU的CPU_GPIO5～CPU_GPIO12引脚连接。
在本发明中， CPU卡中包含嵌入式处理器（如Marvell公司的PXA255处理器）、FPGA(现场可编程门阵列)、内存、存储器、网卡等核心器件，CPU卡通过CPU卡接口电路与设在系统背板上的连接器连接，而接口卡则包括多种类型接口卡，各接口卡中的功能模块则根据实际需要有各种类型，有实现串口功能的，有实现音频输入输出的，有实现视频输入输出的，这些功能模块可以自行设计也可采用现有模块，这些功能模块的设计不属于本发明要求保护的范围，因此在此不再赘述。不同接口卡的数字时序或接口协议通过CPU卡上的FPGA编程实现，嵌入式处理器再通过高速总线与FPGA交互数据。
如图所示，该连接器3包括分设系统背板4两侧的第一插槽和第二插槽，导电插针的一端位于第一插槽内，导电插针的另一端位于第二插槽内， CPU卡2插在背板前部，其边接头与第二插槽相配合连接，接口卡1插在背板后部，其边接头与第一插槽相配合连接，两个边接头的对应导电触点之间通过导电插针连接，前后两块卡组成一套完整的系统。CPU卡和接口卡均可设计成模块形式，模块的尺寸为160mm*100mm。模块的设计高度不超过20.32mm。在本实施例中，CPU卡和接口卡的边接头采用标准2.0mm间距的har-bus® HM Hard Metric高密度母连接器，与设置系统背板两侧的两个相互连接的公连接器连接。连接器采用标准2.0mm间距的har-bus® HM Hard Metric高密度母连接器，与设置系统背板两侧的两个公连接器连接。
连接器内的导电插针包括地针、信号针、电源针，将地针、信号针、电源针分别采用不同长短的针形，地针最长，信号针其次，电源针最短。这样保证了模块的热插拔功能，即插入模块时先连接地后信号，最后上电，拔出模块时，先退电源再下信号最后地断开。
为避免热拔插时造成管脚损坏，所有的管脚上增加了ESD保护电路，并且每个管脚都规定了信号的输入和输出方向，一共有三种：输入、输出、输入输出。所有接口卡的设计都与此匹配，防止出现CPU卡的管脚和对应接口卡的管脚同时为输出造成损坏的情况。
为了实现模块自适应功能，接口卡上预留了8个管脚作为模式ID，这些管脚使用电阻上拉至“1”或下拉至“0”，编码出不同的ID号，这些信号通过系统背板连接到CPU卡上的嵌入式处理器的GPIO以及FPGA的上。
在CPU启动后，模块识别电路将实时检测是否有接口功能模块插入以及查询其ID号，一旦发现ID号发生变化，为保证安全，CPU板会进行复位。复位后，嵌入式处理器再次读取ID，根据ID号选择对应的程序代码执行并实现对应的功能。
本发明的系统工作流程见图6：
为实现多接口卡的自适应，首先需要将各个接口卡对应的FPGA配置文件和应用程序按ID的顺序放在CPU卡上的指定的存储区域中。其中FPGA配置文件分别放在存储器的指定地址，每个配置文件占用300Kbyte的存储空间。应用程序由于是在操作系统和文件系统建立后使用，因此可以直接放在文件系统的指定目录下，可以更有效的利用存储空间。
CPU卡上的FPGA检测到任意ID识别引脚的电平变化后，将嵌入式处理器的复位脚拉低进行复位，复位的目的是避免不匹配的程序导致接口卡工作异常。
复位后，嵌入式处理器会进入bootloader引导程序，bootloader中通过读取嵌入式处理器的GPIO寄存器的值可以获取当前ID号。
由于系统中存在FPGA，需要嵌入式处理器通过bootloader程序预先对FPGA进行配置。配置方法如下：FPGA需要通过CFG_DONE、CFG_nSTAT、CFG_CLK、CFG_DIN以及CFG_nCONFIG四个管脚进行配置，具体配置方法可参考FPGA芯片手册。可以依照该手册，通过配置嵌入式处理器的GPIO寄存器，将FPGA配置文件配置到FPGA中。
Bootloader会根据读到ID号，从存储器中读取对应的FPGA配置文件，并将该文件配置到FPGA中。配置完成后，bootloader启动linux内核。内核启动后，自动执行应用程序启动脚本，启动脚本再次读取ID号，根据ID号从存储器中选择相应的应用程序执行。
CPU卡和FPGA连接的作用是通过CPU初始化FPGA，是现有技术。CPU卡的EXIN，EXOUT是与FPGA连接的，CPU卡的MXP0、MXN0与接口卡的MX1是一一对应的，是千兆网络RJ-45接口的定义，即LAN接口。网络接口的功能实现在CPU卡上，接口卡上只是提供了一个网络接口插座LAN而已。
下面对CPU卡接口电路和接口卡接口电路的引脚进行定义：
V330为3.3V供电
V500为5V供电
GND为接地
EXT_IN与FPGA的I/O连接
EXT_OUT与FPGA的I/O连接
MODE_SEL为ID号管脚
G1系列管脚为千兆网接口（RJ-45定义）
G1-MXP0(RJ-45
PIN8)
G1-MXN0(RJ-45
PIN7)
G1-MXP1(RJ-45
PIN5)
G1-MXN1(RJ-45
PIN4)
G1-MXP2(RJ-45
PIN6)
G1-MXN2(RJ-45
PIN3)
G1-MXP3(RJ-45
PIN2)
G1-MXN3(RJ-45
PIN1)
G1-LED-TX(传输指示灯)
G1-Link1000(千兆指示灯)
Claims (4)
1.一种基于嵌入式的自适应模块电路，其特征在于该电路包括CPU卡和接口卡，CPU卡内设有嵌入式处理器、内存、存储器、FPGA、网卡以及CPU卡接口电路，该CPU卡接口电路与嵌入式处理器、FPGA和网卡连接，接口卡内设有功能模块、ID配置模块和接口卡接口电路，CPU卡和接口卡之间通过连接器连接，系统背板上设有连接器，CPU卡通过CPU卡接口电路与连接器的一端连接，接口卡通过接口卡接口电路与连接器另一端连接，以实现多种类型接口卡与CPU卡的即插即用。
2.如权利要求1所述的自适应模块电路,其特征在于在ID配置电路包括8个电阻，每个电阻的一端接地或高电平，每个电阻的另一端分别接接口卡接口电路8个ID识别引脚中的一个引脚，与该接口卡接口电路的8个引脚相对应的CPU卡接口电路的8个引脚分别与CPU的CPU_GPIO5～CPU_GPIO12引脚连接。
3.如权利要求1~2中任一项所述的自适应模块电路,其特征在于连接器两侧分设一根插槽，CPU卡的一侧设有边接头，边接头上设有与CPU卡接口电路相对应设置的多个导电触点，接口卡的一侧也设有边接头，边接头上设有与接口卡接口电路相对应设置的多个导电触点，连接器3两侧分设一根插槽，插槽内设有导电插针，CPU卡的边接头和接口卡的边接头分别插入连接器两侧的插槽内，其对应的导电触点通过连接器内的导电插针接触，两根插槽内相对应的导电插针相互连接。
4.一种基于嵌入式的自适应模块的自适应方法，其特征在于该方法包括以下步骤：A、首先将各个接口卡对应的FPGA配置文件和应用程序按ID的顺序放在CPU卡上的指定的存储区域中；B、CPU卡上的FPGA检测到任意ID识别引脚的电平变化后，将嵌入式处理器的复位脚拉低进行复位，避免不匹配的程序导致接口卡工作异常；C、嵌入式处理器获取当前ID号，并根据读到ID号，从存储器中读取对应的FPGA配置文件，并将该文件配置到FPGA中；D、配置完成后，启动linux内核，内核启动后，自动执行应用程序启动脚本，启动脚本再次读取ID号，根据ID号从存储器中选择相应的应用程序执行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110025096.3A CN102609035B (zh) | 2011-01-24 | 2011-01-24 | 一种基于嵌入式的自适应模块电路及其自适应方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110025096.3A CN102609035B (zh) | 2011-01-24 | 2011-01-24 | 一种基于嵌入式的自适应模块电路及其自适应方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102609035A CN102609035A (zh) | 2012-07-25 |
| CN102609035B true CN102609035B (zh) | 2015-05-27 |
Family
ID=46526484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110025096.3A Active CN102609035B (zh) | 2011-01-24 | 2011-01-24 | 一种基于嵌入式的自适应模块电路及其自适应方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102609035B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103631674B (zh) * | 2012-08-24 | 2016-05-04 | 京信通信系统（中国）有限公司 | 嵌入cpu的fpga及其启动方法 |
| CN103616935B (zh) * | 2013-12-06 | 2017-01-04 | 江南大学 | 一种嵌入式计算机主板 |
| CN105487896A (zh) * | 2015-11-27 | 2016-04-13 | 南京熊猫电子股份有限公司 | 一种嵌入式主板在不同设备中使用的方法 |
| CN112255562B (zh) * | 2020-10-10 | 2022-12-30 | 中车青岛四方机车车辆股份有限公司 | 一种直流电源板卡性能测试系统及方法 |
| CN117014235B (zh) * | 2023-10-07 | 2024-01-09 | 之江实验室 | 一种基于fpga灵活后端的智能网卡调度方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2671026Y (zh) * | 2003-09-23 | 2005-01-12 | 南京师范大学 | 嵌入式测控系统开发平台 |
| CN1873570A (zh) * | 2006-05-25 | 2006-12-06 | 天津大学 | 模块化可重构的网络化开放式数控系统 |
| CN201111021Y (zh) * | 2007-02-12 | 2008-09-03 | 深圳创维－Rgb电子有限公司 | 一种基于usb接口的设备互连装置 |
| CN202134006U (zh) * | 2011-01-24 | 2012-02-01 | 上海风格信息技术有限公司 | 一种基于嵌入式cpu的自适应模块结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090271877A1 (en) * | 2008-04-28 | 2009-10-29 | Dafca, Inc. | Method to secure embedded system with programmable logic, hardware and software binding, execution monitoring and counteraction |
-
2011
- 2011-01-24 CN CN201110025096.3A patent/CN102609035B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2671026Y (zh) * | 2003-09-23 | 2005-01-12 | 南京师范大学 | 嵌入式测控系统开发平台 |
| CN1873570A (zh) * | 2006-05-25 | 2006-12-06 | 天津大学 | 模块化可重构的网络化开放式数控系统 |
| CN201111021Y (zh) * | 2007-02-12 | 2008-09-03 | 深圳创维－Rgb电子有限公司 | 一种基于usb接口的设备互连装置 |
| CN202134006U (zh) * | 2011-01-24 | 2012-02-01 | 上海风格信息技术有限公司 | 一种基于嵌入式cpu的自适应模块结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102609035A (zh) | 2012-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11016924B2 (en) | System and method for supporting multi-mode and/or multi-speed non-volatile memory (NVM) express (NVMe) over fabrics (NVMe-oF) devices | |
| CN102609035B (zh) | 一种基于嵌入式的自适应模块电路及其自适应方法 | |
| CN101556496B (zh) | 主板供电系统 | |
| KR102191237B1 (ko) | 네트워크 액세스 기능을 갖는 저장 장치 | |
| US11018444B2 (en) | Multi-mode and/or multi-speed non-volatile memory (NVM) express (NVMe) over fabrics (NVMe-of) device | |
| US20170194756A1 (en) | Usb data cable containing extension interface and control method thereof | |
| CN104158004A (zh) | Usb连接器和microsd闪存卡连接器的组合 | |
| KR101562010B1 (ko) | 플렉시블 확장성 시스템 아키텍처를 위한 슬롯 설계 | |
| CN102955497A (zh) | 安装有固态硬盘的主板 | |
| CN1790224B (zh) | 参考时钟单元以及参考时钟的配置方法和系统 | |
| US20220261610A1 (en) | Modular ngsff module to meet different density and length requirements | |
| CN206515777U (zh) | 一种复位控制系统及用于pcie插卡复位的控制电路 | |
| CN202134006U (zh) | 一种基于嵌入式cpu的自适应模块结构 | |
| CN101662093B (zh) | 连接接口的模块化结构 | |
| CN103857170A (zh) | 一种扩展pcb板 | |
| US8579664B1 (en) | Ethernet connector with integrated USB | |
| US20150039797A1 (en) | Removable expansion interface device | |
| US9465765B2 (en) | All-in-one SATA interface storage device | |
| CN103187642A (zh) | 便于使用的无金属罩usb连接头 | |
| CN204480237U (zh) | 一种连接器、通用串行总线设备及智能终端设备 | |
| CN203288870U (zh) | 一种s型通用串行总线集成电连接器 | |
| CN202383656U (zh) | 储存装置及其连接的主机连接座 | |
| CN201078791Y (zh) | 一种闪存烧录器具 | |
| TWM463385U (zh) | 可抽換式擴充介面裝置 | |
| CN211016454U (zh) | 显示屏控制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C53 | Correction of patent for invention or patent application | ||
| CB02 | Change of applicant information |
Address after: Bi Sheng Lu Pudong New Area Zhangjiang hi tech park Shanghai 201204 Lane 289 Building No. 2 Room 201 Applicant after: Shanghai Style Information Technology Co.,Ltd. Co-applicant after: Shanghai Fengge Software Co.,Ltd. Address before: Bi Sheng Lu Pudong New Area Zhangjiang hi tech park Shanghai 201204 Lane 289 Building No. 2 Room 201 Applicant before: Shanghai Fengge Information Technology Co., Ltd. Co-applicant before: Shanghai Fengge Software Co.,Ltd. |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: SHANGHAI FENGGE INFORMATION TECHNOLOGY CO., LTD. TO: SHANGHAI FIGURE SOFTWARE NC |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Free format text: FORMER OWNER: SHANGHAI FIGURE SOFTWARE CO., LTD. Effective date: 20150715 Owner name: SHANGHAI WIBOX SCIENCE + TECHNOLOGY DEVELOPMENT CO Free format text: FORMER OWNER: SHANGHAI FIGURE IT CO., LTD Effective date: 20150715 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150715 Address after: Bi Sheng Lu Pudong New Area Zhangjiang hi tech park Shanghai 201204 Lane 289 Building No. 2 Patentee after: SHANGHAI WIBOX SCIENCE & TECHNOLOGY DEVELOPMENT CO., LTD. Address before: Bi Sheng Lu Pudong New Area Zhangjiang hi tech park Shanghai 201204 Lane 289 Building No. 2 Room 201 Patentee before: Shanghai Style Information Technology Co.,Ltd. Patentee before: Shanghai Fengge Software Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: No.2 Building, 289 Lane, Bisheng Road, Zhangjiang High-tech Park, Pudong New Area, Shanghai, 20104 Patentee after: Shanghai Baibei Science and Technology Development Co., Ltd. Address before: No.2 Building, 289 Lane, Bisheng Road, Zhangjiang High-tech Park, Pudong New Area, Shanghai, 20104 Patentee before: SHANGHAI WIBOX SCIENCE & TECHNOLOGY DEVELOPMENT CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |