CN103034515A

CN103034515A - 一种卫星导航接收机fpga快速加载方法

Info

Publication number: CN103034515A
Application number: CN2012105351522A
Authority: CN
Inventors: 贾长辉; 陈少华; 杨雄军; 李春波
Original assignee: Aerospace Long March Launch Vehicle Technology Co Ltd; Beijing Institute of Telemetry Technology
Current assignee: Aerospace Long March Launch Vehicle Technology Co Ltd; Beijing Institute of Telemetry Technology
Priority date: 2012-12-11
Filing date: 2012-12-11
Publication date: 2013-04-10
Anticipated expiration: 2032-12-11
Also published as: CN103034515B

Abstract

本发明涉及一种卫星导航接收机FPGA快速加载方法，采用DSP芯片多功能缓冲串口的特殊用法作为FPGA专用加载时钟数据线，用多功能缓冲串口中的DX_m作为数据线与FPGA加载数据输入端DATA0连接；用多功能缓冲中的CLKX_m作为时钟线与FPGA加载数据输入端DCLK连接，DSP的通用GPIO引脚作为加载功能线与FPGA的三个专用配置引脚连接，本发明首先将DSP芯片、FLASH芯片、RS232电平转换芯片、电阻R1、R2、R3和FPGA进行连接，之后进行FPGA加载，后续根据需要对FLASH程序进行远程升级，具有加载时间短、易于外部程序升级，存储容量大、加载速度快，不易受电磁干扰、通用性强的优点。

Description

一种卫星导航接收机FPGA快速加载方法

技术领域

本发明属于定位导航与控制技术领域，特别涉及一种卫星导航接收机FPGA快速加载方法。

背景技术

卫星导航接收机中FPGA芯片作为核心器件，实现对卫星信号的捕获跟踪等重要功能，接收机每次上电都需对FPGA芯片进行程序加载，加载时间对接收机启动时间有很大影响。本发明主要解决卫星导航接收机FPGA程序加载时间过长的问题。卫星导航接收机中FPGA程序加载通常采用串行被动加载模式或采用专用加载芯片的主动加载模式。串行被动加载模式采用DSP芯片通用IO管脚作为FPGA专用加载时钟数据线，FPGA程序保存在外置的FLASH中，这种方式受通用IO管脚访问速度的限制，加载2M字节的程序需要6秒时间，速度较慢。采用专用加载芯片主动加载，速度较快，加载2M字节的程序需要0.9秒时间，但这种方式专用加载芯片烧写FPGA程序需要使用FPGA芯片JTAG接口，卫星导航接收机整机装配后引出FPGA芯片JTAG口到对外接插件上存在困难，并且引出JTAG口容易受到外部电磁干扰，影响接收机正常工作。

发明内容

本发明的目的在于克服现有技术的上述不足，提供一种卫星导航接收机FPGA快速加载方法，该方法加载时间短、易于外部程序升级，存储容量大、加载速度快，不易受电磁干扰。

本发明的上述目的主要是通过如下技术方案予以实现的：

一种卫星导航接收机FPGA快速加载方法，包括如下步骤：

(1)、将TMS32C64系列的DSP芯片、FLASH芯片、RS232电平转换芯片、第一固定电阻器R1、第二固定电阻器R2、第三固定电阻器R3和FPGA芯片进行连接，具体连接方法如下：

将TMS32C64系列的DSP芯片的EMIFB接口的BEA[20..1]、BED[15..0]、BWE、BRE与FLASH芯片的地址线A[19..0]、数据线DQ[15..0]、WE、OE分别连接；DSP芯片15个通用GPIO中任意两个引脚与FLASH芯片地址A[21..20]连接作为FLASH分段扩展地址；TMS32C64系列的DSP芯片的EMIFA接口的AEA[19..3]、AED[31..0]、AWE、AOE、ARE均与FPGA芯片的IO引脚连接；TMS32C64系列的DSP芯片的多功能缓冲串口的DX_m引脚与FPGA芯片的串行被动加载专用数据线DATA0连接，TMS32C64系列的DSP芯片的CLKX_m引脚与FPGA的串行被动加载专用时钟线DCLK连接；TMS32C64系列的DSP芯片中15个通用GPIO中任意三个引脚与FPGA芯片的三个专用配置引脚连接；电阻R1、R2、R3一端分别与FPGA芯片的所述三个专用配置引脚连接，另一端分别与FPGA电源连接；RS232电平转换芯片数据线T1IN和R1OUT引脚与FPGA的IO引脚连接，数据线T1OUT和R1IN引脚通过电缆与外部计算机RS232串口连接；其中DX_m与CLKX_m中的m为0、1或2；

(2)、上电初始化TMS32C64系列的DSP芯片时，将TMS32C64系列的DSP芯片内部的多功能缓冲串口McBSP_m设置为SPI主控工作模式，具体设置过程如下：

设置多功能缓冲串口McBSP_m的SPCR寄存器McBSP_m_SPCR等于0X411801，即将其中5位寄存器值设置为如下值：

CLKSTP＝11b，

设置多功能缓冲串口McBSP_m的PCR寄存器McBSP_m_PCR等于0X208，即将其中2位寄存器值设置为如下值：

CLKXM＝1b，CLKXP＝0b；

设置多功能缓冲串口McBSP_m的×CR寄存器McBSP_m_XCR等于0XA900B0，即将其中16位寄存器值设置为如下值：

XPHASE＝0b，XCOMPAND＝01b，XDATDLY＝01b，

XFRLEN1＝0000000b，XWDLEN1＝101b，XWDREVRS＝1b；

设置多功能缓冲串口McBSP_m的SRGR寄存器McBSP_m_SRGR等于0X20000003，即将其中3位寄存器值设置为如下值：

CLKSM＝1b，CLKGDV＝11b；

(3)、将TMS32C64系列的DSP芯片中与FPGA芯片的三个专用配置引脚中的配置启动引脚连接的GPIO引脚置1拉高，之后置0拉低，再置1拉高，启动FPGA程序加载；

(4)、TMS32C64系列的DSP芯片经EMIFB口从FLASH芯片中按顺序读出FPGA程序数据，每次读出32bit，再通过判定McBSP_m_SPCR寄存器第

位为高或低确定DX_m是否为空闲，第

位为低时DX_m为空闲，当DX_m为空闲时，将32bit数据送到DX_m寄存器中，多功能缓冲串口在CLKX_m上升沿自动将32bit数据由低位到高位次序发送到DX_m引脚上，FPGA芯片在DCLK0上升沿接收加载数据线DATA0上的数据，以此循环从FLASH芯片中读出FPGA程序数据直到数据结尾；

(5)、当DX_m传输FPGA程序到结尾时，TMS32C64系列的DSP芯片读取与FPGA三个专用配置引脚中的配置完成检测引脚连接的GPIO的值，GPIO的值为高表示FPGA程序加载成功，结束加载，GPIO的值为低表示加载出错，回到步骤(3)，DSP芯片重新启动FPGA程序加载流程。

在上述卫星导航接收机FPGA快速加载方法中，步骤(1)将TMS32C64系列的DSP芯片、FLASH芯片、RS232电平转换芯片、第一固定电阻器R1、第二固定电阻器R2、第三固定电阻器R3和FPGA芯片连接之后，通过DSP的JTAG口将带有RS232串口协议IP核的FPGA程序存入FLASH中，同时将DSP程序也存入FLASH中，FLASH存储空间等分多段存储所述DSP和FPGA程序，之后进行升级FPGA程序，具体过程如下：

重新上电，TMS32C64系列的DSP芯片执行所述步骤(2)至(5)完成带有RS232串口协议IP核的FPGA程序数据加载，再将对外RS232串口通过电缆与装有FPGA升级程序的计算机串口连接，计算机将FPGA升级程序数据通过RS232串口电平转换芯片送给FPGA中的RS232串口协议IP核，FPGA对接收到升级程序数据进行时序转换并通过EMIFA接口将数据再送给TMS32C64系列的DSP芯片，TMS32C64系列的DSP芯片再通过EMIFB口将数据存储到FLASH中，实现FPGA程序升级。

在上述卫星导航接收机FPGA快速加载方法中，FPGA芯片的型号为CYCLONE。FPGA芯片的三个专用配置引脚分别为：nCONFIG、nSTATUS、CONFIG DONE；步骤(3)中FPGA芯片的配置启动引脚为nCONFIG引脚；步骤(5)中FPGA芯片的配置完成检测引脚为CONFIG_DONE引脚。

在上述卫星导航接收机FPGA快速加载方法中，RS232接口电平转换芯片的型号为MAX3232ESE。

在上述卫星导航接收机FPGA快速加载方法中，固定电阻器R1、R2、R3的电阻值为1KΩ。

在上述卫星导航接收机FPGA快速加载方法中，采用DSP芯片也可为TMS32C621系列或TMS32C671系列处理器。

在上述卫星导航接收机FPGA快速加载方法中，采用的FLASH芯片为64Mbits大容量芯片SST39VF6401B-70-4I-EKE。

在上述卫星导航接收机FPGA快速加载方法中，FLASH的存储空间等分多段存储DSP和FPGA程序，DSP芯片15个通用GPIO中任意两个引脚与FLASH芯片地址A[21..20]连接作为FLASH分段扩展地址。

本发明与现有技术相比具有如下优点：

(1)、本发明创新设计了卫星导航接收机中的FPGA快速加载方法，该方法首先将DSP芯片、FLASH芯片、RS232电平转换芯片、电阻R1、R2、R3和FPGA进行连接，之后进行FPGA加载，后续根据需要对FLASH程序进行远程升级，具有加载时间短、易于外部程序升级，存储容量大、加载速度快，不易受电磁干扰、通用性强的优点；

(2)、本发明的卫星导航接收机FPGA快速加载方法，采用DSP芯片作为加载控制器，处理速度快，能够满足当前卫星导航接收机程序运行速度的需求。

(3)、本发明的卫星导航接收机FPGA快速加载方法，采用DSP芯片多功能缓冲串口设置为SPI主控模式加载FPGA程序，加载2M字节的程序所需时间由6秒减少到0.9秒时间，加载速度快。

(4)、本发明的卫星导航接收机FPGA快速加载方法，采用DSP外置EMIFB接口的FLASH芯片存储FPGA程序，存储容量大。

(5)、本发明的卫星导航接收机FPGA快速加载方法，通过RS232串口与计算机直接连升级FPGA程序，升级方便，且不会对影响接收机正常工作。

(6)、本发明采用DSP对将FLASH中的数据加载到FPGA中，不需额外增加FPGA配置芯片，即可实现FPGA快速加载，从而降低成本，可移植性强，并提高抗电磁干扰能力；

(7)、本发明方法加载配置引脚可以复用，可对多片FPGA进行加载，通用性强，加载速度快，进一步降成本，提高加载效率。

附图说明

图1为本发明FPGA快速加载系统的硬件连接框图；

图2为本发明实施例中FPGA快速加载系统硬件连接框图；

图3为本发明的DSP多功能缓冲串口寄存器设置流程图；

图4为本发明FPGA快速加载方法流程图。

具体实施方式

下面结合附图和具体实施例对本发明做进一步详细的描述：

如图1所示为本发明FPGA快速加载系统的硬件连接框图，本发明卫星导航接收机FPGA快速加载方法采用的FPGA快速加载系统包括DSP芯片、FLASH芯片、RS232电平转换芯片、第一固定电阻器R1、第二固定电阻器R2、第三固定电阻器R3和FPGA芯片。其中DSP芯片可以为TMS32C64系列、TMS32C621系列或TMS32C671系列处理器。

如图2所示为本发明实施例中FPGA快速加载系统硬件连接框图，本实施例中DSP芯片(型号TMS32C6414EGLZA6E3)、FLASH芯片(型号SST39VF6401B-70-4I-EKE)、RS232电平转换芯片(型号MAX3232ESE)、第一固定电阻器R1(电阻值为1KΩ)、第二固定电阻器R2(电阻值为1KΩ)、第三固定电阻器R3(电阻值为1KΩ)、FPGA芯片(型号CYCLONE)。

DSP芯片(型号TMS32C6414EGLZA6E3)的EMIFB接口的BEA[20..1]、BED[15..0]、BWE、BRE与FLASH芯片(型号SST39VF6401B-70-4I-EKE)地址线A[19..0]和数据线DQ[15..0]、WE、OE连接；DSP芯片15个通用GPIO中任意两个引脚与FLASH芯片地址A[21..20](FLASH芯片第13引脚和第10引脚)连接作为FLASH分段扩展地址；DSP芯片型号TMS32C6414EGLZA6E3的EMIFA接口的AEA[19..3]、AED[31..0]、AWE、AOE、ARE均与FPGA芯片的IO引脚连接，DSP芯片多功能缓冲串口的D×0引脚与FPGA的串行被动加载专用数据线DATA0连接，CLKX0引脚与FPGA的串行被动加载专用时钟线DCLK连接；DSP芯片通用GPIO从GP0到GP15中任选三个引脚(例如第GP6、GP5、GP4引脚)分别与FPGA芯片的三个专用配置引脚nCONFIG、nSTATUS、CONFIG_DONE引脚连接。

阻值1KΩ电阻R1、R2、R3一端分别与FPGA芯片的nCONFIG、nSTATUS、CONFIG DONE引脚连接，另一端分别与+3.3V电压连接。具体为：第一固定电阻器R1一端与FPGA芯片的nCONFIG连接，另一端与+3.3V电压连接；第二固定电阻器R2一端与FPGA芯片的nSTATUS连接，另一端与+3.3V电压连接；第三固定电阻器R3一端与FPGA芯片的CONFIG_DONE连接，另一端与+3.3V电压连接；RS232电平转换芯片MAX3232ESE数据线T1IN和R1OUT引脚与FPGA芯片的IO引脚连接，MAX3232ESE数据线T1OUT和R1IN引脚通过电缆与计算机RS232串口连接。

本实例工作分为FPGA程序加载过程和升级FPGA程序过程。

如图3所示为本发明的DSP多功能缓冲串口寄存器设置流程图，FPGA程序加载过程中，首先在卫星导航接收机上电初始化DSP芯片时，设置使用到的多功能缓冲串口McBSP0配置寄存器，将该多功能缓冲串口设置为SPI主控工作模式。

通过设置多功能缓冲串口McBSP0的SPCR寄存器McBSP0SPCR＝0X411801，将其中5位寄存器值设置为如下值：

CLKSTP＝11b，

通过设置多功能缓冲串口McBSP0的PCR寄存器McBSP0_PCR＝0X208，将其中2位寄存器值设置为如下值：

CLKXM＝1b，CLK×P＝0b

通过设置多功能缓冲串口McBSP0的XCR寄存器McBSP0_XCR＝0XA900B0，将其中16位寄存器值设置为如下值：

XPHASE＝0b，×COMPAND＝01b，×DATDLY＝01b，

XFRLEN1＝0000000b，XWDLEN1＝101b，XWDREVRS＝1b

通过如上设置，将TMS32C6414EGLZA6E3多功能缓冲串口McBSP0的DX0引脚设置为数据输出单字32bit颠倒方式；使TMS32C6414EGLZA6E3的CLKX0引脚设置为上升沿起始并延时半个DX0数据位，使得CLKX0与DX0数据位中心对齐，并设置CLKX0当每组32bit数据传输结束后的空闲状态时，CLKX0设定为无时钟输出并保持为低电平。

通过设置多功能缓冲串口McBSP0的SRGR寄存器McBSP0_SRGR＝0X20000003，将其中3位寄存器值设置为如下值：

CLKSM＝1b，CLKGDV＝11b

通过如上设置，将TMS32C6414EGLZA6E3多功能缓冲串口McBSP0的CLKX0时钟设置为由DSP内部时钟驱动，且由CLKGDV设置CLK0分频倍数。

本实例应用TMS32C6414EGLZA6E3，该内部时钟为CPU主时钟的1/4，本例应用为372MHz/4＝93MHz，CLKX0时钟f_clkx0为：

f_clkx0＝93MHz/(CLKGDV+1)＝23.25MHz

完成DSP初始化后，对FPGA进行加载，如图4所示为本发明的FPGA加载过程流程图，TMS32C6414EGLZA6E3通过GP6将FPGA芯片的nCONFIG引脚置1拉高，后置0拉低，再置1拉高，启动FPGA程序加载。

而后，TMS32C6414EGLZA6E3经EMIFB口从SST39VF6401B-70-4I-EKE中按顺序读出FPGA程序数据，每次读出32bit，再通过判定McBSP0_SPCR寄存器第

位为高或低确定DX0是否为空闲，第位为低时DX0为空闲，当DX0为空闲时，将32bit数据送到DX0寄存器中，多功能缓冲串口在CLKX0上升沿自动将32bit数据由低位到高位次序发送到DX0引脚上，FPGA芯片在DCLK上升沿接收加载数据线DATA0上的数据，以此循环从FLASH中读出FPGA程序数据直到数据结尾。

当DX0传输FPGA程序到结尾后，TMS32C6414EGLZA6E3通过读取GP4引脚状态判断CONFIG_DONE为高或低，为高表示FPGA程序加载成功，结束加载，为低表示加载未成功，DSP芯片重新启动FPGA程序加载流程。

本发明将TMS32C64系列的DSP芯片、FLASH芯片、RS232电平转换芯片、第一固定电阻器R1、第二固定电阻器R2、第三固定电阻器R3和FPGA芯片连接之后，通过DSP的JTAG口将带有RS232串口协议IP核的FPGA程序存入FLASH中，同时存入DSP程序，之后进行升级FPGA程序，具体过程如下：

重新上电，TMS32C6414EGLZA6E3执行上述的FPGA程序数据加载，再将外部RS232串口通过电缆与装有FPGA升级程序的计算机串口连接，计算机将FPGA升级程序数据通过RS232串口电平转换芯片送给FPGA中的RS232串口协议IP核，FPGA对接收到升级程序数据进行时序转换并通过EMIFA接口将数据再送给TMS32C6414EGLZA6E3，DSP芯片TMS32C6414EGLZA6E3再通过EMIFB口将数据存储到FLASH中，实现FPGA程序升级。

经测试，本实施例实现了由DSP芯片、FLASH芯片、RS232串口电平转换芯片组成，完成FPGA快速加载和易于程序升级的方法。试验表明本发明FPGA加载速度快，加载2M字节的FPGA程序仅需要0.9秒时间，大大节省了卫星导航接收机启动时间。本发明的FPGA程序保存在大容量FLASH中，程序扩展空间余量大。本发明的FPGA程序升级无需引出JTAG口，解决了接收机引出JTAG口困难的问题，并消除了引出JTAG口易受外部电磁干扰从而影响接收机正常工作，FPGA程序升级只需接收机对外RS232串口即可实现，易于程序远程升级，工作更加灵活可靠。

本发明的工作原理如下：

(1)、首先在接收机上电初始化DSP芯片时，设置其多功能缓冲串口配置寄存器，将用到的多功能缓冲串口设置为SPI主控工作模式。并且设置多功能缓冲串口的SPCR寄存器、PCR寄存器、XCR寄存器，使DX引脚数据输出为单字32bit颠倒方式，使CLKX引脚输出为上升沿起始并延时半个DX数据位，并设置CLKX当每组32bit数据传输结束后的空闲状态时，CLKX设定为时钟停止模式并保持为低电平，通过SRGR寄存器设置CLKX时钟速度。

(2)当开始加载FPGA程序时，DSP芯片通过GPIO对应位将FPGA芯片的nCONFIG置1拉高，后置0拉低，再置1拉高，启动FPGA程序加载工作。

(3)DSP从FLASH中按顺序读出32bit数据的FPGA程序，通过读多功能缓冲串口SPCR寄存器的相应位判断D×是否为空闲，当D×为空闲时，将32bit数据送到DX寄存器中，多功能缓冲串口在CLKX上升沿自动将32bit数据由低位到高位次序送到D×引脚上，FPGA芯片在DCLK上升沿接收加载数据线DATA0上的数据，以此循环直到FPGA程序结尾。

(4)当DX传输FPGA程序到结尾后，DSP芯片通过GPIO对应位判断CONFIG_DONE为高或低，为高表示FPGA程序加载成功，结束加载，为低表示加载未成功，DSP芯片重新启动FPGA程序加载流程。

(5)当需要升级FPGA程序时，第一次时通过DSP的JTAG口将带有RS232串口协议IP核的FPGA程序存入FLASH中，同时将DSP程序也存入FLASH中，之后进行升级FPGA程序即可，具体过程如下：

重新上电，TMS32C64系列的DSP芯片执行所述加载步骤，完成带有RS232串口协议IP核的FPGA程序数据加载，再将对外RS232串口通过电缆与装有FPGA升级程序的计算机串口连接，计算机将FPGA升级程序数据通过RS232串口电平转换芯片送给FPGA中的RS232串口协议IP核，FPGA对接收到升级程序数据进行时序转换并通过EMIFA接口将数据再送给TMS32C64系列的DSP芯片，TMS32C64系列的DSP芯片再通过EMIFB口将数据存储到FLASH中，实现FPGA程序升级。

以上所述，仅为本发明的一个实例，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims

1.一种卫星导航接收机FPGA快速加载方法，其特征在于包括如下步骤：

CLKSTP＝11b，

CLK×M＝1b，CLKXP＝0b；

设置多功能缓冲串口McBSP_m的XCR寄存器McBSP_m_XCR等于0XA900B0，即将其中16位寄存器值设置为如下值：

XPHASE＝0b，XCOMPAND＝01b，XDATDLY＝01b，

×FRLEN1＝0000000b，XWDLEN1＝101b，XWDREVRS＝1b；

CLKSM＝1b，CLKGDV＝11b；

位为高或低确定D×_m是否为空闲，第位为低时DX_m为空闲，当DX_m为空闲时，将32bit数据送到DX_m寄存器中，多功能缓冲串口在CLKX_m上升沿自动将32bit数据由低位到高位次序发送到DX_m引脚上，FPGA芯片在DCLK0上升沿接收加载数据线DATA0上的数据，以此循环从FLASH芯片中读出FPGA程序数据直到数据结尾；

2.根据权利要求1所述的一种卫星导航接收机FPGA快速加载方法，其特征在于：所述步骤(1)将TMS32C64系列的DSP芯片、FLASH芯片、RS232电平转换芯片、第一固定电阻器R1、第二固定电阻器R2、第三固定电阻器R3和FPGA芯片连接之后，通过DSP的JTAG口将带有RS232串口协议IP核的FPGA程序存入FLASH中，同时将DSP程序也存入FLASH中，FLASH存储空间等分多段存储所述DSP和FPGA程序，之后进行升级FPGA程序，具体过程如下：

3.根据权利要求1所述的一种卫星导航接收机FPGA快速加载方法，其特征在于：所述FPGA芯片的型号为CYCLONE。

4.根据权利要求3所述的一种卫星导航接收机FPGA快速加载方法，其特征在于：所述步骤(1)中FPGA芯片的三个专用配置引脚分别为：nCONFIG、nSTATUS、CONFIG_DONE；所述步骤(3)中FPGA芯片的配置启动引脚为nCONFIG引脚；所述步骤(5)中FPGA芯片的配置完成检测引脚为CONFIG_DONE引脚。

5.根据权利要求1所述的一种卫星导航接收机FPGA快速加载方法，其特征在于：所述RS232接口电平转换芯片的型号为MAX3232ESE。

6.根据权利1所述的一种卫星导航接收机FPGA快速加载方法，其特征在于：所述固定电阻器R1、R2、R3的电阻值为1KΩ。

7.根据权利1所述的一种卫星导航接收机FPGA快速加载方法，其特征在于：采用DSP芯片也可为TMS32C621系列或TMS32C671系列处理器。

8.根据权利1所述的一种卫星导航接收机FPGA快速加载方法，其特征在于：所述采用的FLASH芯片为64Mbits大容量芯片SST39VF6401B-70-4I-EKE。

9.根据权利要求2所述的一种卫星导航接收机FPGA快速加载方法，其特征在于：所述FLASH的存储空间等分多段存储DSP和FPGA程序，DSP芯片15个通用GPIO中任意两个引脚与FLASH芯片地址A[21..20]连接作为FLASH分段扩展地址。