CN103678164A - 一种存储器级联方法和装置 - Google Patents
一种存储器级联方法和装置 Download PDFInfo
- Publication number
- CN103678164A CN103678164A CN201210362903.5A CN201210362903A CN103678164A CN 103678164 A CN103678164 A CN 103678164A CN 201210362903 A CN201210362903 A CN 201210362903A CN 103678164 A CN103678164 A CN 103678164A
- Authority
- CN
- China
- Prior art keywords
- quantum memory
- control signal
- signal
- memory
- capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明公开了一种存储器级联方法和装置，以解决现有技术开发大容量存储器增加存储器成本也延长设计周期的问题。所述方法包括：根据各子存储器的容量和各子存储器级联后构成的大存储器的容量，确定各子存储器的级别；分别连接各子存储器的地址总线和数据总线；根据各子存储器的容量和级别生成各自的译码控制信号；向各子存储器发送各自的译码控制信号，完成存储器级联；所述译码控制信号标识各子存储器的原地址范围在大存储器中的新地址范围。通过发送译码控制信号将现有的小容量存储器的地址范围标识为大容量存储器的地址范围，将小容量存储器级联成大容量存储器，不需要新开发大容量存储器的掩模版，节省大存储器成本，缩短大存储器的设计周期。
Description
技术领域
本发明涉及存储器技术领域，特别是涉及一种存储器级联方法和装置。
背景技术
存储器的容量由于受到制作工艺的限制，不能无限制地增大。如果需求的存储器容量大于已开发存储器的最大容量，同时市场对这种超大容量的存储器需求量相对较小时，新开发这种存储器就需要重新开发一套掩模版，耗费时间和人力物力等，增加了存储器成本，同时也延长了设计周期。
发明内容
本发明所要解决的技术问题是提出一种存储器级联方法和装置，以解决现有技术开发大容量存储器增加存储器成本也延长设计周期的问题。
为了解决上述问题，本发明公开了一种存储器级联方法，包括：
根据各子存储器的容量和各子存储器级联后构成的大存储器的容量，确定各子存储器的级别；
连接各子存储器的地址总线；连接各子存储器的数据总线；
根据各子存储器的容量和级别生成各自的译码控制信号；
向各子存储器发送各自的译码控制信号，完成存储器级联；
其中，所述译码控制信号标识各子存储器的原地址范围在所述大存储器中的新地址范围。
优选的，还包括：
发送寻址控制信号；
将所述寻址控制信号分别与各子存储器的译码控制信号进行比较，生成与各子存储器对应的译码结果信号；
如果相同，将与该子存储器对应的译码结果信号与片选信号结合，生成选择使能信号，选中该子存储器；
如果不同，将与该子存储器对应的译码结果信号与片选信号结合，生成禁止使能信号，禁止该子存储器使能。
优选的，所述根据各子存储器的容量和各子存储器级联后构成的大存储器的容量，确定各子存储器的级别，包括：
根据各子存储器的容量为a，各子存储器级联后构成的大存储器的容量为b，确定第一级子存储器至第2y-x级子存储器，其中，a=2x，b=2y，x，y为自然数，y>x；
其中，第一级子存储器的新地址范围为所述大存储器的最低位地址范围；
第2y-x级子存储器的新地址范围为所述大存储器的最高位地址范围。
优选的，所述根据各子存储器的容量和各子存储器级联后构成的大存储器的容量，确定各子存储器的级别，包括：
根据各子存储器的容量为1Kbit，级联后大存储器的容量为2Kbit，确定第一级子存储器和第二级子存储器；
其中，第一级子存储器的新地址范围为所述大存储器的最低位地址范围；
第二级子存储器的新地址范围为所述大存储器的最高位地址范围。
优选的，所述根据各子存储器的容量和级别生成各自的译码控制信号；所述译码控制信号标识各子存储器的原地址范围在所述大存储器中的新地址范围，包括：
根据第一级子存储器的容量为1Kbit和第二级子存储器的容量为1Kbit，分别生成第一级子存储器的译码控制信号和第二级子存储器的译码控制信号；
第一级子存储器的译码控制信号标识第一级子存储器的原地址范围在所述大存储器中的新地址范围为000h~3ffh，第二级子存储器的译码控制信号标识第二级子存储器的原地址范围在所述大存储器中的新地址范围为400h~7ffh。
优选的，所述将所述寻址控制信号分别与各子存储器的译码控制信号进行比较，生成与各子存储器对应的译码结果信号；如果相同，将与该子存储器对应的译码结果信号与片选信号结合，生成选择使能信号，选中该子存储器；如果不同，将与该子存储器对应的译码结果信号与片选信号结合，生成禁止使能信号，禁止该子存储器使能，包括：
将寻址控制信号“1”分别与第一级子存储器的译码控制信号“0”和第二级子存储器的译码控制信号“1”进行比较，生成第一级子存储器的译码结果信号和第二级子存储器的译码结果信号；
所述寻址控制信号“1”与第二级子存储器的译码控制信号“1”相同，将所述第二级子存储器的译码结果信号与片选信号结合，生成选择使能信号，选中第二级子存储器；
所述寻址控制信号“1”与第一级子存储器的译码控制信号“0”不同，将所述第一级子存储器的译码结果信号与片选信号结合，生成禁止使能信号，禁止第一级子存储器使能。
本发明还公开了一种存储器级联装置，包括：
子存储器级别确定模块，用于根据各子存储器的容量和各子存储器级联后构成的大存储器的容量，确定各子存储器的级别；
总线连接模块，用于连接各子存储器的地址总线；连接各子存储器的数据总线；
译码控制信号生成模块，用于根据各子存储器的容量和级别生成各自的译码控制信号；
译码控制信号发送模块，用于向各子存储器发送各自的译码控制信号；
其中，所述译码控制信号标识各子存储器的原地址范围在所述大存储器中的新地址范围。
优选的，还包括：
寻址控制信号发送模块，用于发送寻址控制信号；
信号比较模块，用于将所述寻址控制信号分别与各子存储器的译码控制信号进行比较；
译码结果信号生成模块，用于生成与各子存储器对应的译码结果信号；
使能信号生成模块，如果所述寻址控制信号与某一子存储器的译码控制信号相同，用于将与该子存储器对应的译码结果信号与片选信号结合，生成选择使能信号；如果所述寻址控制信号与某一子存储器的译码控制信号不同，用于将与该子存储器对应的译码结果信号与片选信号结合，生成禁止使能信号。
优选的，所述子存储器级别确定模块根据各子存储器的容量为a，各子存储器级联后构成的大存储器的容量为b，确定第一级子存储器至第2y-x级子存储器，其中，a=2x，b=2y，x，y为自然数，y>x；
其中，第一级子存储器的新地址范围为所述大存储器的最低位地址范围；
第2y-x级子存储器的新地址范围为所述大存储器的最高位地址范围。
优选的，所述子存储器级别确定模块根据各子存储器的容量为1Kbit，级联后大存储器的容量为2Kbit，确定第一级子存储器和第二级子存储器；
其中，第一级子存储器的新地址范围为所述大存储器的最低位地址范围；
第二级子存储器的新地址范围为所述大存储器的最高位地址范围。
优选的，所述译码控制信号生成模块根据第一级子存储器的容量为1Kbit和第二级子存储器的容量为1Kbit，分别生成第一级子存储器的译码控制信号和第二级子存储器的译码控制信号；
第一级子存储器的译码控制信号标识第一级子存储器的原地址范围在所述大存储器中的新地址范围为000h~3ffh，第二级子存储器的译码控制信号标识第二级子存储器的原地址范围在所述大存储器中的新地址范围为400h~7ffh。
优选的，所述信号比较模块将寻址控制信号“1”分别与第一级子存储器的译码控制信号“0”和第二级子存储器的译码控制信号“1”进行比较；
所述译码结果信号生成模块生成第一级子存储器的译码结果信号和第二级子存储器的译码结果信号；
所述寻址控制信号“1”与第二级子存储器的译码控制信号“1”相同，所述使能信号生成模块将所述第二级子存储器的译码结果信号与片选信号结合，生成选择使能信号；
所述寻址控制信号“1”与第一级子存储器的译码控制信号“0”不同，所述使能信号生成模块将所述第一级子存储器的译码结果信号与片选信号结合，生成禁止使能信号。
与现有技术相比，本发明包括以下优点：
本发明提出一种存储器级联方法和装置，通过发送译码控制信号将现有的小容量存储器的地址范围标识为大容量存储器的地址范围，将小容量存储器级联成大容量存储器，不需要新开发大容量存储器的掩模版，节省了大存储器成本，也缩短了大存储器的设计周期。
附图说明
图1是现有的小容量存储器中配置的基本的端口示意图；
图2是本发明实施例一所述一种存储器级联方法流程图；
图3是本发明实施例二所述一种存储器级联方法流程图；
图4是本发明实施例二中根据寻址控制信号选择与之对应的子存储器的示意图；
图5是本发明实施例三所述一种存储器级联装置结构图；
图6是本发明实施例四所述一种存储器级联装置结构图；
图7是本发明实施例四所述一种级联后构成的大存储器的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明提出一种存储器级联方法和装置，将数个现有的小容量存储器的地址总线连接在一起，将数据总线也连接在一起；根据小容量存储器的容量以及确定的级别，生成各小容量存储器的译码控制信号，发送给对应的小容量存储器，译码控制信号用于标识各小容量存储器的原地址范围在级联后构成的大容量存储器中的新地址范围；向大容量存储器发送寻址控制信号，用于寻找大容量存储器中与寻址控制信号相对应的新地址范围。
现有的小容量存储器MEMORY中配置的基本的端口包括：地址输入信号A[max:0]端口、数据输入输出信号DQ[max:0]端口、片选信号CE端口、输出使能信号OE端口、写使能信号WE端口和忙状态标志位信号RY/BY端口，如图1所示。由于每个小容量存储器中的译码模块、寻址模块均相同，要实现正确寻址，必须外加译码控制信号，标识出由各小容量存储器级联构成的大容量存储器中的新地址范围。
下面通过列举几个具体的实施例详细介绍本发明提出的一种存储器级联方法和装置。
实施例一，详细介绍本发明提出的一种存储器级联方法。
参照图2，示出了本发明实施例一所述一种存储器级联方法流程图。
步骤11，根据各子存储器的容量和各子存储器级联后构成的大存储器的容量，确定各子存储器的级别；
所述子存储器为现有的小容量存储器；大存储器为由现有的小容量存储器级联构成的大容量存储器。
可以根据各子存储器的容量和大存储器的容量，确定子存储器的数量。其中，通常使用容量相同的子存储器级联构成大存储器，所以，子存储器的数量就是由大存储器的容量除以子存储器的容量得到的。
例如，各子存储器的容量为128Mword，需要级联构成的大存储器的容量为512Mword，则需要用到的子存储器的数量为512/128=4，即需要用4个容量为128Mword的子存储器级联构成容量为512Mword的大存储器。
得到子存储器的数量后，确定各子存储器的级别。由于各子存储器的容量相同，且要求各子存储器的地址总线位数相同，数据总线位数也相同。所以各子存储器的级别可以任意设置，并无特殊要求。
4个子存储器的级别可以设置为第一级子存储器、第二级子存储器、第三级子存储器和第四级子存储器。具体4个子存储器中哪个为第一级，哪个为第四级，可以任意设置。
步骤12，连接各子存储器的地址总线；连接各子存储器的数据总线；
将步骤11中确定的第一级子存储器、第二级子存储器、第三级子存储器和第四级子存储器的地址总线连接在一起；将数据总线也连接在一起。
步骤13，根据各子存储器的容量和级别生成各自的译码控制信号；
所述译码控制信号控制各子存储器之间的级联关系，即控制各子存储器的原地址范围在级联后构成的大存储器中的新地址范围。
其中，所述译码控制信号标识各子存储器的原地址范围在所述大存储器中的新地址范围。
根据第一级子存储器的容量生成第一级子存储器的译码控制信号，用于标识第一级子存储器的原地址范围在级联后构成的大存储器中的新地址范围；
同理，根据第二级、第三级和第四级子存储器的容量生成第二级、第三级和第四级子存储器各自的译码控制信号，用于标识第二级、第三级和第四级子存储器的原地址范围在级联后构成的大存储器中的新地址范围。
第一级子存储器的译码控制信号用于表示第一级子存储器的原地址范围在级联后构成的大存储器中的新地址范围为0000000h～7ffffffh；第二级子存储器的译码控制信号用于表示第二级子存储器的原地址范围在级联后构成的大存储器中的新地址范围为8000000h～fffffffh；第三级子存储器的译码控制信号用于表示第三级子存储器的原地址范围在级联后构成的大存储器中的新地址范围为10000000h～17ffffffh；第四级子存储器的译码控制信号用于表示第四级子存储器的原地址范围在级联后构成的大存储器中的新地址范围为18000000h～1ffffffffh。
步骤14，向各子存储器发送各自的译码控制信号，完成存储器级联；
将步骤13中生成的第一级至第四级子存储器各自的译码控制信号发送至对应的第一级至第四级子存储器，完成本发明实施例一所述的存储器级联方法。
综上所述，本发明实施例一提出的一种存储器级联方法，与现有技术相比，具有以下优点：
本发明实施例一提出的一种存储器级联方法，通过发送译码控制信号将现有的小容量存储器的地址范围标识为大容量存储器的地址范围，将小容量存储器级联成大容量存储器，不需要新开发大容量存储器的掩模版，节省了大存储器成本，也缩短了大存储器的设计周期。
实施例二，详细介绍本发明提出的一种存储器级联方法。
参照图3，示出了本发明实施例二所述一种存储器级联方法流程图。
步骤21，根据各子存储器的容量和各子存储器级联后构成的大存储器的容量，确定各子存储器的级别；
根据各子存储器的容量为a，各子存储器级联后构成的大存储器的容量为b，确定第一级子存储器至第2y-x级子存储器，其中，a=2x，b=2y，x，y为自然数，y>x；
其中，第一级子存储器的新地址范围为所述大存储器的最低位地址范围；
第2y-x级子存储器的新地址范围为所述大存储器的最高位地址范围。
例如，根据各子存储器的容量为1Kbit，级联后大存储器的容量为2Kbit，确定第一级子存储器和第二级子存储器；
其中，第一级子存储器的新地址范围为所述大存储器的最低位地址范围；
第二级子存储器的新地址范围为所述大存储器的最高位地址范围。
第一级子存储器在级联后构成的大存储器中的新地址范围为大存储器中的地位地址范围000h~3ffh；
第二级子存储器在级联后构成的大存储器中的新地址范围为大存储器中的高位地址范围400h~7ffh。
其中，最低位地址范围和最高位地址范围只是相对而言，并不表示绝对的高低。只是按照各子存储器级别的高低顺序排列而已，例如可以按照第一级至第四级子存储器的级别顺序，由低位到高位确定级联后构成的大存储器的新地址范围。
步骤22，连接各子存储器的地址总线；连接各子存储器的数据总线；
连接第一级子存储器和第二级子存储器的地址总线；连接第一级子存储器和第二级子存储器的数据总线。
步骤23，根据各子存储器的容量和级别生成各自的译码控制信号；
所述译码控制信号HLS[max+n:max+1]控制各子存储器之间的级联关系，即控制各子存储器的原地址范围在级联后构成的大存储器中的新地址范围。其中，max是指数据和地址的最高位，n是整数，2n是所需要级联的子存储器的数量。
根据第一级子存储器的容量为1Kbit和第二级子存储器的容量为1Kbit，分别生成第一级子存储器的译码控制信号和第二级子存储器的译码控制信号。
步骤24，向各子存储器发送各自的译码控制信号，完成存储器级联；
向第一级子存储器发送第一级子存储器的译码控制信号；向第二级子存储器发送第二级子存储器的译码控制信号。
其中，所述译码控制信号标识各子存储器的原地址范围在所述大存储器中的新地址范围。
第一级子存储器的译码控制信号标识第一级子存储器的原地址范围在所述大存储器中的新地址范围为000h~3ffh，第二级子存储器的译码控制信号标识第二级子存储器的原地址范围在所述大存储器中的新地址范围为400h~7ffh。
步骤25，发送寻址控制信号；
向级联后构成的大存储器发送寻址控制信号A[max+n:max+1]。
所述寻址控制信号用于查找级联后构成的大存储器的地址范围。
步骤26，将所述寻址控制信号分别与各子存储器的译码控制信号进行比较，生成与各子存储器对应的译码结果信号；
将步骤25中发送的寻址控制信号A[max+n:max+1]与第一级子存储器的译码控制信号进行比较，生成与第一级子存储器对应的译码结果信号；
将寻址控制信号A[max+n:max+1]与第二级子存储器的译码控制信号进行比较，生成与第二级子存储器对应的译码结果信号。
例如，寻址控制信号A[max+n:max+1]为“1”，第一级子存储器的译码控制信号为“0”，第二级子存储器的译码控制信号为“1”。
将寻址控制信号“1”分别与第一级子存储器的译码控制信号“0”和第二级子存储器的译码控制信号“1”进行比较，生成第一级子存储器的译码结果信号和第二级子存储器的译码结果信号。
也可以异或实现方式为例，当寻址控制信号A[max+n:max+1]为“01”时，其与译码控制信号HLS[max+n:max+1]为“01”的子存储器异或比较的结果为全0时，则生成的译码结果信号OUT为0；其与译码控制信号HLS[max+n:max+1]为“00”的子存储器异或比较的结果中包括1时，则生成的译码结果信号OUT为1。
步骤27，如果相同，将与该子存储器对应的译码结果信号与片选信号结合，生成选择使能信号，选中该子存储器；
所述寻址控制信号“1”与第二级子存储器的译码控制信号“1”相同，将所述第二级子存储器的译码结果信号与片选信号结合，生成选择使能信号，选中第二级子存储器。
所述选择使能信号可以为高电平信号也可以为低电平信号，视具体情况而定。
步骤28，如果不同，将与该子存储器对应的译码结果信号与片选信号结合，生成禁止使能信号，禁止该子存储器使能。
所述寻址控制信号“1”与第一级子存储器的译码控制信号“0”不同，将所述第一级子存储器的译码结果信号与片选信号结合，生成禁止使能信号，禁止第一级子存储器使能。
所述禁止使能信号可以为高电平信号也可以为低电平信号，视具体情况而定。
图4是本发明实施例二中根据寻址控制信号选择与之对应的子存储器的示意图。
寻址控制信号A[max+1]与某一子存储器的译码控制信号HLS[max+1]比较，生成与该子存储器对应的译码结果信号OUT；寻址控制信号A[max+2]与另一子存储器的译码控制信号HLS[max+2]比较，生成与另一子存储器对应的译码控制信号OUT。
当寻址控制信号A[max+1]与译码控制信号HLS[max+1]相同时，与该子存储器对应的译码结果信号OUT与片选信号CE结合，生成高电平使能信号IPE。
当寻址控制信号A[max+2]与译码控制信号HLS[max+2]相同时，与另一子存储器对应的译码结果信号OUT与片选信号CE结合，生成低电平使能信号IPE。
实施例三，详细介绍本发明提出的一种存储器级联装置。
参照图5，示出了本发明实施例三所述一种存储器级联装置结构图。
所述装置，包括：
子存储器级别确定模块31，总线连接模块32，译码控制信号生成模块33，以及，译码控制信号发送模块34。
下面分别详细介绍各模块的功能以及之间的关系。
子存储器级别确定模块31，用于根据各子存储器的容量和各子存储器级联后构成的大存储器的容量，确定各子存储器的级别；
所述子存储器级别确定模块31可以根据各子存储器的容量和大存储器的容量，先确定子存储器的数量；得到子存储器的数量后，再确定各子存储器的级别。
例如，所述子存储器级别确定模块31根据各子存储器的容量为128Mword，需要级联构成的大存储器的容量为512Mword，确定子存储器的数量为4，再确定4个子存储器的级别为第一级子存储器、第二级子存储器、第三级子存储器和第四级子存储器。
总线连接模块32，用于连接各子存储器的地址总线；连接各子存储器的数据总线；
所述总线连接模块32将所述子存储器级别确定模块31确定的第一级子存储器、第二级子存储器、第三级子存储器和第四级子存储器的地址总线连接在一起；将数据总线也连接在一起。
译码控制信号生成模块33，用于根据各子存储器的容量和级别生成各自的译码控制信号；
其中，所述译码控制信号标识各子存储器的原地址范围在所述大存储器中的新地址范围。
所述译码控制信号生成模块33根据第一级至第四级子存储器的容量分别生成第一级至第四级子存储器的译码控制信号；第一级至第四级子存储器的译码控制信号用于标识第一级至第四级子存储器的原地址范围在级联后构成的大存储器中的新地址范围。
译码控制信号发送模块34，用于向各子存储器发送各自的译码控制信号；
所述译码控制信号发送模块34将所述译码控制信号生成模块33生成的第一级至第四级子存储器的译码控制信号分别发送至第一级至第四级子存储器。
综上所述，本发明实施例三提出的一种存储器级联装置，与现有技术相比，具有以下优点：
本发明实施例三提出的一种存储器级联装置，通过发送译码控制信号将现有的小容量存储器的地址范围标识为大容量存储器的地址范围，将小容量存储器级联成大容量存储器，不需要新开发大容量存储器的掩模版，节省了大存储器成本，也缩短了大存储器的设计周期。
实施例四，详细介绍本发明提出的一种存储器级联装置。
参照图6，示出了本发明实施例四所述一种存储器级联装置结构图。
所述装置，包括：
子存储器级别确定模块41，总线连接模块42，译码控制信号生成模块43，译码控制信号发送模块44，寻址控制信号发送模块45，信号比较模块46，译码结果信号生成模块47，以及，使能信号生成模块48。
下面分别详细介绍各模块的功能以及之间的关系。
子存储器级别确定模块41，用于根据各子存储器的容量和各子存储器级联后构成的大存储器的容量，确定各子存储器的级别；
所述子存储器级别确定模块41根据各子存储器的容量为a，各子存储器级联后构成的大存储器的容量为b，确定第一级子存储器至第2y-x级子存储器，其中，a=2x，b=2y，x，y为自然数，y>x；
其中，第一级子存储器的新地址范围为所述大存储器的最低位地址范围；
第2y-x级子存储器的新地址范围为所述大存储器的最高位地址范围。
例如，所述子存储器级别确定模块41根据各子存储器的容量为1Kbit，级联后大存储器的容量为2Kbit，确定第一级子存储器和第二级子存储器；
其中，第一级子存储器的新地址范围为所述大存储器的最低位地址范围；
第二级子存储器的新地址范围为所述大存储器的最高位地址范围。
第一级子存储器在级联后构成的大存储器中的新地址范围为大存储器中的地位地址范围000h~3ffh；
第二级子存储器在级联后构成的大存储器中的新地址范围为大存储器中的高位地址范围400h~7ffh。
总线连接模块42，用于连接各子存储器的地址总线；连接各子存储器的数据总线；
所述总线连接模块42连接第一级子存储器和第二级子存储器的地址总线；连接第一级子存储器和第二级子存储器的数据总线。
译码控制信号生成模块43，用于根据各子存储器的容量和级别生成各自的译码控制信号；
所述译码控制信号HLS[max+n:max+1]控制各子存储器之间的级联关系，即控制各子存储器的原地址范围在级联后构成的大存储器中的新地址范围。其中，max是指数据和地址的最高位，n是整数，2n是所需要级联的子存储器的数量。
所述译码控制信号生成模块43根据第一级子存储器的容量为1Kbit和第二级子存储器的容量为1Kbit，分别生成第一级子存储器的译码控制信号和第二级子存储器的译码控制信号；
译码控制信号发送模块44，用于向各子存储器发送各自的译码控制信号；
所述译码控制信号发送模块44向第一级子存储器发送第一级子存储器的译码控制信号；向第二级子存储器发送第二级子存储器的译码控制信号。
其中，所述译码控制信号标识各子存储器的原地址范围在所述大存储器中的新地址范围。
第一级子存储器的译码控制信号标识第一级子存储器的原地址范围在所述大存储器中的新地址范围为000h~3ffh，第二级子存储器的译码控制信号标识第二级子存储器的原地址范围在所述大存储器中的新地址范围为400h~7ffh。
寻址控制信号发送模块45，用于发送寻址控制信号；
所述寻址控制信号发送模块45向级联后构成的大存储器发送寻址控制信号A[max+n:max+1]。
所述寻址控制信号用于查找级联后构成的大存储器的地址范围。
信号比较模块46，用于将所述寻址控制信号分别与各子存储器的译码控制信号进行比较；
所述信号比较模块46将所述寻址控制信号发送模块45发送的寻址控制信号A[max+n:max+1]与第一级子存储器的译码控制信号进行比较；
所述信号比较模块46将所述寻址控制信号发送模块45发送的寻址控制信号A[max+n:max+1]与第二级子存储器的译码控制信号进行比较。
例如，寻址控制信号A[max+n:max+1]为“1”，第一级子存储器的译码控制信号为“0”，第二级子存储器的译码控制信号为“1”。
所述信号比较模块46将寻址控制信号“1”分别与第一级子存储器的译码控制信号“0”和第二级子存储器的译码控制信号“1”进行比较。
译码结果信号生成模块47，用于生成与各子存储器对应的译码结果信号；
所述译码结果信号生成模块47生成第一级子存储器的译码结果信号和第二级子存储器的译码结果信号。
使能信号生成模块48，如果所述寻址控制信号与某一子存储器的译码控制信号相同，用于将与该子存储器对应的译码结果信号与片选信号结合，生成选择使能信号；如果所述寻址控制信号与某一子存储器的译码控制信号不同，用于将与该子存储器对应的译码结果信号与片选信号结合，生成禁止使能信号。
所述寻址控制信号“1”与第二级子存储器的译码控制信号“1”相同，所述使能信号生成模块48将所述第二级子存储器的译码结果信号与片选信号结合，生成选择使能信号；
所述选择使能信号可以为高电平信号也可以为低电平信号，视具体情况而定。
所述寻址控制信号“1”与第一级子存储器的译码控制信号“0”不同，所述使能信号生成模块48将所述第一级子存储器的译码结果信号与片选信号结合，生成禁止使能信号。
所述禁止使能信号可以为高电平信号也可以为低电平信号，视具体情况而定。
参照图7，示出了本发明实施例四所述一种级联后构成的大存储器的示意图。
图中MEMORY为子存储器；由子存储器级联后构成的大存储器包括2n个子存储器MEMORY；各子存储器MEMORY的片选信号CE端口相互连接，输出使能信号OE端口相互连接，写使能信号WE端口相互连接，忙状态标志位信号RY/BY端口相互连接，数据输入输出信号DQ[max:0]端口相互连接。
各子存储器MEMORY均有各自的译码控制信号HLS[max+n:max+1]和地址输入信号A[max:0]。译码控制信号HLS[max+n:max+1]标识各子存储器MEMORY的原地址范围在级联后构成的大存储器中的新地址范围。通过向级联后构成的大存储器发送寻址控制信号A[max+n:max+1]，将寻址控制信号A[max+n:max+1]与各子存储器MEMORY的译码控制信号HLS[max+n:max+1]进行比较，如果相同，则进入下一级门电路与片选信号CE结合，生成子存储器MEMORY的高电平使能信号IPE，选中该子存储器MEMORY；如果不同，则生成低电平使能信号IPE，从而禁止该子存储器MEMORY使能，实现各子存储器MEMORY之间的正确寻址。
对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上对本发明所提出的一种存储器级联方法和装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (12)
1.一种存储器级联方法，其特征在于，包括：
根据各子存储器的容量和各子存储器级联后构成的大存储器的容量，确定各子存储器的级别；
连接各子存储器的地址总线；连接各子存储器的数据总线；
根据各子存储器的容量和级别生成各自的译码控制信号；
向各子存储器发送各自的译码控制信号，完成存储器级联；
其中，所述译码控制信号标识各子存储器的原地址范围在所述大存储器中的新地址范围。
2.根据权利要求1所述的方法，其特征在于，还包括：
发送寻址控制信号；
将所述寻址控制信号分别与各子存储器的译码控制信号进行比较，生成与各子存储器对应的译码结果信号；
如果相同，将与该子存储器对应的译码结果信号与片选信号结合，生成选择使能信号，选中该子存储器；
如果不同，将与该子存储器对应的译码结果信号与片选信号结合，生成禁止使能信号，禁止该子存储器使能。
3.根据权利要求1所述的方法，其特征在于，所述根据各子存储器的容量和各子存储器级联后构成的大存储器的容量，确定各子存储器的级别，包括：
根据各子存储器的容量为a，各子存储器级联后构成的大存储器的容量为b，确定第一级子存储器至第2y-x级子存储器，其中，a=2x，b=2y，x，y为自然数，y>x；
其中，第一级子存储器的新地址范围为所述大存储器的最低位地址范围；
第2y-x级子存储器的新地址范围为所述大存储器的最高位地址范围。
4.根据权利要求3所述的方法，其特征在于，所述根据各子存储器的容量和各子存储器级联后构成的大存储器的容量，确定各子存储器的级别，包括：
根据各子存储器的容量为1Kbit，级联后大存储器的容量为2Kbit，确定第一级子存储器和第二级子存储器；
其中，第一级子存储器的新地址范围为所述大存储器的最低位地址范围；
第二级子存储器的新地址范围为所述大存储器的最高位地址范围。
5.根据权利要求4所述的方法，其特征在于，所述根据各子存储器的容量和级别生成各自的译码控制信号；所述译码控制信号标识各子存储器的原地址范围在所述大存储器中的新地址范围，包括：
根据第一级子存储器的容量为1Kbit和第二级子存储器的容量为1Kbit，分别生成第一级子存储器的译码控制信号和第二级子存储器的译码控制信号；
第一级子存储器的译码控制信号标识第一级子存储器的原地址范围在所述大存储器中的新地址范围为000h~3ffh，第二级子存储器的译码控制信号标识第二级子存储器的原地址范围在所述大存储器中的新地址范围为400h~7ffh。
6.根据权利要求4所述的方法，其特征在于，所述将所述寻址控制信号分别与各子存储器的译码控制信号进行比较，生成与各子存储器对应的译码结果信号；如果相同，将与该子存储器对应的译码结果信号与片选信号结合，生成选择使能信号，选中该子存储器；如果不同，将与该子存储器对应的译码结果信号与片选信号结合，生成禁止使能信号，禁止该子存储器使能，包括：
将寻址控制信号“1”分别与第一级子存储器的译码控制信号“0”和第二级子存储器的译码控制信号“1”进行比较，生成第一级子存储器的译码结果信号和第二级子存储器的译码结果信号；
所述寻址控制信号“1”与第二级子存储器的译码控制信号“1”相同，将所述第二级子存储器的译码结果信号与片选信号结合，生成选择使能信号，选中第二级子存储器；
所述寻址控制信号“1”与第一级子存储器的译码控制信号“0”不同，将所述第一级子存储器的译码结果信号与片选信号结合，生成禁止使能信号，禁止第一级子存储器使能。
7.一种存储器级联装置，其特征在于，包括：
子存储器级别确定模块，用于根据各子存储器的容量和各子存储器级联后构成的大存储器的容量，确定各子存储器的级别；
总线连接模块，用于连接各子存储器的地址总线；连接各子存储器的数据总线；
译码控制信号生成模块，用于根据各子存储器的容量和级别生成各自的译码控制信号；
译码控制信号发送模块，用于向各子存储器发送各自的译码控制信号；
其中，所述译码控制信号标识各子存储器的原地址范围在所述大存储器中的新地址范围。
8.根据权利要求7所述的装置，其特征在于，还包括：
寻址控制信号发送模块，用于发送寻址控制信号；
信号比较模块，用于将所述寻址控制信号分别与各子存储器的译码控制信号进行比较；
译码结果信号生成模块，用于生成与各子存储器对应的译码结果信号；
使能信号生成模块，如果所述寻址控制信号与某一子存储器的译码控制信号相同，用于将与该子存储器对应的译码结果信号与片选信号结合，生成选择使能信号；如果所述寻址控制信号与某一子存储器的译码控制信号不同，用于将与该子存储器对应的译码结果信号与片选信号结合，生成禁止使能信号。
9.根据权利要求7所述的装置，其特征在于：
所述子存储器级别确定模块根据各子存储器的容量为a，各子存储器级联后构成的大存储器的容量为b，确定第一级子存储器至第2y-x级子存储器，其中，a=2x，b=2y，x，y为自然数，y>x；
其中，第一级子存储器的新地址范围为所述大存储器的最低位地址范围；
第2y-x级子存储器的新地址范围为所述大存储器的最高位地址范围。
10.根据权利要求9所述的装置，其特征在于：
所述子存储器级别确定模块根据各子存储器的容量为1Kbit，级联后大存储器的容量为2Kbit，确定第一级子存储器和第二级子存储器；
其中，第一级子存储器的新地址范围为所述大存储器的最低位地址范围；
第二级子存储器的新地址范围为所述大存储器的最高位地址范围。
11.根据权利要求10所述的装置，其特征在于：
所述译码控制信号生成模块根据第一级子存储器的容量为1Kbit和第二级子存储器的容量为1Kbit，分别生成第一级子存储器的译码控制信号和第二级子存储器的译码控制信号；
第一级子存储器的译码控制信号标识第一级子存储器的原地址范围在所述大存储器中的新地址范围为000h~3ffh，第二级子存储器的译码控制信号标识第二级子存储器的原地址范围在所述大存储器中的新地址范围为400h~7ffh。
12.根据权利要求10所述的装置，其特征在于：
所述信号比较模块将寻址控制信号“1”分别与第一级子存储器的译码控制信号“0”和第二级子存储器的译码控制信号“1”进行比较；
所述译码结果信号生成模块生成第一级子存储器的译码结果信号和第二级子存储器的译码结果信号；
所述寻址控制信号“1”与第二级子存储器的译码控制信号“1”相同，所述使能信号生成模块将所述第二级子存储器的译码结果信号与片选信号结合，生成选择使能信号；
所述寻址控制信号“1”与第一级子存储器的译码控制信号“0”不同，所述使能信号生成模块将所述第一级子存储器的译码结果信号与片选信号结合，生成禁止使能信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210362903.5A CN103678164B (zh) | 2012-09-25 | 2012-09-25 | 一种存储器级联方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210362903.5A CN103678164B (zh) | 2012-09-25 | 2012-09-25 | 一种存储器级联方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103678164A true CN103678164A (zh) | 2014-03-26 |
| CN103678164B CN103678164B (zh) | 2016-12-21 |
Family
ID=50315793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210362903.5A Active CN103678164B (zh) | 2012-09-25 | 2012-09-25 | 一种存储器级联方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103678164B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104572573A (zh) * | 2014-12-26 | 2015-04-29 | 深圳市国微电子有限公司 | 数据存储方法、存储模块和可编程逻辑器件 |
| CN105097005A (zh) * | 2014-05-15 | 2015-11-25 | 吉林克斯公司 | 存储器矩阵 |
| CN106354671A (zh) * | 2015-07-13 | 2017-01-25 | 爱思开海力士有限公司 | 半导体存储器件及包括其的存储系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5913924A (en) * | 1995-12-19 | 1999-06-22 | Adaptec, Inc. | Use of a stored signal to switch between memory banks |
| CN101253568A (zh) * | 2005-08-30 | 2008-08-27 | 美光科技公司 | 自识别堆叠晶粒半导体组件 |
-
2012
- 2012-09-25 CN CN201210362903.5A patent/CN103678164B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5913924A (en) * | 1995-12-19 | 1999-06-22 | Adaptec, Inc. | Use of a stored signal to switch between memory banks |
| CN101253568A (zh) * | 2005-08-30 | 2008-08-27 | 美光科技公司 | 自识别堆叠晶粒半导体组件 |
Non-Patent Citations (1)
| Title |
|---|
| 周冰航: "《数字电路实验与设计》", 30 September 2001, 湖南大学出版社 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097005A (zh) * | 2014-05-15 | 2015-11-25 | 吉林克斯公司 | 存储器矩阵 |
| CN105097005B (zh) * | 2014-05-15 | 2019-03-01 | 吉林克斯公司 | 存储器矩阵 |
| CN104572573A (zh) * | 2014-12-26 | 2015-04-29 | 深圳市国微电子有限公司 | 数据存储方法、存储模块和可编程逻辑器件 |
| WO2016101837A1 (zh) * | 2014-12-26 | 2016-06-30 | 深圳市国微电子有限公司 | 数据存储方法、存储模块和可编程逻辑器件 |
| CN106354671A (zh) * | 2015-07-13 | 2017-01-25 | 爱思开海力士有限公司 | 半导体存储器件及包括其的存储系统 |
| CN106354671B (zh) * | 2015-07-13 | 2020-07-14 | 爱思开海力士有限公司 | 半导体存储器件及包括其的存储系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103678164B (zh) | 2016-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101236601B (zh) | 图像识别加速装置及具有图像识别加速装置的微处理器芯片 | |
| CN107145460B (zh) | 一种可扩展串行总线系统及其通讯方法 | |
| CN104808966A (zh) | 有效编码的方法和装置 | |
| CN102543209A (zh) | 多通道闪存控制器的纠错装置、方法及多通道闪存控制器 | |
| CN105045350A (zh) | 一种pcie扩展方法及pcie扩展系统 | |
| CN103049408B (zh) | 一种多接口sram读写控制电路及方法 | |
| CN103678164A (zh) | 一种存储器级联方法和装置 | |
| CN103514140B (zh) | 用于实现可重构系统中配置信息多发射的重构控制器 | |
| CN1707454A (zh) | 中心单元、存储器模块、存储器系统和对其读和写的方法 | |
| CN103809769B (zh) | 一种block ram级联实现结构 | |
| CN103426452B (zh) | 一种存储器级联以及封装方法及其装置 | |
| CN203909724U (zh) | 一种block ram级联实现结构 | |
| CN103176941B (zh) | 核间通信方法和代理装置 | |
| US11409646B2 (en) | Method for releasing memory | |
| CN110674077B (zh) | 基于fpga的数字引脚转换装置及方法 | |
| CN102201817A (zh) | 基于存储器折叠架构优化的低功耗ldpc译码器 | |
| CN102902629B (zh) | 存储空间映射方法及装置 | |
| CN115129642A (zh) | 芯片总线延时调整方法、电子设备和介质 | |
| US11467762B2 (en) | Data bus inversion (DBI) in a memory system, controller and data transfer method | |
| CN101488119B (zh) | 地址译码方法、装置及单板 | |
| CN103309781A (zh) | 基于dsp与fpga的单倍率同步动态内存的检测方法 | |
| CN111160468B (zh) | 数据处理方法及装置、处理器、电子设备、存储介质 | |
| CN102568605A (zh) | 系统总线检错纠错方法和nand flash控制器 | |
| CN111651118A (zh) | 存储器系统、控制方法和控制装置 | |
| CN105224249B (zh) | 一种写操作方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: Floor A12, Tiangong Building, University of Science and Technology, No. 30 Xueyuan Road, Haidian District, Beijing 100083 Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |
|
| CP03 | Change of name, title or address |