CN110674077B - 基于fpga的数字引脚转换装置及方法 - Google Patents

基于fpga的数字引脚转换装置及方法 Download PDF

Info

Publication number
CN110674077B
CN110674077B CN201910916629.3A CN201910916629A CN110674077B CN 110674077 B CN110674077 B CN 110674077B CN 201910916629 A CN201910916629 A CN 201910916629A CN 110674077 B CN110674077 B CN 110674077B
Authority
CN
China
Prior art keywords
pin
data
chip
pins
peripheral circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910916629.3A
Other languages
English (en)
Other versions
CN110674077A (zh
Inventor
黎金旺
张彦欣
贺龙龙
宁振海
杨小坤
刘硕
李德建
杨立新
谭浪
于宝东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Original Assignee
State Grid Corp of China SGCC
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, State Grid Information and Telecommunication Co Ltd, Beijing Smartchip Microelectronics Technology Co Ltd filed Critical State Grid Corp of China SGCC
Priority to CN201910916629.3A priority Critical patent/CN110674077B/zh
Publication of CN110674077A publication Critical patent/CN110674077A/zh
Application granted granted Critical
Publication of CN110674077B publication Critical patent/CN110674077B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7828—Architectures of general purpose stored program computers comprising a single central processing unit without memory
    • G06F15/7832—Architectures of general purpose stored program computers comprising a single central processing unit without memory on one IC chip (single chip microprocessors)

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种基于FPGA的数字引脚转换装置及方法，该装置包括：通信接口、编码器、存储器、查找表控制器、查找表模块。通信接口接收外部输入的引脚配置数据，其中引脚配置数据中包括芯片的引脚数据和外围电路的引脚数据；编码器根据外围电路的引脚配置需求对引脚配置数据进行编码从而产生编码后的芯片引脚与外围电路引脚之间一一对应的二维关系数据表；存储器存储该二维关系数据表；查找表控制器读取存储器中的地址信息和数据信息从而控制查找表模块选择芯片的引脚和外围电路的引脚之间的连接关系。基于FPGA的数字引脚转换装置及方法能够在芯片已有引脚资源上通过软件任意配置，实现芯片已有引脚的任意排列，减少成本。

Description

基于FPGA的数字引脚转换装置及方法
技术领域
本发明是关于芯片设计领域，特别是关于一种基于FPGA的数字引脚转换装置及方法。
背景技术
随着芯片规模的扩大，芯片引脚的数量也在不断的增加，同时同一引脚上的功能复用也变得更多，有时一个引脚上会复用7-8种功能，甚至更多。现有的技术方案MCU芯片引脚都是通过寄存器进行配置，芯片用户根据应用的需求在MCU芯片某引脚上已给定的几个功能中选择。因此，对芯片的外围应用电路设计也随之变得更加复杂，同时想做到与某款芯片引脚一致是不可能，从而对于替代芯片之间的更换需要重新设计应用电路。
基于现有的技术方案，芯片产品的引脚都是需要芯片用户在已给定的几个功能中选择应用需求的引脚，然后通过软件程序进行配置对应引脚的寄存器，从而再设计应用电路。只要芯片引脚排布不同，或者是在芯片引脚的某几个引脚上添加了新的功能，都需要重新为其设计和流片，用户也需要制作新应用电路。但是，由于在芯片设计时不可能了解或满足所有用户对引脚排布的需求，经常会出现用户提出引脚新的需求，从而需要重新流片造成了严重的资源浪费。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种基于FPGA的数字引脚转换装置及方法，其能够在芯片已有引脚资源上通过软件任意配置，实现芯片已有引脚的任意排列，减少成本。
为实现上述目的，本发明提供了一种基于FPGA的数字引脚转换装置，其特征在于，该基于FPGA的数字引脚转换装置与芯片的引脚以及外围电路的引脚均相连，用于进行引脚转换，该数字引脚转换装置包括：通信接口、编码器、存储器、查找表控制器、查找表模块。通信接口用于接收外部输入的引脚配置数据，其中，所述引脚配置数据中包括所述芯片的引脚数据和所述外围电路的引脚数据；编码器与所述通信接口相连，用于根据所述外围电路的引脚配置需求对所述引脚配置数据进行编码从而产生编码后的芯片引脚与外围电路引脚之间一一对应的二维关系数据表；存储器与所述编码器相连，用于存储所述编码器编码后的芯片引脚与外围电路引脚之间一一对应的二维关系数据表，其中，编码后的芯片引脚数据作为所述存储器的地址信息进行存储，编码后的外围电路引脚数据作为所述存储器的数据信息进行存储；查找表控制器与所述存储器相连；查找表模块与所述查找表控制器、所述芯片的引脚、所述外围电路的引脚均相连，所述查找表控制器用于读取所述存储器中的地址信息和数据信息从而控制所述查找表模块选择所述芯片的引脚和所述外围电路的引脚之间的连接关系。
在本发明的一实施方式中，所述引脚配置数据是通过软件或脚本的方式配置的。
在本发明的一实施方式中，所述软件为图形用户界面软件。
本发明还提供了一种如上述FPGA的数字引脚转换装置的数字引脚转换方法，其包括：所述通信接口接收外部输入的引脚配置数据，其中，所述引脚配置数据中包括芯片的引脚数据和外围电路的引脚数据；所述编码器根据所述外围电路的引脚配置需求对所述引脚配置数据进行编码从而产生编码后的芯片引脚与外围电路引脚之间一一对应的二维关系数据表；所述存储器存储所述编码器编码后的芯片引脚与外围电路引脚之间一一对应的二维关系数据表，其中，编码后的芯片引脚数据作为所述存储器的地址信息进行存储，编码后的外围电路引脚数据作为所述存储器的数据信息进行存储；所述查找表控制器读取所述存储器中的地址信息和数据信息从而控制所述查找表模块选择所述芯片的引脚和所述外围电路的引脚之间的连接关系。
在本发明的一实施方式中，所述引脚配置数据是通过软件或脚本的方式配置的。
在本发明的一实施方式中，所述软件为图形用户界面软件。
与现有技术相比，根据本发明的基于FPGA的数字引脚转换装置及方法，能够根据用户需求在芯片已有引脚资源上通过软件任意配置，实现芯片已有引脚的任意排列，大大提高芯片引脚的灵活性，节省人力和物力成本。
附图说明
图1是根据本发明一实施方式的基于FPGA的数字引脚转换装置；
图2是根据本发明一实施方式的引脚配置关系；
图3是根据本发明一实施方式的引脚转换过程。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
为了克服现有技术中的问题，本发明提供了一种基于FPGA(现场可编程逻辑门阵列)的数字引脚转换装置以及方法，可以根据用户需求在芯片已有引脚资源基础上，进行任意转换，能够提高芯片引脚的灵活性，节约芯片成本。
图1是根据本发明一实施方式的基于FPGA的数字引脚转换装置。
该基于FPGA的数字引脚转换装置与芯片的引脚以及外围电路的引脚均相连，用于进行引脚转换。该基于FPGA的数字引脚转换装置包括：通信接口10、编码器11、存储器12、查找表控制器13以及查找表模块14。
通信接口10用于接收外部输入的引脚配置数据，其中，引脚配置数据中包括芯片的引脚数据和外围电路的引脚数据。
具体而言，引脚配置数据是通过软件(如图形用户界面软件)或脚本的方式配置的。引脚配置数据中的芯片的引脚数据和外围电路的引脚数据之间为一一对应的关系。可以根据用户对引脚的需求，在图形用户界面软件软件上配置芯片数字引脚转换装置的关系，即：APIN[n]＝f(PIN[i])，其中n＝1,2,3,…n。i＝1,2,3,…i，且APIN[n]为外围应用电路引脚，n为外围应用电路引脚具体的数值。PIN[i]为芯片内部所有引脚资源，i为芯片引脚具体的数值，i<＝n。
编码器11与通信接口10相连，用于根据外围电路的引脚配置需求对引脚配置数据进行编码从而产生编码后的芯片引脚与外围电路引脚之间一一对应的二维关系数据表。
存储器12与编码器11相连，用于存储编码器11编码后的芯片引脚与外围电路引脚之间一一对应的二维关系数据表，其中，编码后的芯片引脚数据作为存储器12的地址信息进行存储，编码后的外围电路引脚数据作为存储器12的数据信息进行存储。
查找表控制器13与存储器12相连，用于读取存储器12中的地址信息和数据信息。
查找表模块14与查找表控制器13、芯片的引脚、外围电路的引脚均相连，查找表控制器13用于读取存储器12中的地址信息和数据信息从而控制查找表模块14选择芯片的引脚和外围电路的引脚之间的连接关系。
本实施方式中，通过在芯片与外围应用电路之间增加上述数字引脚转换装置，通过图形用户界面软件配置芯片引脚与外围应用电路引脚之间的关系并输出这个关系的配置表，然后利用通信接口10传输给编码器11，编码器11将关系的配置表数据信息进行编码写到存储器12中，再通过存储器12中的地址信息和数据信息来控制查找表(LUT)的选择端，从而实现了芯片在所有数字引脚资源内的任意排列。
具体而言，在一实施方式，用户根据实际需求配置的引脚关系如图2所示，其中，n＝i＝10，即芯片引脚和外围电路的引脚的配置数量均为10。图中，SPI_SCK表示SPI总线时钟；SPI_MOSI表示SPI总线主输出从输入；SPI_MISO表示SPI总线主输入从输出；SPI_SSN表示SPI总线选择；I2C_SCL表示I2C总线时钟；I2C_SDA表示I2C总线数；UART_RX表示UART总线接收；UART_TX表示UART总线发送；GPIO_0表示标准输入输出通道0；GPIO_1表示标准输入输出通道1。在该实施方式中，引脚转换过程如图3所示：
在步骤S1中将引脚配置关系转化为引脚配置数据，具体而言，通过图形用户界面软件将图2中的配置关系转化为一个数据表，该数据表中包括芯片的引脚数据和外围电路的引脚数据。如下表所示：
Figure BDA0002216333540000051
Figure BDA0002216333540000061
在步骤S2中数字引脚转换装置通过通信接口接收外部输入的引脚配置数据。具体而言，图形用户界面软件通过PC机的通信接口写入芯片数字引脚转换装置中的通信接口10中，本实施方式中，通信接口10为UART通信接口。
在步骤S3中编码器11进行编码并将编码数据写入存储器12中。具体而言，芯片数字引脚转换装置内部的逻辑模块编码器11会对接收到的数字引脚配置数据进行编码，并写入存储器12中。其中，编码后的芯片引脚数据作为存储器12的地址信息进行存储，编码后的外围电路引脚数据作为存储器12的数据信息进行存储。
在步骤S4中查找表控制器13控制查找表模块14实现芯片引脚和外围电路引脚的对应连接关系。具体而言，查找表控制器13从存储器12中读出编码的数字引脚配置数据，通过编码的地址和数据信息控制查找表(LUT)的选择端选择查找表两端的连接关系，从而实现PIN[i]与APIN[n]之间的连接关系。
综上所述，采用本实施方式的基于FPGA的数字引脚转换装置及方法，使得无论芯片用户对芯片数字引脚的需求怎么变化，只要在芯片所有引脚资源范围内，都可以转换到应用需求的固定外围应用电路引脚上，因此在芯片的应用电路的设计和芯片的测试验证过程中，芯片应用电路和芯片测试验证硬件平台就不需要重新设计和制作，大大节省了芯片的设计和生产成本、测试成本；由于芯片数字引脚可以任意切换，对芯片的应用和测试验证更加灵活和方便。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (6)

1.一种基于FPGA的数字引脚转换装置，其特征在于，该基于FPGA的数字引脚转换装置与芯片的引脚以及外围电路的引脚均相连，用于进行引脚转换，该数字引脚转换装置包括：
通信接口，用于接收外部输入的引脚配置数据，其中，所述引脚配置数据中包括所述芯片的引脚数据和所述外围电路的引脚数据；
编码器，与所述通信接口相连，用于根据所述外围电路的引脚配置需求对所述引脚配置数据进行编码从而产生编码后的芯片引脚与外围电路引脚之间一一对应的二维关系数据表；
存储器，与所述编码器相连，用于存储所述编码器编码后的芯片引脚与外围电路引脚之间一一对应的二维关系数据表，其中，编码后的芯片引脚数据作为所述存储器的地址信息进行存储，编码后的外围电路引脚数据作为所述存储器的数据信息进行存储；
查找表控制器，与所述存储器相连；以及
查找表模块，与所述查找表控制器、所述芯片的引脚、所述外围电路的引脚均相连，所述查找表控制器用于读取所述存储器中的地址信息和数据信息从而控制所述查找表模块选择所述芯片的引脚和所述外围电路的引脚之间的连接关系。
2.如权利要求1所述的基于FPGA的数字引脚转换装置，其特征在于，所述引脚配置数据是通过软件或脚本的方式配置的。
3.如权利要求2所述的基于FPGA的数字引脚转换装置，其特征在于，所述软件为图形用户界面软件。
4.一种基于权利要求1所述的基于FPGA的数字引脚转换装置的数字引脚转换方法，其特征在于，包括：
所述通信接口接收外部输入的引脚配置数据，其中，所述引脚配置数据中包括芯片的引脚数据和外围电路的引脚数据；
所述编码器根据所述外围电路的引脚配置需求对所述引脚配置数据进行编码从而产生编码后的芯片引脚与外围电路引脚之间一一对应的二维关系数据表；
所述存储器存储所述编码器编码后的芯片引脚与外围电路引脚之间一一对应的二维关系数据表，其中，编码后的芯片引脚数据作为所述存储器的地址信息进行存储，编码后的外围电路引脚数据作为所述存储器的数据信息进行存储；以及
所述查找表控制器读取所述存储器中的地址信息和数据信息从而控制所述查找表模块选择所述芯片的引脚和所述外围电路的引脚之间的连接关系。
5.如权利要求4所述的基于FPGA的数字引脚转换装置的数字引脚转换方法，其特征在于，所述引脚配置数据是通过软件或脚本的方式配置的。
6.如权利要求5所述的基于FPGA的数字引脚转换装置的数字引脚转换方法，其特征在于，所述软件为图形用户界面软件。
CN201910916629.3A 2019-09-26 2019-09-26 基于fpga的数字引脚转换装置及方法 Active CN110674077B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910916629.3A CN110674077B (zh) 2019-09-26 2019-09-26 基于fpga的数字引脚转换装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910916629.3A CN110674077B (zh) 2019-09-26 2019-09-26 基于fpga的数字引脚转换装置及方法

Publications (2)

Publication Number Publication Date
CN110674077A CN110674077A (zh) 2020-01-10
CN110674077B true CN110674077B (zh) 2023-01-24

Family

ID=69079293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910916629.3A Active CN110674077B (zh) 2019-09-26 2019-09-26 基于fpga的数字引脚转换装置及方法

Country Status (1)

Country Link
CN (1) CN110674077B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113986799B (zh) * 2021-11-12 2023-11-03 上海威固信息技术股份有限公司 一种基于fpga的数字引脚动态复用方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103279436A (zh) * 2013-04-25 2013-09-04 深圳市芯海科技有限公司 芯片引脚功能的配置方法和芯片
CN104050146A (zh) * 2014-05-23 2014-09-17 北京兆易创新科技股份有限公司 一种微控制单元mcu芯片
CN204046568U (zh) * 2014-09-02 2014-12-24 淮安信息职业技术学院 一种fpga的存储器配置电路
CN106332453A (zh) * 2015-06-16 2017-01-11 中兴通讯股份有限公司 印制电路板pcb制作信息的确定方法及装置
WO2019056749A1 (zh) * 2017-09-19 2019-03-28 北京嘉楠捷思信息技术有限公司 印刷电路板结构及其布线方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103279436A (zh) * 2013-04-25 2013-09-04 深圳市芯海科技有限公司 芯片引脚功能的配置方法和芯片
CN104050146A (zh) * 2014-05-23 2014-09-17 北京兆易创新科技股份有限公司 一种微控制单元mcu芯片
CN204046568U (zh) * 2014-09-02 2014-12-24 淮安信息职业技术学院 一种fpga的存储器配置电路
CN106332453A (zh) * 2015-06-16 2017-01-11 中兴通讯股份有限公司 印制电路板pcb制作信息的确定方法及装置
WO2019056749A1 (zh) * 2017-09-19 2019-03-28 北京嘉楠捷思信息技术有限公司 印刷电路板结构及其布线方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FPGA在相控阵波束控制器中的应用;李相平等;《电子工程师》;20080115(第01期);全文 *

Also Published As

Publication number Publication date
CN110674077A (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
US7603501B2 (en) Communication circuit of serial peripheral interface devices
CN102339267B (zh) I2c地址转换
US7584305B2 (en) Serial peripheral interface circuit
CN101329663A (zh) 一种实现管脚分时复用的装置及方法
CN101592706B (zh) 数字模拟混合信号芯片测试卡
CN110674069B (zh) 芯片的数字引脚转换电路及方法、芯片
CN110515589B (zh) 乘法器、数据处理方法、芯片及电子设备
JP7212687B2 (ja) シリアル通信装置
CN104834620A (zh) 串行外设接口spi总线电路、实现方法以及电子设备
CN107436851B (zh) 串行外设接口四线隔离系统及其控制方法
CN110674077B (zh) 基于fpga的数字引脚转换装置及方法
CN111124433B (zh) 程序烧写设备、系统及方法
US20160335097A1 (en) Program loading system for multiple motherboards
CN104572560A (zh) Usb和adc接口复用电路及复用方法
JP2019004205A (ja) 転送装置
US8214563B2 (en) Host computer, computer terminal, and card access method
CN108279626B (zh) 可编程逻辑控制器及其控制方法
CN102024414A (zh) 一种通用兼容显示屏驱动装置及驱动方法
CN103729326A (zh) 基于移位寄存器的gpio扩展方法
CN111710357B (zh) Mcu的mtp单元读写控制电路
CN103488601B (zh) 一种时钟延时、数据访问方法、系统及设备
CN201378316Y (zh) 通用输入/输出接口扩展电路和具有该电路的移动终端
EP1949221B1 (en) A slave and a master device, a system incorporating the devices and a method of operating the slave device
US9838020B1 (en) Programming system and method
CN104345716A (zh) 一种实现卫星功率控制与分配单元模块化即插即用的装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant