CN110674069B - 芯片的数字引脚转换电路及方法、芯片 - Google Patents
芯片的数字引脚转换电路及方法、芯片 Download PDFInfo
- Publication number
- CN110674069B CN110674069B CN201910916915.XA CN201910916915A CN110674069B CN 110674069 B CN110674069 B CN 110674069B CN 201910916915 A CN201910916915 A CN 201910916915A CN 110674069 B CN110674069 B CN 110674069B
- Authority
- CN
- China
- Prior art keywords
- chip
- pin
- data
- memory
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 22
- 230000006870 function Effects 0.000 claims abstract description 72
- 238000004891 communication Methods 0.000 claims abstract description 26
- 230000002093 peripheral effect Effects 0.000 claims abstract description 14
- 238000013515 script Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000004590 computer program Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 101150012648 Odam gene Proteins 0.000 description 3
- 102100027069 Odontogenic ameloblast-associated protein Human genes 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 235000015429 Mirabilis expansa Nutrition 0.000 description 1
- 244000294411 Mirabilis expansa Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 235000013536 miso Nutrition 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4013—Coupling between buses with data restructuring with data re-ordering, e.g. Endian conversion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Image Input (AREA)
- Image Processing (AREA)
Abstract
本发明公开了一种芯片的数字引脚转换电路及方法、芯片，该数字引脚转换电路包括：通信接口、编码器、存储器、查找表控制器、查找表模块。通信接口用于接收外部输入的引脚配置数据，编码器用于根据外围电路的引脚配置需求对引脚配置数据进行编码从而产生编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表；存储器用于存储该二维关系数据表，查找表控制器用于读取存储器中的地址信息和数据信息从而控制查找表模块选择芯片功能端口与芯片引脚之间的连接关系。该芯片上基于数字引脚转换电路，能够在芯片已有引脚资源上通过软件任意配置从而实现芯片已有引脚的任意排列，减少成本。
Description
技术领域
本发明是关于芯片设计领域，特别是关于一种芯片的数字引脚转换电路及方法、芯片。
背景技术
随着芯片规模的扩大，芯片引脚的数量也在不断的增加，同时同一引脚上的功能复用也变得更多，有时一个引脚上会复用7-8种功能，甚至更多。现有的技术方案MCU芯片引脚都是通过寄存器进行配置，芯片用户根据应用的需求在MCU芯片某引脚上已给定的几个功能中选择。因此，对芯片的外围应用电路设计也随之变得更加复杂，同时想做到与某款芯片引脚一致是不可能，从而对于替代芯片之间的更换需要重新设计应用电路。
基于现有的技术方案，芯片产品的引脚都是需要芯片用户在已给定的几个功能中选择应用需求的引脚，然后通过软件程序进行配置对应引脚的寄存器，从而再设计应用电路。只要芯片引脚排布不同，或者是在芯片引脚的某几个引脚上添加了新的功能，都需要重新为其设计和流片，用户也需要制作新应用电路。但是，由于在芯片设计时不可能了解或满足所有用户对引脚排布的需求，经常会出现用户提出引脚新的需求，从而需要重新流片造成了严重的资源浪费。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种芯片的数字引脚转换电路及方法、芯片，该芯片上设计了数字引脚转换电路，能够在芯片已有引脚资源上通过软件任意配置，实现芯片已有引脚的任意排列，减少成本。
为实现上述目的，本发明提供了一种芯片的数字引脚转换电路该数字引脚转换电路与芯片功能端口与芯片引脚之间均相连，用于进行引脚转换，该数字引脚转换电路包括：通信接口、编码器、存储器、查找表控制器、查找表模块。通信接口用于接收外部输入的引脚配置数据，其中，所述引脚配置数据中包括芯片功能端口数据和芯片引脚数据；编码器与所述通信接口相连，用于根据所述外围电路的引脚配置需求对所述引脚配置数据进行编码从而产生编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表；存储器与所述编码器相连，用于存储所述编码器编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表，其中，编码后的芯片功能端口数据作为所述存储器的地址信息进行存储，编码后的芯片引脚数据作为所述存储器的数据信息进行存储；查找表控制器与所述存储器相连；查找表模块与所述查找表控制器、所述芯片功能端口、所述芯片引脚均相连，所述查找表控制器用于读取所述存储器中的地址信息和数据信息从而控制所述查找表模块选择所述芯片功能端口和所述芯片引脚之间的连接关系。
在本发明的一实施方式中，所述引脚配置数据是通过软件或脚本的方式配置的。
在本发明的一实施方式中，所述软件为图形用户界面软件。
本发明还提供了一种上述芯片的数字引脚转换电路的转换方法，其包括：所述通信接口接收外部输入的引脚配置数据，其中，所述引脚配置数据中包括芯片功能端口数据和芯片引脚数据；所述编码器根据所述外围电路的引脚配置需求对所述引脚配置数据进行编码从而产生编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表；所述存储器存储所述编码器编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表，其中，所述编码后的芯片功能端口数据作为所述存储器的地址信息进行存储，所述编码后的芯片引脚数据作为所述存储器的数据信息进行存储；所述查找表控制器读取所述存储器中的地址信息和数据信息从而控制所述查找表模块选择所述芯片功能端口和所述芯片引脚之间的连接关系。
在本发明的一实施方式中，所述引脚配置数据是通过软件或脚本的方式配置的。
在本发明的一实施方式中，所述软件为图形用户界面软件。
本发明还提供了一种芯片，该芯片包括：通信接口、编码器、存储器、查找表控制器、查找表模块。通信接口用于接收外部输入的引脚配置数据，其中，所述引脚配置数据中包括芯片功能端口数据和芯片引脚数据；编码器与所述通信接口相连，用于根据外围电路的引脚配置需求对所述引脚配置数据进行编码从而产生编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表；存储器与所述编码器相连，用于存储所述编码器编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表，其中，编码后的芯片功能端口数据作为所述存储器的地址信息进行存储，编码后的芯片引脚数据作为所述存储器的数据信息进行存储；查找表控制器与所述存储器相连；查找表模块与所述查找表控制器、所述芯片的功能端口、所述芯片引脚均相连，所述查找表控制器用于读取所述存储器中的地址信息和数据信息从而控制所述查找表模块选择所述芯片功能端口和所述芯片引脚之间的连接关系。
在本发明的一实施方式中，所述引脚配置数据是通过软件或脚本的方式配置的。
本发明还提供了一种数字引脚转换电路进行引脚转换的方法，其包括：将芯片功能端口与所述数字引脚转换电路的查找表模块建立连接；将芯片引脚与所述查找表模块建立连接；所述数字引脚转换电路的编码器根据外围电路的引脚配置需求对所述引脚配置数据进行编码从而产生编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表；所述数字引脚转换电路的存储器存储所述编码器编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表，其中，编码后的芯片功能端口数据作为所述存储器的地址信息进行存储，编码后的芯片引脚数据作为所述存储器的数据信息进行存储；所述查找表控制器读取所述存储器中的地址信息和数据信息从而控制所述查找表模块选择所述芯片功能端口和所述芯片引脚之间的连接关系。
在本发明的一实施方式中，所述引脚配置数据是通过软件或脚本的方式配置的。
与现有技术相比，根据本发明的芯片的数字引脚转换电路及方法、芯片，通过在芯片上设计数字引脚转换电路，能够根据用户需求在芯片已有引脚资源上通过软件任意配置，实现芯片已有引脚的任意排列，大大提高芯片引脚的灵活性，节省人力和物力成本。
附图说明
图1是根据本发明一实施方式的数字引脚转换电路；
图2是根据本发明一实施方式的引脚配置关系；
图3是根据本发明一实施方式的引脚转换过程。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
为了克服现有技术中的问题，本发明提供了一种芯片的数字引脚转换电路及方法，在芯片上设计了数字引脚转换电路，该数字引脚转换电路可以根据用户需求在芯片已有引脚资源基础上，进行任意转换，能够提高芯片引脚的灵活性，节约芯片成本。
图1是根据本发明一实施方式的芯片的数字引脚转换电路连接示意图。
该数字引脚转换电路与芯片功能端口以及芯片引脚均相连，用于进行引脚转换。该数字引脚转换电路包括：通信接口10、编码器11、存储器12、查找表控制器13以及查找表模块14。
通信接口10用于接收外部输入的引脚配置数据，其中，引脚配置数据中包括芯片功能端口数据和芯片引脚数据。
具体而言，引脚配置数据是通过软件(如图形用户界面软件)或脚本的方式配置的。引脚配置数据中的芯片功能端口数据和芯片引脚数据之间为一一对应的关系。可以根据用户对引脚的需求，在图形用户界面软件上配置芯片数字引脚转换电路的关系，即：APIN[n]＝f(PIN[i])，其中n＝1,2,3,…n。i＝1,2,3,…i，且APIN[n]为芯片引脚，n为芯片引脚具体的数值。PIN[i]为芯片内部所有功能端口资源，i为芯片功能端口具体的数值，i<＝n。
编码器11与通信接口10相连，用于根据外围电路的引脚配置需求对引脚配置数据进行编码从而产生编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表。
存储器12与编码器11相连，用于存储编码器11编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表，其中，编码后的芯片功能端口数据作为存储器12的地址信息进行存储，编码后的芯片引脚数据作为存储器12的数据信息进行存储。
查找表控制器13与存储器12相连，用于读取存储器12中的地址信息和数据信息。
查找表模块14与查找表控制器13、芯片功能端口、芯片引脚均相连，查找表控制器13用于读取存储器12中的地址信息和数据信息从而控制查找表模块14选择芯片功能端口与芯片引脚之间的连接关系。
本实施方式中，通过在芯片引脚之前增加上述数字引脚转换电路，通过图形用户界面软件配置芯片功能端口与芯片引脚之间的关系并输出这个关系的配置表，然后利用通信接口10传输给编码器11，编码器11将关系的配置表数据信息进行编码写到存储器12中，再通过存储器12中的地址信息和数据信息来控制查找表(LUT)的选择端，从而实现了芯片在所有数字引脚资源内的任意排列。
具体而言，在一实施方式，用户根据实际需求配置的引脚关系如图2所示，其中，n＝i＝10，即芯片功能端口与芯片引脚的配置数量均为10。图中，SPI_SCK表示SPI总线时钟；SPI_MOSI表示SPI总线主输出从输入；SPI_MISO表示SPI总线主输入从输出；SPI_SSN表示SPI总线选择；I2C_SCL表示I2C总线时钟；I2C_SDA表示I2C总线数；UART_RX表示UART总线接收；UART_TX表示UART总线发送；GPIO_0表示标准输入输出通道0；GPIO_1表示标准输入输出通道1。在该实施方式中，引脚转换过程如图3所示：
在步骤S1中将引脚配置关系转化为引脚配置数据，具体而言，通过图形用户界面软件将图2中的配置关系转化为一个数据表，该数据表中包括芯片功能端口数据和芯片引脚数据。如下表所示：
在步骤S2中数字引脚转换电路通过通信接口接收外部输入的引脚配置数据。具体而言，图形用户界面软件通过PC机的通信接口写入芯片数字引脚转换电路中的通信接口10中，本实施方式中，通信接口10为UART通信接口。
在步骤S3中编码器11进行编码并将编码数据写入存储器12中。具体而言，芯片数字引脚转换电路内部的逻辑模块编码器11会对接收到的数字引脚配置数据进行编码，并写入存储器12中。其中，编码后的芯片功能端口数据作为存储器12的地址信息进行存储，编码后的芯片引脚数据作为存储器12的数据信息进行存储。
在步骤S4中查找表控制器13控制查找表模块14实现芯片功能端口和芯片引脚的对应连接关系。具体而言，查找表控制器13从存储器12中读出编码的数字引脚配置数据，通过编码的地址和数据信息控制查找表(LUT)的选择端选择查找表两端的连接关系，从而实现PIN[i]与APIN[n]之间的连接关系。
基于同样的发明构思，本发明还提供了一种芯片，在一实施方式中，该芯片包括：通信接口、编码器、存储器、查找表控制器、查找表模块。通信接口用于接收外部输入的引脚配置数据，其中，所述引脚配置数据中包括芯片功能端口数据和芯片引脚数据；编码器与所述通信接口相连，用于根据外围电路的引脚配置需求对所述引脚配置数据进行编码从而产生编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表；存储器与所述编码器相连，用于存储所述编码器编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表，其中，编码后的芯片功能端口数据作为所述存储器的地址信息进行存储，编码后的芯片引脚数据作为所述存储器的数据信息进行存储；查找表控制器与所述存储器相连；查找表模块与所述查找表控制器、所述芯片的功能端口、所述芯片引脚均相连，所述查找表控制器用于读取所述存储器中的地址信息和数据信息从而控制所述查找表模块选择所述芯片功能端口和所述芯片引脚之间的连接关系。
在本发明的一实施方式中，所述引脚配置数据是通过软件或脚本的方式配置的。
基于同样的发明构思，本发明还提供了一种数字引脚转换电路进行引脚转换的方法，其包括：将芯片功能端口与所述数字引脚转换电路的查找表模块建立连接；将芯片引脚与所述查找表模块建立连接；所述数字引脚转换电路的编码器根据外围电路的引脚配置需求对所述引脚配置数据进行编码从而产生编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表；所述数字引脚转换电路的存储器存储所述编码器编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表，其中，编码后的芯片功能端口数据作为所述存储器的地址信息进行存储，编码后的芯片引脚数据作为所述存储器的数据信息进行存储；所述查找表控制器读取所述存储器中的地址信息和数据信息从而控制所述查找表模块选择所述芯片功能端口和所述芯片引脚之间的连接关系。
在本发明的一实施方式中，所述引脚配置数据是通过软件或脚本的方式配置的。
综上所述，无论芯片用户对芯片数字引脚的需求怎么变化，只要在芯片所有引脚资源范围内，都可以转换到应用需求的固定外围应用电路引脚上，因此在芯片的应用电路的设计和芯片的测试验证过程中，芯片应用电路和芯片测试验证硬件平台就不需要重新设计和制作，大大节省了芯片的设计和生产成本、测试成本；由于芯片数字引脚可以任意切换，对芯片的应用和测试验证更加灵活和方便。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。
Claims (10)
1.一种芯片的数字引脚转换电路，其特征在于，该数字引脚转换电路用于在芯片功能端口与芯片引脚之间进行引脚转换，该数字引脚转换电路包括：
通信接口，用于接收外部输入的引脚配置数据，其中，所述引脚配置数据中包括芯片功能端口数据和芯片引脚数据；
编码器，与所述通信接口相连，用于根据外围电路的引脚配置需求对所述引脚配置数据进行编码从而产生编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表；
存储器，与所述编码器相连，用于存储所述编码器编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表，其中，编码后的芯片功能端口数据作为所述存储器的地址信息进行存储，编码后的芯片引脚数据作为所述存储器的数据信息进行存储；
查找表控制器，与所述存储器相连；以及
查找表模块，与所述查找表控制器、所述芯片的功能端口、所述芯片引脚均相连，所述查找表控制器用于读取所述存储器中的地址信息和数据信息从而控制所述查找表模块选择所述芯片功能端口和所述芯片引脚之间的连接关系。
2.如权利要求1所述的芯片的数字引脚转换电路，其特征在于，所述引脚配置数据是通过软件或脚本的方式配置的。
3.如权利要求2所述的芯片的数字引脚转换电路，其特征在于，所述软件为图形用户界面软件。
4.一种基于权利要求1所述的芯片的数字引脚转换电路的转换方法，其特征在于，包括：
所述通信接口接收外部输入的引脚配置数据，其中，所述引脚配置数据中包括芯片功能端口数据和芯片引脚数据；
所述编码器根据外围电路的引脚配置需求对所述引脚配置数据进行编码从而产生编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表；
所述存储器存储所述编码器编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表，其中，编码后的芯片功能端口数据作为所述存储器的地址信息进行存储，编码后的芯片引脚数据作为所述存储器的数据信息进行存储；以及
所述查找表控制器读取所述存储器中的地址信息和数据信息从而控制所述查找表模块选择所述芯片功能端口和所述芯片引脚之间的连接关系。
5.如权利要求4所述的芯片的数字引脚转换电路的转换方法，其特征在于，所述引脚配置数据是通过软件或脚本的方式配置的。
6.如权利要求5所述的芯片的数字引脚转换电路的转换方法，其特征在于，所述软件为图形用户界面软件。
7.一种芯片，其特征在于，该芯片包括：
通信接口，用于接收外部输入的引脚配置数据，其中，所述引脚配置数据中包括芯片功能端口数据和芯片引脚数据；
编码器，与所述通信接口相连，用于根据外围电路的引脚配置需求对所述引脚配置数据进行编码从而产生编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表；
存储器，与所述编码器相连，用于存储所述编码器编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表，其中，编码后的芯片功能端口数据作为所述存储器的地址信息进行存储，编码后的芯片引脚数据作为所述存储器的数据信息进行存储；
查找表控制器，与所述存储器相连；以及
查找表模块，与所述查找表控制器、所述芯片的功能端口、所述芯片引脚均相连，所述查找表控制器用于读取所述存储器中的地址信息和数据信息从而控制所述查找表模块选择所述芯片功能端口和所述芯片引脚之间的连接关系。
8.如权利要求7所述的芯片，其特征在于，所述引脚配置数据是通过软件或脚本的方式配置的。
9.一种数字引脚转换电路进行引脚转换的方法，其特征在于，该方法包括：
将芯片功能端口与所述数字引脚转换电路的查找表模块建立连接；
将芯片引脚与所述查找表模块建立连接；
所述数字引脚转换电路的编码器根据外围电路的引脚配置需求对所述引脚配置数据进行编码从而产生编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表；
所述数字引脚转换电路的存储器存储所述编码器编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表，其中，编码后的芯片功能端口数据作为所述存储器的地址信息进行存储，编码后的芯片引脚数据作为所述存储器的数据信息进行存储；以及
所述查找表控制器读取所述存储器中的地址信息和数据信息从而控制所述查找表模块选择所述芯片功能端口和所述芯片引脚之间的连接关系。
10.如权利要求9所述的数字引脚转换电路进行引脚转换的方法，其特征在于，所述引脚配置数据是通过软件或脚本的方式配置的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910916915.XA CN110674069B (zh) | 2019-09-26 | 2019-09-26 | 芯片的数字引脚转换电路及方法、芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910916915.XA CN110674069B (zh) | 2019-09-26 | 2019-09-26 | 芯片的数字引脚转换电路及方法、芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110674069A CN110674069A (zh) | 2020-01-10 |
| CN110674069B true CN110674069B (zh) | 2021-02-19 |
Family
ID=69079280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910916915.XA Active CN110674069B (zh) | 2019-09-26 | 2019-09-26 | 芯片的数字引脚转换电路及方法、芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110674069B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113553289A (zh) * | 2021-09-22 | 2021-10-26 | 广州朗国电子科技股份有限公司 | 基于soc芯片的mcu引脚功能配置方法及soc芯片 |
| CN114064156A (zh) * | 2021-11-04 | 2022-02-18 | 易兆微电子(杭州)股份有限公司 | 一种软件执行方法、装置、设备及存储介质 |
| CN113986799B (zh) * | 2021-11-12 | 2023-11-03 | 上海威固信息技术股份有限公司 | 一种基于fpga的数字引脚动态复用方法及装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1317799A (zh) * | 2000-04-10 | 2001-10-17 | 黄松柏 | 可在线编程自动控制用全方位计算机类集成电路 |
| US8543873B2 (en) * | 2010-01-06 | 2013-09-24 | Silicon Image, Inc. | Multi-site testing of computer memory devices and serial IO ports |
| CN102495743B (zh) * | 2011-11-28 | 2015-04-01 | 曙光信息产业股份有限公司 | 一种利用Xilinx PROM实现FPGA配置的装置和方法 |
| CN103746707A (zh) * | 2013-11-04 | 2014-04-23 | 南京理工大学 | 基于fpga的并串数据转换电路 |
| CN104050146B (zh) * | 2014-05-23 | 2017-04-26 | 北京兆易创新科技股份有限公司 | 一种微控制单元mcu芯片 |
| CN109408924B (zh) * | 2018-10-12 | 2022-11-04 | 北京特种机械研究所 | 基于dsp芯片的fpga配置方法 |
| CN110069892B (zh) * | 2019-05-08 | 2023-07-25 | 山东浪潮科学研究院有限公司 | 一种fpga引脚分配设计方法及装置 |
-
2019
- 2019-09-26 CN CN201910916915.XA patent/CN110674069B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110674069A (zh) | 2020-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110674069B (zh) | 芯片的数字引脚转换电路及方法、芯片 | |
| US7603501B2 (en) | Communication circuit of serial peripheral interface devices | |
| US7584305B2 (en) | Serial peripheral interface circuit | |
| CN102339267B (zh) | I2c地址转换 | |
| CN110647485B (zh) | 一种芯片及其管脚复用的实现方法 | |
| US9405649B2 (en) | Debugging circuit | |
| CN101398801B (zh) | 扩展内部集成电路总线的方法及装置 | |
| CN111309665A (zh) | 并行写操作、读操作控制系统及方法 | |
| CN110674077B (zh) | 基于fpga的数字引脚转换装置及方法 | |
| US9904640B2 (en) | Program loading system for multiple motherboards | |
| US9158609B2 (en) | Universal serial bus testing device | |
| CN114691573A (zh) | 一种硬件识别电路、方法及相关设备 | |
| CN114020669B (zh) | 一种基于cpld的i2c链路系统及服务器 | |
| CN103729326A (zh) | 基于移位寄存器的gpio扩展方法 | |
| EP3182295A1 (en) | Communication system with serial ports for automatically identifying device types and communication protocols and method thereof | |
| CN102087509B (zh) | 集成电路及其控制方法 | |
| CN117851306B (zh) | 一种运行模式的确定方法、芯片、芯片模组及存储介质 | |
| US8819324B2 (en) | Computer system with bridge | |
| US20170346491A1 (en) | Programming system and method | |
| CN106383777A (zh) | 一种iic设备调试方法及微处理器 | |
| CN112542187B (zh) | 一种高速读ID和芯片状态的电路和flash存储器 | |
| CN213024170U (zh) | 计算设备 | |
| CN210323841U (zh) | 一种用于微控制器单元mcu的开发验证平台 | |
| CN107590089A (zh) | 基本输入输出系统对pci‑e通道的控制方法 | |
| Gopal | Spi controller core: Verification |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |