CN101960588A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN101960588A
CN101960588A CN2009801077101A CN200980107710A CN101960588A CN 101960588 A CN101960588 A CN 101960588A CN 2009801077101 A CN2009801077101 A CN 2009801077101A CN 200980107710 A CN200980107710 A CN 200980107710A CN 101960588 A CN101960588 A CN 101960588A
Authority
CN
China
Prior art keywords
resin
semiconductor device
outside terminal
substrate
boundary line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801077101A
Other languages
English (en)
Inventor
吉川则之
福田敏行
古屋敷纯也
丝冈敏昌
宇辰博喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101960588A publication Critical patent/CN101960588A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种半导体装置以及半导体装置的制造方法。在由多种材料构成的半导体装置中，在经过将粘合的多种材料切断的工序以进行制造的情况下，在切断面露出多种材料的边界线。在该边界线残留有切断时的内部应力，水分、腐蚀性气体容易侵入。因此，用被覆层覆盖出现在切断面的边界线，以防止水分、气体等侵入。此时，为了能够在基板上附有多个半导体装置的状态下直接一并地形成被覆层，在露出边界线的同时进行不将多个半导体装置彼此切离的不完全切割。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置以及半导体装置的制造方法，尤其涉及一种搭载在基材上的半导体元件由树脂覆盖的半导体装置以及半导体装置的制造方法。
背景技术
半导体装置具有在配置有电极的基板上配置半导体元件并以透明保护层将其覆盖的结构。这是因为要保护半导体元件和基板的连接部分、半导体元件本身不受由外界空气中所含的水分引起的腐蚀和尘埃的影响。
作为自以往已知的问题，在将半导体元件模片固定在金属膜上并用树脂将其模制的情况下会产生问题。更具体而言，首先，在将半导体元件模片固定时形成氧化物层。若对该氧化物层直接用树脂进行模制，在树脂和膜或者半导体元件之间将残留有极为容易剥离的氧化物层。
该氧化物层因长期保存将吸收水分。若在后续工序中对半导体装置本身进行例如回流焊接(reflow soldering)的加热工序，会因水分的急剧膨胀而使半导体装置产生空缺、裂缝的缺陷。
为了解决这种问题，在专利文献1中公开一种在半导体装置的表面形成有耐水性的硬化层的电子装置的发明。在该发明中，用银焊料将电子部件芯片密接到引线框上，并通过等离子CVD法在以树脂模制电子部件芯片整体的电子装置(DIP)的表面形成氮化硅膜或者DLC膜，从而防止有机物、氯等腐蚀性气体、水分等侵入芯片内。
专利文献1：日本特开平02-60150号公报。
发明内容
在专利文献1中公开了用树脂将引线框、电子部件整体模制的情况。然而，近年的半导体装置的形式非常具有多样性，完全只用树脂形成外装的结构逐渐消失。
例如，对于在印刷基板上搭载有电子部件的半导体装置等，在印刷基板的表面搭载有半导体元件，并用树脂模制半导体元件和连接电极。
对于这种结构的半导体装置，是在一块基板上制作多个并在最后的工序从基板将其切出。而且，此时，存在可将模制后的树脂和基板同时切断的情形。
另外，即使在引线框具有压料垫和外部端子的所谓引线框型的半导体装置中，也将在压料垫上搭载半导体元件并连同外部端子在内用树脂进行模制。而且，通过同时切断引线框和模制树脂可对各个半导体装置进行切离工序。
这样，在一并切断多种不同材料的工序中，由于各种材料的硬度、粘度不同，所以导致在切断部分残留有应力。在该切断部分，露出这些不同材料的边界线，从而不但存在残留应力而且还形成腐蚀性气体、水分容易渗入的部分。即，在由多种材料构成并且经过将多种材料同时切断的工序的半导体装置中存在问题。
为了解决上述问题，本发明的半导体装置包括：具有外部端子和元件搭载部的基材；搭载在所述元件搭载部上的半导体元件；电连接所述外部端子和所述半导体元件的连接部；覆盖所述半导体元件和所述连接部的第一树脂；其中，作为所述基材和所述第一树脂的边界面的端部的边界线中、至少存在于所述基材以及所述第一树脂都被切断的切断面的部分由被覆层覆盖。
本发明的半导体装置的第一制造方法包括：在具有贯通孔且在该贯通孔形成有外部端子的基板连结体上搭载半导体元件的工序；将所述半导体元件和所述外部端子的一部分电连接的工序；用树脂密封所述半导体元件和所述外部端子的一部分的工序；切削所述基板连结体在厚度方向上的一部分和所述树脂，使作为基板连结体和所述树脂的边界面的端部的边界线重新露出的露出工序X；形成覆盖所述边界线的被覆层的工序；切断在所述露出工序X中未被切削而剩余的所述基板连结体在厚度方向上的剩余部分而使所述基板连结体形成各个基板的工序。
本发明的半导体装置的第二制造方法包括：将半导体元件搭载到作为具有压料垫和外部端子的引线框的基材的所述压料垫上的工序；将所述半导体元件和所述外部端子电连接的工序；用第一树脂密封所述半导体元件和所述外部端子的工序；切削所述外部端子在厚度方向上的一部分和所述第一树脂，使作为所述外部端子和所述第一树脂的边界面的端部的边界线露出的露出工序Y；形成覆盖所述边界线的被覆层的工序；切断在所述露出工序Y中未被切削而剩余的所述外部端子在厚度方向上的剩余部分的工序。
发明效果
本发明的半导体装置是由多种材料形成的半导体装置，由于在存在多种材料的边界线的切断面用被覆层保护边界线，所以能够防止水分、腐蚀性气体从存在于残留有应力的切断面的边界线侵入。即，能够提供对环境的耐候性高的半导体装置。
附图说明
图1是表示本实施方式的半导体装置的结构的示意图，图1(a)是沿A-A’线的剖视图，图1(b)是俯视图，图1(c)是沿B-B’线的剖视图。
图2是表示实施方式的半导体装置的端部的放大图。
图3是表示实施方式的半导体装置的制造工序的图。
图4是表示实施方式的半导体装置的连接方法的一个例子的图。
图5是表示根据不完全切割的被覆层形成、切断的工序的图。
图6是表示根据使用了带侧锥面的刀片的不完全切割的被覆层形成、切断的工序的图。
图7是表示引线框型的半导体装置的制造方法的图。
图8是表示引线框型的不完全切割工序的图。
图9是表示在外部端子上设有其他树脂层的情况下的不完全切割工序的图。
图10是表示引线框型的半导体装置的结构的图。
附图标记说明
1  半导体装置
3  基板
5   贯通孔
6   搭载面
8   元件搭载部
10  半导体元件
11  突起块
12  动作区域
18、18’、18”  外部端子
20  接合引线
24  第一树脂
26  切断面
29、29’  边界线
30  被覆层
33  基板连结体
39  不完全切割
44  压料垫(die pad)
50  第二树脂
51  第二边界线
具体实施方式
(实施方式1)
在图1中示意性示出了实施方式1的半导体装置1的结构。图1(b)是俯视图，图1(a)是沿图1(b)的A-A’线的剖视图。图1(c)是沿图1(b)的B-B’线的剖视图。需要说明的是，为了便于说明，在图1(b)中将作为密封树脂的透光性的第一树脂24和被覆层30透明化地表示内部结构。
半导体装置1具有在配置有作为电极的外部端子18的基板(基材)3的元件搭载部8上搭载有半导体元件10的结构。本实施方式的半导体元件10是光学半导体元件，具有在硅等半导体基板上形成有发光或者受光区域(以下将发光区域和受光区域结合地称作动作区域)12和用于引线接合的接合焊盘14的结构。
在一个半导体元件10上可以具有多个动作区域12。在图1中，示出了在一个半导体元件10上形成三个动作区域12、12、12的例子。另外，接合焊盘14以五个为一组地形成在矩形板状的半导体元件10的左右边。
对于基板3的原材料虽无特殊限制，但是适合使用玻璃环氧等环氧系、苯酚系、特氟纶(注册商标)系、聚乙烯系等。在基板3的两侧面形成有外部端子18。外部端子18可以形成在基板3表面，也可以通过通孔形成在基板的表面和里面。在图1中示出了以从基板3的表面开始围绕侧面并到里面为止的方式形成的情形。
基板3的外部端子和半导体端子10的接合焊盘14通过接合引线(连接部)20连接。
半导体元件10和接合引线20由第一树脂24密封。通过如此地由树脂密封，可防止接合引线20的断线、半导体元件10的损坏。
第一树脂24在配置有外部端子18的基板3的侧面侧(图1(a))并未完全覆盖基板3的上表面，在基板3的上表面端部存在未被密封的部分21。这是因为需要为压住用于密封的模具的而留出空间。另外，为了用于拔模，第一树脂24上附加有25度的锥度。
另外，与配置有外部端子18的侧面正交的侧面成为大致垂直的切断面26(图1(c))，而且具有小台阶27。未配置有基板3的外部端子18的两边由该切断面26形成。该小台阶27是在通过后述的本实施方式的半导体装置的制造方法使被覆层30形成在第一树脂24和基板3的边界线的工序中形成的台阶。
在第一树脂24和基板3的边界面的端部(露出在外部侧的边界线部分)以及第一树脂24的表面形成有用于防止水分、腐蚀性气体等侵入的被覆层30。对于该被覆层30，能够适宜地使用氮化硅膜、氧化硅膜、DLC(Diamond Like Carbon即类金刚石)膜、FRP(Fiber Reinforced Plastics即纤维强化塑料)膜等。
图2是图1(c)的端部C的放大图。在基板3的上侧存在有透光性的第一树脂24。在切断面26露出作为第一树脂24和基板3的边界面的端部的边界线29(但是在此已由被覆层30被覆)。被覆层30覆盖切断面26，以覆盖该边界线29。该被覆层30至少覆盖边界线29，优选覆盖切断面26整体，更加优选覆盖第一树脂24以及切断面26整体。这是因为要防止水分等的侵入。另外，在小台阶27的部分存在后述的制造方法上未形成被覆层30的部分31。
以下，参照图3对本实施方式的半导体装置的制造方法进行说明。
另外，成为多个基板3的基本连结体33具有搭载半导体元件10的搭载面6，并形成有多个呈狭缝状延伸的贯通孔5，贯通孔5彼此平行地延伸。从基板连结体33可切出多个半导体装置。在贯通孔5的壁面预先形成有外部端子18(图3(a))。
然后，使用粘合剂将半导体元件10粘合在搭载面6上。半导体元件10可以是受光型也可以是发光型。随后，将半导体元件10和基板连结体33的外部端子18引线接合(图3(b))。
引线接合的方法可以使用球形焊接、楔形焊接的方法。
需要说明的是，半导体元件10和外部端子18间的连接可以不仅是接合引线，也可以通过突起块连接。图4中示出突起块11的结构例。在基板3’侧配置有从外部端子18伸出的连接端子19(图4(a))。在一侧半导体元件10’的里侧形成有圆锥状的突起块11。由于其代替接合焊盘而形成在半导体元件10’上，所以通过该突起块11和连接端子19接触，以确保半导体元件10’和外部端子18的电连接(图4(b))。
返回到图3，在通过接合引线20将外部端子18和半导体元件10连接之后，用第一树脂24模制基板连结体33的上表面部分。模制是在形成有基板连结体33的外部端子18的侧边(形成贯通孔5的边)稍留空余地形成的(图3(c))。
需要说明的是，在与形成有外部端子18的侧边平行的方向35上，可以大幅超过半导体元件10的长度地加长第一树脂24的长度。因为经过后续的切断工序后能够调整在这些方向上的长度。
然后，从与形成有外部端子18的侧边正交的方向37，通过一道工序切削第一树脂24和基板连结体33的厚度方向上的一部分(与第一树脂24连接的一侧)(图3(d))。切削部分是从与半导体元件10的排列有接合焊盘的边正交的边离开规定的距离的部分，并且是与该正交的边平行地切削。将其称为不完全切割39。不完全切割39是在厚度方向稍残留基板连结体33，将基板连结体33连同第一树脂24一起切削并形成双方的切断面。这是因为要在使第一树脂24和基板3的切断面从该部分露出的状态下且在基板连结体33的状态下一并进行处理。
为了充分密封半导体元件10、外部端子18，在与形成有外部端子18的狭缝状的贯通孔5所形成的侧边平行的方向35上适当增大第一树脂24。这是因为通过预先适当地增大第一树脂24，能够提高确定半导体装置尺寸的自由度。例如，即使是具有相同性能的半导体装置，根据使用半导体装置的场所的不同，需要各种尺寸的半导体装置。即，对于半导体装置本身的大小而言，不一定是小才好。因此，为了调整在所述方向上的长度，将第一树脂24按每块基板3切断为规定的尺寸。
这样，在该切断面上出现第一树脂24和基板3的边界线。出现在切断面上的边界线的附近残留有在切断时产生的应力，水分等容易从边界线向半导体装置内部侵入。因此，在本实施方式中以被覆层30保护该边界线。此时，由于将半导体装置分成一个一个的状态，所以难以进行后续的处理工序。因此，形成在露出切断面上的边界线的状态下直接将基板连结体33相互连接的状态。在不完全切割之后，从基板连结体33的上方形成被覆层30。
图5表示不完全切割39的部分的放大图。其为沿图3(d)的B-B’线的剖面的局部放大图。在基板3的上侧存在第一树脂24，通过对其切割以开槽(图5(a))。其为不完全切割。所使用的刀片具有U字形的剖面，并且其以刀刃厚度厚为宜。通过不完全切割产生切断面26，从而出现第一树脂24和基板3的边界线39。若在该状态下放置不理，则水分、腐蚀性气体将从该露出的边界线29侵入半导体装置内部，并蓄积在第一树脂24和基板3的边界面。需要说明的是，附图标记4是基板3的底面。
因此，随后在切断面26上形成被覆层30(图5(b))。对于形成被覆层30的方法虽无特殊的限制，但是为了获得薄膜状态的结构适合采用基于真空处理的方法。若进行真空处理，可适宜地采用蒸镀法、溅射法、等离子CVD法等。由于切断面26垂直接近基板3的上表面，所以更适合使用平均自由程短且飞行粒子的盘旋范围增大的阶梯覆盖优越的等离子CVD法。当然，也可以使用喷射的方法。
被覆层30的透过率优选为85％以上，更加优选为90％以上。另外，折射率优选为1.9以下，更加优选为1.8以下。这是因为，若透过率低而折射率高，将无法顺利进行发光或者受光，半导体装置可能无法得到令人满足的性能。
在本实施方式中，当形成被覆层30时，由于从半导体装置1的上方照射膜材料，所以除了边界线外还在第一树脂24的表面、存在于外部端子18侧的第一树脂24和基板3的边界线的整体形成被覆层30。这是因为水分、腐蚀性气体也有可能也从该部分侵入。
然后，再次进行切割以切断基板连结体33的剩余部分(图5(c))。此时，使用壁厚比图5(a)时使用的切割的刀片薄的刀片切断不完全切割的槽的底部分38。这是为了不损坏形成在基板3和第一树脂24的切断面的被覆层30。由于经过这种工序，在切断面上一定会形成没有被覆层30的基板3本身露出的部分31。另外，在切断面上，基板3形成为比第一树脂24更向外侧突出的形状。通过该工序，从基板连结体33切出半导体装置，从而制造工序完毕。
需要说明的是，在此，在进行不完全切割时，使用了U字形的切割刀片。因此，基板3和第一树脂24的切断面大致垂直于基板上表面。若使用等离子CVD法，即使在垂直的切断面也可能形成被覆层30，但是若切断面朝向更上方，将能够提高成膜率。因此，在进行不完全切割时，也可以使用带侧锥面的刀片。
图6表示在使用带侧锥面的刀片进行不完全切割的情况下的切断面的形状。若以带侧锥面的刀片进行不完全切割，将在切断面上附加倾斜面40。即，通过不完全切割形成的槽的开口越往上方越大。通过该倾斜，边界线29将成为稍稍朝上的状态，在从上方形成被覆层时，能够提高成膜率。
另外，在形成被覆层30之后，虽从进行了不完全切割侧切断基板3的残留部分，但是也可以从基板3的里侧切断。例如，图6(b)示出了从基板3的里侧进行切断的情形下的切断线60。若沿该切断线60进行切断，将不再产生小台阶27。预先在第一树脂24和基板3的边界线形成被覆层30，因此可实现本发明的目的(图6(c))。
(实施方式2)
实施方式2的半导体装置是所谓引线框型的半导体装置。以下，对此进行说明。
利用图7大致说明引线框型的半导体装置的制造方法。在熔点较高的带42上配置包括框体部分、压料垫44以及外部端子18’的引线框46(图7(a))。作为带42的具体材料，能够适宜地使用：PET(Polyethylene terephthalate：聚对苯二甲酸乙二醇酯)、PEN(polyethylene naphthalate：聚萘二甲酸乙二醇酯)、聚酰亚胺等。多个外部端子18’集中地以流道(runner)48连接。它们可以通过涂敷在带42上的粘合剂等处于暂时固定的状态。压料垫44是搭载半导体元件10的元件搭载部。另外，压料垫44并未与外部端子18’一体化。然而，由于在后续的工序以树脂进行模制后成为一体，所以包括压料垫44和外部端子18’的引线框46可以称为基材。需要说明的是，也可以剥离模制后的带42。因为外部端子18’、半导体元件10被模制并固定。
压料垫44、外部端子18’优选分别由导电性金属形成。具体而言，是铁、镍、铜、亚铅、铝、银、金等金属以及它们的合金。
然后，在压料垫44上粘合半导体元件10(图7(b))。粘合使用模片固定粘合剂等。模片固定粘合剂是具有导电性的粘合剂。接下来，用结合引线20连接半导体元件10和外部端子18’。
然后，用具有透光性的第一树脂24进行密封整体(图7(c))。能够在此使用的第一树脂24优选在透光性和硬度方面适当的丙烯酸系树脂。第一树脂24以完全覆盖半导体元件10、接合引线20、外部端子18’的方式进行密封。对于密封树脂的涂敷方法没有特殊限制。然而，若考虑在确定的部位以规定的厚度进行均匀地涂敷，则能够适宜地使用印刷法。
需要说明的是，被覆层30的透过率优选为85％以上，更加优选为90％以上。另外，折射率优选为1.9以下，更加优选为1.8以下。这是因为，若透过率低而折射率高，将无法顺利进行发光或者受光，半导体装置可能无法得到令人满足的性能。
另外，在带42的长度方向以及宽度方向双方，作为逐个切离各半导体装置的前阶段进行不完全切割39(图7(d))。由此，外部端子18’露出侧的侧面和与其正交的侧面双方除最下部外大体露出。图8(b)表示其放大图。
以下，利用图8的示意性的剖视图说明不完全切割的前后以及完全切割的工序。图8(a)表示进行不完全切割前的状态，半导体元件10通过接合引线20与外部端子18’连接。虽然在压料垫上搭载有半导体元件10，但是省略了对压料垫的表示。外部端子18’与流道48连接被供给。这是因为容易使多个外部端子18’集中地配置。半导体元件10在由接合引线20连接之后由第一树脂24密封。
使用U字形的刀片对所述部位进行不完全切割(图8(b))。这样，在切断面上将露出第一树脂24和外部端子18’的边界面的端部的边界线29，。而且，由于外部端子18’的一部分又与流道48连接，所以在一个带42上形成的多个半导体装置不会分散，从而能够集中处理。由于在该边界线29的附近残留有内部应力，所以如在实施方式1所述的那样，水分、腐蚀性气体容易侵入。
然后，通过用被覆层30覆盖第一树脂24和外部端子18’的边界线29’，可防止水分、气体的侵入。随后，进行切断(图8(c))。
在图9中示出了第二树脂50配置且支承在外部端子18’的下侧的一部分的情形(图9(a))。在这种情况下，在进行不完全切割时，外部端子18”在厚度方向上被完全切断。即，外部端子18”的金属层在厚度方向上被完全切断，存在于金属层下方的第二树脂层在厚度方向的一部分也被切断。这样，在切断面上将露出第一树脂24和外部端子18”的边界线29’以及外部端子18”和第二树脂50的第二边界线51的两条边界线(图9(b))。然后，用被覆层30将这两条边界线29’、51一起覆盖(图9(c))。这样，由于直至作为密封树脂使用的第一树脂24和外部端子18”的边界线29’还存在外部端子18”和第二树脂50的第二边界线51，所以水分、气体更加难以侵入。
由于能够在只制造附在流道48上的金属制的外部端子18”时设置第二树脂50，所以对其没有特殊限制，可以使用具有热塑性或热硬化性的任一种树脂。但是，由于在装入半导体装置时经过上述的切断工序，所以适合采用硬化后硬度高的树脂。
图10是引线框型的半导体装置的俯视图和剖视图。图10(b)是俯视图。配置有搭载在压料垫(元件搭载部)44上的半导体元件10和在其两肋的外部端子18’。在半导体装置10上可以形成有多个动作区域12。动作区域12既可以是发光也可以是受光。在半导体装置10和外部端子18’之间连接有接合引线20。图10(a)表示沿该俯视图中的A-A’线的剖面的图。被覆层30覆盖第一树脂24的表面以及侧面。图10(a)表示外部端子18’的剖面。图8表示C’部的放大图。
图10(c)是表示沿图10(b)的俯视图中的B-B’线的剖面的图。在该图中，两端的部分在不完全切割后形成被覆层30。
该部分是仅由第一树脂24形成的部分，剖面只是第一树脂24的剖面。因此，在该面上也可以没有被覆层30。
工业可行性
本发明能够利用到经过切断工序制造由多种材料构成的半导体装置的情况。

Claims (18)

1.一种半导体装置，其包括：
具有外部端子和元件搭载部的基材；
搭载在所述元件搭载部上的半导体元件；
电连接所述外部端子和所述半导体元件的连接部；
覆盖所述半导体元件和所述连接部的第一树脂；
其中，作为所述基材和所述第一树脂的边界面的端部的边界线中、至少存在于所述基材以及所述第一树脂被切断的切断面的部分由被覆层覆盖。
2.如权利要求1所述的半导体装置，其中，
在所述切断面，所述基材所形成的部分存在比所述第一树脂所形成的部分更向外突出的部分。
3.如权利要求1或2所述的半导体装置，其中，
所述基材是具有所述元件搭载部和所述外部端子的基板。
4.如权利要求3所述的半导体装置，其中，
所述第一树脂覆盖所述基板的搭载所述半导体元件的表面的一部分。
5.如权利要求3所述的半导体装置，其中，
所述连接部是金属细线或者突起块。
6.如权利要求3所述的半导体装置，其中，
所述基板为矩形板状，
所述外部端子配置在所述基板的相对置的两边，
所述切断面形成所述基板的未配置所述外部端子的相对置的两边。
7.如权利要求3所述的半导体装置，其中，
所述切断面包括曲面。
8.如权利要求3所述的半导体装置，其中，
所述被覆层完全覆盖所述第一树脂和所述基板的边界线。
9.如权利要求1或2所述的半导体装置，其中，
所述元件搭载部是压料垫，
存在于所述切断面的所述边界线是所述外部端子和所述第一树脂的边界线。
10.如权利要求9所述的半导体装置，其中，
在所述外部端子存在由第二树脂支承的部分，
在所述切断面还存在作为所述外部端子和所述第二树脂的边界面的端部的第二树脂边界线。
11.如权利要求1～10中任一项所述的半导体装置，其中，
所述第一树脂是透光性树脂，
所述被覆层的透过率为85％以上。
12.如权利要求1～11中任一项所述的半导体装置，其中，
所述被覆层的折射率为1.8以下。
13.一种半导体装置的制造方法，其包括：
在具有贯通孔且在该贯通孔形成有外部端子的基板连结体上搭载半导体元件的工序；
将所述半导体元件和所述外部端子的一部分电连接的工序；
用树脂密封所述半导体元件和所述外部端子的一部分的工序；
切削所述基板连结体在厚度方向上的一部分和所述树脂，使作为基板连结体和所述树脂的边界面的端部的边界线重新露出的露出工序X；
形成覆盖所述边界线的被覆层的工序；
切断在所述露出工序X中未被切削而剩余的所述基板连结体在厚度方向上的剩余部分而使所述基板连结体形成各个基板的工序。
14.如权利要求13所述的半导体装置的制造方法，其中，
所述贯通孔为狭缝状，且在所述基板连结体上形成多个且相互平行，
所述边界线与所述贯通孔呈狭缝状延伸的方向大致成直角。
15.如权利要求13所述的半导体装置的制造方法，其中，
所述露出工序X是用剖面为U字形的刀片进行切削的工序。
16.如权利要求13所述的半导体装置的制造方法，其中，
所述露出工序X是用侧面带锥度的刀片进行切削的工序。
17.一种半导体装置的制造方法，其包括：
将半导体元件搭载到作为具有压料垫和外部端子的引线框的基材的所述压料垫上的工序；
将所述半导体元件和所述外部端子电连接的工序；
用第一树脂密封所述半导体元件和所述外部端子的工序；
切削所述外部端子在厚度方向上的一部分和所述第一树脂，使作为所述外部端子和所述第一树脂的边界面的端部的边界线露出的露出工序Y；
形成覆盖所述边界线的被覆层的工序；
切断在所述露出工序Y中未被切削而剩余的所述外部端子在厚度方向上的剩余部分的工序。
18.如权利要求17所述的半导体装置的制造方法，其中，
所述外部端子具有金属层和由第二树脂构成的第二树脂层的双层结构部分，
所述露出工序Y是切削所述第一树脂、所述金属层以及所述第二树脂层的一部分，使作为所述金属层与所述第一树脂的边界面的端部的边界线和作为所述金属层与所述第二树脂层的边界面的端部的第二树脂的边界线露出的工序。
CN2009801077101A 2008-03-14 2009-03-02 半导体装置以及半导体装置的制造方法 Pending CN101960588A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008065415 2008-03-14
JP2008-065415 2008-03-14
PCT/JP2009/000930 WO2009113267A1 (ja) 2008-03-14 2009-03-02 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN101960588A true CN101960588A (zh) 2011-01-26

Family

ID=41064941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801077101A Pending CN101960588A (zh) 2008-03-14 2009-03-02 半导体装置以及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US20100308468A1 (zh)
JP (1) JPWO2009113267A1 (zh)
CN (1) CN101960588A (zh)
WO (1) WO2009113267A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103429403A (zh) * 2011-03-16 2013-12-04 株式会社御牧工程 切割装置和切割数据生成程序

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212698A (ja) * 2010-04-01 2010-09-24 Sony Chemical & Information Device Corp 接続構造体及びその製造方法
WO2012040873A1 (en) 2010-09-29 2012-04-05 Nxp B.V. Singulation of ic packages
US9299630B2 (en) * 2012-07-30 2016-03-29 General Electric Company Diffusion barrier for surface mount modules
EP3220718A4 (en) * 2014-11-14 2018-05-30 Lintec Corporation Sealing sheet, member for electronic devices, and electronic device
JP6800745B2 (ja) * 2016-12-28 2020-12-16 株式会社ディスコ 半導体パッケージの製造方法
US20210296196A1 (en) 2020-03-20 2021-09-23 Texas Instruments Incorporated Semiconductor device package with reduced stress

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883869A (ja) * 1994-09-09 1996-03-26 Sony Corp 半導体装置およびその製造方法
JP3432982B2 (ja) * 1995-12-13 2003-08-04 沖電気工業株式会社 表面実装型半導体装置の製造方法
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
KR100677651B1 (ko) * 2001-04-13 2007-02-01 야마하 가부시키가이샤 반도체 소자 및 패키지와 그 제조방법
KR100431180B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
EP1394857A3 (en) * 2002-08-28 2004-04-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP4178880B2 (ja) * 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
US6838761B2 (en) * 2002-09-17 2005-01-04 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
US6872599B1 (en) * 2002-12-10 2005-03-29 National Semiconductor Corporation Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
WO2004060034A1 (ja) * 2002-12-24 2004-07-15 Matsushita Electric Industrial Co., Ltd. 電子部品内蔵モジュール
JP4377157B2 (ja) * 2003-05-20 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体装置用パッケージ
US6894376B1 (en) * 2003-06-09 2005-05-17 National Semiconductor Corporation Leadless microelectronic package and a method to maximize the die size in the package
US7488973B2 (en) * 2003-07-30 2009-02-10 The Kansai Electric Power Co., Inc. High-heat-resistant semiconductor device
US7656047B2 (en) * 2005-01-05 2010-02-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method
US7633170B2 (en) * 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
JP2005277434A (ja) * 2005-05-09 2005-10-06 Renesas Technology Corp 半導体装置
JP4614278B2 (ja) * 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
KR101146973B1 (ko) * 2005-06-27 2012-05-22 페어차일드코리아반도체 주식회사 패키지 프레임 및 그를 이용한 반도체 패키지
JP4086202B2 (ja) * 2005-10-25 2008-05-14 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
JP5022652B2 (ja) * 2006-08-07 2012-09-12 太陽誘電株式会社 回路モジュールの製造方法及び回路モジュール
JP2008251608A (ja) * 2007-03-29 2008-10-16 Casio Comput Co Ltd 半導体装置およびその製造方法
US8212339B2 (en) * 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US7960818B1 (en) * 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8212340B2 (en) * 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8093691B1 (en) * 2009-07-14 2012-01-10 Amkor Technology, Inc. System and method for RF shielding of a semiconductor package
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103429403A (zh) * 2011-03-16 2013-12-04 株式会社御牧工程 切割装置和切割数据生成程序

Also Published As

Publication number Publication date
US20100308468A1 (en) 2010-12-09
JPWO2009113267A1 (ja) 2011-07-21
WO2009113267A1 (ja) 2009-09-17

Similar Documents

Publication Publication Date Title
US10103304B2 (en) LED module
US6661089B2 (en) Semiconductor package which has no resinous flash formed on lead frame and method for manufacturing the same
US10205072B2 (en) Light-emitting device and method of preparing same, optical semiconductor element mounting package, and optical semiconductor device using the same
EP1953825B1 (en) Power surface mount light emitting die package
CN101960588A (zh) 半导体装置以及半导体装置的制造方法
KR101843402B1 (ko) 표면 장착 가능한 광전자 소자 그리고 표면 장착 가능한 광전자 소자를 제조하기 위한 방법
US7244965B2 (en) Power surface mount light emitting die package
US7867794B2 (en) Surface-mount type optical semiconductor device and method for manufacturing the same
US8530252B2 (en) Method for manufacturing light emitting diode
CN102549785B (zh) 发光装置
CN106663659A (zh) 可表面安装的半导体器件及其制造方法
CN1945804A (zh) 制作具有露出的翼片的模制阵列封装器件的方法和结构
JP2009135353A (ja) 半導体装置及びその製造に使用する樹脂接着材
CN1658736A (zh) 电路装置
JP2009200321A (ja) 発光装置及びその製造方法
JP2008244143A (ja) 半導体発光装置の製造方法
KR101945057B1 (ko) 광학 반도체 장치용 베이스 및 그의 제조 방법, 및 광학 반도체 장치
CN101960608A (zh) 半导体设备以及半导体设备的制造方法
US8604595B2 (en) Multi-chip electronic package with reduced stress
US6984896B2 (en) IC chip package
JP6402935B2 (ja) 半導体装置
JP2007053195A (ja) 半導体装置およびその製造方法
JP2001111118A (ja) 樹脂封止型光半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110126