CN101952959B - 集成电路封装及其制造方法 - Google Patents

集成电路封装及其制造方法 Download PDF

Info

Publication number
CN101952959B
CN101952959B CN200980105803.0A CN200980105803A CN101952959B CN 101952959 B CN101952959 B CN 101952959B CN 200980105803 A CN200980105803 A CN 200980105803A CN 101952959 B CN101952959 B CN 101952959B
Authority
CN
China
Prior art keywords
built
tube core
layer
substrate
depression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980105803.0A
Other languages
English (en)
Other versions
CN101952959A (zh
Inventor
O·L·斯凯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101952959A publication Critical patent/CN101952959A/zh
Application granted granted Critical
Publication of CN101952959B publication Critical patent/CN101952959B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

一种集成电路封装，包括：具有第一表面(111，211)和相对的第二表面(112，212)的衬底(110，210)，以及与所述衬底的所述第一表面相邻的管芯平台(130，230)。所述衬底中具有凹陷(120，220)。所述集成电路封装还包括位于所述衬底的所述凹陷中的电容器(140，240)。

Description

集成电路封装及其制造方法
技术领域
本发明所公开的实施例总体上涉及集成电路封装，更具体而言，涉及用于这种封装的功率传输方案。
背景技术
现代集成电路包含大量的半导体器件，可能包括几百万个非常迅速地导通和截止的晶体管。晶体管的开关产生高频噪声，必须对这进行控制以便生成高速计算环境所需要的无噪声的、稳定的功率传输系统。经常将去耦电容器(也被称为旁路电容器)用在这种系统中以控制噪声，例如，通过将噪声短接到地。通常将使用几百个去耦电容器来抵消晶体管噪声的影响，并且对于电气性能以及功率测试目的来说去耦电容器的设置是很重要的设计要点。
通常，将去耦电容器设置成与它们保护的器件尽可能地接近，以使得器件和电容器之间的线电感和串联电阻的量最小化。在现有封装中，功率传输的选择包括将电容器设置在封装的焊盘侧和/或管芯侧上。将电容器设置在焊盘侧可能是最典型的，在焊盘侧，电容器通过衬底以及管芯/衬底互连的厚度与管芯隔离。
附图说明
通过结合附图来阅读下面的具体描述，将更好地理解所公开的实施例，在附图中：
图1是根据本发明的实施例的集成电路封装的截面图；
图2是根据本发明的另一实施例的集成电路封装的截面图；
图3是示出了制造根据本发明的实施例的集成电路封装的方法的流程图。
为了例示的简单性和清晰性，附图示出了结构的概括方式，并且可以省略对公知特征和技术的描述和具体细节，以避免不必要地使对本发明所描述实施例的讨论难以理解。此外，附图中的元件不一定是按比例绘制的。例如，可以相对于其他元件放大附图中的一些元件的尺寸，从而有助于对本发明的实施例的理解。不同附图中的相同附图标记表示相同的元件，然而类似的附图标记不一定表示类似的元件。
如果存在的话，说明书和权利要求中的术语“第一”、“第二”、“第三”、“第四”，等等用于在类似元件之间进行区分，而不一定用于描述特定的连续顺序或者时间顺序。应理解这样使用的术语在适当的情况下是可互换的，使得这里所描述的本发明的实施例能够例如以除了这里例示或者以其它方式描述的那些顺序之外的顺序进行操作。类似地，如果方法在这里被描述为包括一系列步骤，这里所描述的这些步骤的顺序不一定是可以执行这些步骤的唯一顺序，并且某些所提到的步骤可能可以被省略和/或可能可以将这里未描述的某些其它步骤添加到该方法中。此外，术语“包括”、“包含”、“具有”及其任意的变型旨在覆盖非排它性的包括，使得包括一系列组成部分的工艺、方法、物品或装置不必限于这些组成部分，而是可以包括没有明确列出的或者这些工艺、方法、物品或装置固有的其他组成部分。
如果存在的话，说明书和权利要求中的术语“左”、“右”、“前”、“后”、“顶部”、“底部”、“上方”、“下方”，等等均用于说明性的目的，而不一定用于描述固定不变的相对位置。应理解这样使用的术语在适当的情况下是可互换的，使得这里所描述的本发明的实施例能够例如以这里例示或者以其它方式描述的那些取向之外的其它取向进行操作。这里所使用的术语“耦合”被定义为直接地或者间接地以电气或者非电气方式进行连接。在这里被描述为彼此“相邻”的对象可以彼此物理接触、彼此非常接近、或者彼此总体上位于相同的区域或者范围中，应该视使用该短语的语境而定。在这里，短语“在一个实施例中”的出现不一定都是指相同的实施例。
具体实施方式
在本发明的一个实施例中，集成电路封装包括具有第一表面和相对的第二表面的衬底，以及与衬底的第一表面相邻的管芯平台。衬底中具有凹陷。集成电路封装还包括位于衬底的凹陷中的电容器(或其它部件)。(尽管本文件几乎排它性地关注于作为衬底凹陷中的部件的电容器，但是应理解，通过对于本领域技术人员而言显而易见的适当的变型，还可以使用其它部件，例如薄膜阵列等(受尺寸限制)，并且这里关于电容器所作的说明的同样适用于其它这种部件)。
衬底中凹陷的存在提供了减小由管芯平台支撑的管芯和去耦电容器之间的间隔距离的机会。大的间隔距离降低时钟频率并且产生噪声。因此，通过使得线电感和串联电阻最小化，同时保存或者实现管芯平台和衬底之间以及衬底和印刷电路板或者其它下一级器件之间的各种互连选择，本发明的实施例可以增强电气性能。
例如，通过将电容器设置得比当前封装中可能的更接近管芯，本发明的实施例允许对电容器设置进行优化从而得到最好的电气性能，而这又降低了所需要的电容器的数量，因此降低了成本和尺寸。此外，如有需要，与将电容器嵌入衬底中的方案相比，可以更容易地减少电容器的数量。
本发明的实施例的另一优点在于其保持插座兼容性的能力。低密度或者封装的其它第一部分可以设计成适合现有母板，而高密度或者其它第二部分可以设计得更为激进。利用该方法，即使在管芯平台级减小封装尺寸，母板工业也无需被迫以相同步调改进。例如，可以将前缘规格(leading-edgespecification)结合到管芯平台部分，同时保留以所期望的任意形状因子将该部分简单地附接到低密度部分的能力，并且保持插座整体上对集成电路封装的兼容性。
现在参考附图，图1是根据本发明的实施例的集成电路封装100的截面图。如图1所示，集成电路封装100包括衬底110，所述衬底110具有表面111和相对的表面112并且包含凹陷120。在图1所示的实施例中，凹陷120在表面111中。集成电路封装100还包括与衬底110的表面111相邻的管芯平台130以及凹陷120中的电容器140。凹陷120中还有阻焊剂134。
图1示出了凹陷120中共有6个电容器，但是在本发明说明书中不应将任何内容理解为将电容器的数量限制为1个或者6个或者(当然)任意特定数量。相反地，根据本发明的各个实施例，如由设计参数、期望的电气性能、或者其它因素所表明或者要求的，可以将任意适当数量的电容器设置于凹陷120中。因此，在本文中引用电容器140应被理解为适用于以类似的方式设置的所有电容器，除非另外指出。
如图1中所示，管芯平台130包括无焊内建层(BBUL)部件，所述无焊内建层(BBUL)部件包含管芯131、多个与管芯131相邻的内建层132、以及多个与内建层132相邻的互连结构133。管芯平台130还包括绝缘内核材料136，所述绝缘内核材料136为管芯平台130提供刚性、限定封装尺寸、并且为互连从管芯131的扇出提供空间。使用互连结构133将管芯平台130电气地和物理地耦合至衬底110。应注意在图1的实施例中，集成电路封装100是混合的BBUL封装，其中所述BBUL部件(管芯平台130)是较高密度互连布线元件(interconnect routing element)，而衬底110是这种混合BBUL封装的较低密度互连布线元件。还应注意到，本发明的其它实施例可以采用其它混合的高密度/低密度封装类型，或者其它种类的封装类型，其中任何类型(除了别的可能的优点之外)可以例如适用于保持插座兼容性。
如图1所示，利用衬底110的表面111中的凹陷120，电容器140可以物理附接到管芯平台130。例如，所述物理附接可以使用焊接技术等来实现。该配置允许电容器140和管芯131之间非常小的间隔距离——与其中电容器和管芯通过衬底和管芯/衬底互连的厚度间隔开的现有封装相比小很多。对于给定的电容来说，管芯131和电容器140之间的这种最小可能的间隔距离提供了最大的电气性能益处。此外，可以降低电容器的数量，并且因此降低电容值，同时仍然保持与具有较大的间隔距离的电容较高的系统相同的性能。
此外，由于电容器140无需设置在衬底110的表面112上(在较早的集成电路封装中其被设置在衬底110的表面112上)，该配置允许衬底110的表面112上的全焊盘阵列或者其它互连，其中基本上整个表面112均由互连结构153覆盖。制造过程中留下来的阻焊剂154的区域位于互连结构153的每一相邻对之间。应注意到，在这里和类似语境中使用的短语“基本上整个”并不一定表示基本上整个所述表面均覆盖有互连。相反地，与这里一样，可能仅仅表示互连和介入特征件(例如，阻焊剂)的组合覆盖基本上整个表面。
互连结构153实现了到印刷电路板或者其它下一级器件的电气和/或物理连接。全平面栅格阵列(或者诸如球栅阵列和针栅阵列的其它类型的全互连阵列)使得衬底110处的输入/输出点的数量(例如，到母板等的引脚输出(pin-out)的数量)最大化，从而在封装尺寸、电气连接和信号传播方面提供优点。
设计凹陷120以容纳电容器140并且避免在管芯平台130和衬底110的附接期间或之后的机械干扰。例如，电容器140必须能够被设置在凹陷120中，而互连结构133接触内建层132和衬底110的表面111。如果凹陷120太浅(即，其在z维度上的尺寸太小)，则电容器140和凹陷120的底部之间的机械干扰将妨碍这种接触。同时，凹陷120在x和y维度上的尺寸必须大小合适，以便防止对准问题。为此，容限必须足够大以同样允许将电容器设置在凹陷120中，而不与凹陷120的侧壁发生抵触。
仍然参考图1，多个互连结构133位于管芯平台130的表面135上，在所示出的实施例中表面135是内建层132的下表面。如图所示，多个互连结构133形成覆盖表面135的一部分的阵列(例如，BBUL栅格阵列)，尽管因为凹陷120的存在，所述部分小于表面135的全部。因此，可以将互连结构133视为在表面135上形成部分阵列。
图2是根据本发明的实施例的集成电路封装200的截面图。如图2所示，集成电路封装200包括衬底210，所述衬底210具有表面211和相对的表面212并且包含凹陷220。在图2所示的实施例中，凹陷220处于表面212中。各种设计考虑，包括尺寸限制、制造考虑等，都影响凹陷的设置，无论是与这里一样设置于表面212中还是与图1中一样设置于表面111中。以上并未提及的图1的实施例相对于图2的实施例的可能的优点是，假设与图1的实施例一样在其适当位置具有电容器，则独立的BBUL部件可以进行全电池测试，包括结构性和功能性测试两者。没有衬底的BBUL部件在小形状因子环境中也是有利的。
集成电路封装200还包括与衬底210的表面211相邻的管芯平台230以及凹陷220中的电容器240。凹陷220中还有阻焊剂234。例如，衬底210、表面211、表面212、凹陷220、管芯平台230、阻焊剂234以及电容器240可以分别与图1中所示的衬底110、表面111、表面112、凹陷120、管芯平台130、阻焊剂134以及电容器140类似。图2示出了凹陷220中共有6个电容器，但是与图1中所示的集成电路封装100的情况一样，本发明说明书中的任何内容均不应被理解为将电容器的数量限制为特定数量。相反地，根据本发明的各个实施例，如由设计参数、期望的电气性能、或者其它因素所表明或者要求的，可以将任意适当数量的电容器设置于凹陷220中。因此，在本文中引用电容器240应被理解为适用于以类似的方式设置的所有电容器，除非另外指出。
如图2所示，管芯平台230包括BBUL部件，所述BBUL部件包含管芯231、多个与管芯231相邻的内建层232、以及多个与内建层232相邻的互连结构233。管芯平台230还包括内核材料236。例如，管芯231、内建层232、互连结构233、以及内核材料236可以分别与图1中所示的管芯131、内建层132、互连结构133以及内核材料136类似。采用互连结构233将管芯平台230电气地和物理地耦合到衬底210。
多个互连结构233位于管芯平台230的表面235上，在所示出的实施例中表面235是内建层232的下表面。利用位于衬底210的焊盘侧上的凹陷220，互连结构233形成基本上覆盖管芯平台230的整个表面235的阵列。在所示出的实施例中，互连结构233形成用于与衬底110进行互连的全BBUL栅格阵列，同时仍然在电容器240和管芯231之间提供更短的电气路径(即，更小的间隔距离)。在上面已经讨论了这种更小间隔距离和全栅格阵列的优点。如图所示，全BBUL栅格阵列基本上覆盖整个表面235。
衬底210的表面212的一部分覆盖有互连结构253的阵列，其将衬底210物理地和/或电气地连接到印刷电路板或者其它下一级器件。制造过程中留下来的阻焊剂254的区域位于互连结构253的每一相邻对之间。与互连结构153(参见图1)一样，互连结构253可以包括焊盘、焊球、引脚，等等。
图3是示出了制造根据本发明的实施例的集成电路封装的方法的流程图。方法300的步骤310用于提供具有第一表面和相对的第二表面的衬底，所述衬底中包含凹陷。例如，所述衬底、所述第一表面、所述第二表面可以分别与图1中所示的衬底110、表面111、表面112类似。又例如，所述凹陷可以与同样在图1中示出的凹陷120类似。
在一个实施例中，步骤310包括提供在第一表面中具有凹陷的衬底，使得其类似于图1中所示的集成电路封装100。在另一实施例中，步骤310包括提供在第二表面中具有凹陷的衬底，使得其类似于图2中所示的集成电路封装200。
方法300的步骤320用于将管芯平台附接到衬底的第一表面。例如，管芯平台可以与图1中所示的管芯平台130类似。在一个实施例中，步骤320包括附接无焊内建层部件，该无焊内建层部件包括管芯、多个与所述管芯相邻的内建层以及多个与所述内建层相邻的互连结构。例如，所述管芯、所述内建层、以及所述互连结构可以分别与图1中所示的管芯131、内建层132、以及互连结构133类似。
在其中凹陷位于衬底的第一表面中的至少一些实施例中，步骤320使得所述衬底的基本上整个第二表面覆盖有互连结构的阵列。这种结构可以包括如上所述的平面栅格阵列、球栅阵列、针栅阵列，等等。
在其中凹陷位于衬底的第二表面中的至少一些实施例中，步骤320得到形成基本上覆盖所述管芯平台的整个第一表面的阵列的多个互连结构(例如，BBUL栅格阵列等)。
方法300的步骤330是将电容器设置在衬底的凹陷中。例如，电容器可以与图1中所示的电容器140类似。
方法300的步骤340是将电容器物理附接到管芯平台。如以上说明的那样，可以在其中凹陷位于衬底的第一表面中的实施例中执行该步骤。
尽管已经参考特定的实施例描述了本发明，但是本领域技术人员将会理解，在不偏离本发明的精神或范围的情况下，可以进行各种改变。因此，本发明的实施例的公开旨在例示本发明的范围，而并非限制性的。本发明的范围将仅由所附权利要求书所要求的范围来限制。例如，对于本领域技术人员而言显而易见的是，可以以各种实施例来实施这里所讨论的集成电路封装和相关方法，并且对这些实施例中的某一些的上述讨论不一定代表对所有可能的实施例的完整描述。
此外，已经就特定实施例描述了益处、其它优点以及问题的解决方案。然而，这些益处、优点、问题的解决方案、以及可以促使任何益处、优点、或者解决方案产生或变得更显著的任意一个要素或多个要素不应被理解为任何或所有权利要求的决定性的、必需的、或者必要的特征或要素。
此外，即使这里所公开的实施例和/或限制(1)并未明确限定在权利要求书中；以及(2)根据等同原则是权利要求书中的明确表述的要素和/或限制的等同物或者是可能的等同物，所述实施例和限制也不根据贡献原则贡献给公众。

Claims (9)

1.一种集成电路封装，包括：
具有第一表面和相对的第二表面的衬底，所述衬底中包含凹陷，所述凹陷位于所述衬底的所述第二表面中；
与所述衬底的所述第一表面相邻的管芯平台；以及
位于所述衬底的所述凹陷中的电容器。
2.根据权利要求1所述的集成电路封装，其中：
所述管芯平台包括无焊内建层部件，所述无焊内建层部件包括：
管芯；
多个与所述管芯相邻的内建层；以及
多个与所述内建层相邻的互连结构。
3.根据权利要求2所述的集成电路封装，其中：
所述多个互连结构位于所述管芯平台的第一表面；并且
所述多个互连结构形成基本上覆盖所述管芯平台的整个所述第一表面的阵列。
4.根据权利要求3所述的集成电路封装，其中：
所述衬底的所述第二表面的一部分由互连结构的阵列覆盖。
5.一种集成电路封装，包括：
具有第一表面和相对的第二表面的衬底，所述衬底中包含凹陷，所述凹陷位于所述衬底的所述第二表面中；
物理地和电气地耦合到所述衬底的所述第一表面的无焊内建层部件，所述无焊内建层部件包括：
管芯；
多个与所述管芯相邻的内建层；以及
与所述内建层相邻的无焊内建层栅格阵列；以及
位于所述衬底的所述凹陷中的多个电容器。
6.根据权利要求5所述的集成电路封装，其中：
所述无焊内建层栅格阵列位于所述无焊内建层部件的第一表面上；并且
所述无焊内建层栅格阵列基本上覆盖所述无焊内建层部件的整个所述第一表面。
7.一种制造集成电路封装的方法，所述方法包括：
提供具有第一表面和相对的第二表面的衬底，所述衬底中包含凹陷，所述凹陷位于所述衬底的所述第二表面中；
将管芯平台附接到所述衬底的所述第一表面；以及
将电容器设置在所述衬底的所述凹陷中。
8.根据权利要求7所述的方法，其中：
附接所述管芯平台包括附接无焊内建层部件，所述无焊内建层部件包括：
管芯；
多个与所述管芯相邻的内建层；以及
多个与所述内建层相邻的互连结构。
9.根据权利要求7所述的方法，其中：
附接所述管芯平台包括附接无焊内建层部件，所述无焊内建层部件包括：
管芯；
多个与所述管芯相邻的内建层；以及
多个与所述内建层相邻的互连结构；
所述多个互连结构位于所述管芯平台的第一表面上；并且
所述多个互连结构形成基本上覆盖所述管芯平台的整个所述第一表面的阵列。
CN200980105803.0A 2008-02-22 2009-02-11 集成电路封装及其制造方法 Active CN101952959B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/036,143 US8035216B2 (en) 2008-02-22 2008-02-22 Integrated circuit package and method of manufacturing same
US12/036,143 2008-02-22
PCT/US2009/033728 WO2009105367A2 (en) 2008-02-22 2009-02-11 Integrated circuit package and method of manufacturing same

Publications (2)

Publication Number Publication Date
CN101952959A CN101952959A (zh) 2011-01-19
CN101952959B true CN101952959B (zh) 2013-04-24

Family

ID=40986134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980105803.0A Active CN101952959B (zh) 2008-02-22 2009-02-11 集成电路封装及其制造方法

Country Status (6)

Country Link
US (1) US8035216B2 (zh)
JP (1) JP5656647B2 (zh)
KR (1) KR101297536B1 (zh)
CN (1) CN101952959B (zh)
TW (1) TWI411071B (zh)
WO (1) WO2009105367A2 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8035216B2 (en) 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
US20110108999A1 (en) * 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
WO2013172814A1 (en) 2012-05-14 2013-11-21 Intel Corporation Microelectronic package utilizing multiple bumpless build-up structures and through-silicon vias
US9685390B2 (en) 2012-06-08 2017-06-20 Intel Corporation Microelectronic package having non-coplanar, encapsulated microelectronic devices and a bumpless build-up layer
US9496211B2 (en) 2012-11-21 2016-11-15 Intel Corporation Logic die and other components embedded in build-up layers
US11291146B2 (en) 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
US10354984B2 (en) 2015-05-27 2019-07-16 Bridge Semiconductor Corporation Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US10121768B2 (en) 2015-05-27 2018-11-06 Bridge Semiconductor Corporation Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same
EP3314648A4 (en) * 2015-06-25 2019-01-09 Intel Corporation INTEGRATED CIRCUIT STRUCTURES WITH INTERPOSERS WITH SAVINGS
US20170086298A1 (en) * 2015-09-23 2017-03-23 Tin Poay Chuah Substrate including structures to couple a capacitor to a packaged device and method of making same
WO2018004686A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
US11006514B2 (en) 2017-03-30 2021-05-11 Intel Corporation Three-dimensional decoupling integration within hole in motherboard
DE112017007845T5 (de) * 2017-08-09 2020-04-23 Intel Corporation Integrierte schaltungskomponenten mit substrathohlräumen
US11404365B2 (en) 2019-05-07 2022-08-02 International Business Machines Corporation Direct attachment of capacitors to flip chip dies
KR20210114733A (ko) 2020-03-11 2021-09-24 삼성전기주식회사 기판 구조체 및 이를 포함하는 전자기기
DE102020134205A1 (de) 2020-12-18 2022-06-23 Te Connectivity Germany Gmbh Elektrisches Bauteil, Verfahren zur Vorbereitung eines elektrischen Bauteils auf einen Lötschritt, und Vorrichtung zur Vorbereitung eines elektrischen Bauteils auf einen Lötschritt

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5527741A (en) 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5841193A (en) 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US5939728A (en) 1997-04-22 1999-08-17 Wachtel; Jonathan Method and apparatus for reading photo-stimulated luminescence imaging plates
JPH11317490A (ja) * 1997-10-16 1999-11-16 Hitachi Ltd 半導体素子搭載基板
US6150724A (en) * 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
US6306680B1 (en) 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US6239482B1 (en) 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
US6242282B1 (en) 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6228682B1 (en) 1999-12-21 2001-05-08 International Business Machines Corporation Multi-cavity substrate structure for discrete devices
US6555908B1 (en) 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
US6426545B1 (en) 2000-02-10 2002-07-30 Epic Technologies, Inc. Integrated circuit structures and methods employing a low modulus high elongation photodielectric
US6396148B1 (en) 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
US6586836B1 (en) 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
JP4352294B2 (ja) * 2000-04-14 2009-10-28 住友ベークライト株式会社 半導体装置の製造方法
US6734534B1 (en) 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6586822B1 (en) 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6489185B1 (en) 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US6713859B1 (en) 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
US6617682B1 (en) 2000-09-28 2003-09-09 Intel Corporation Structure for reducing die corner and edge stresses in microelectronic packages
US6709898B1 (en) 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US6423570B1 (en) 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6703400B2 (en) 2001-02-23 2004-03-09 Schering Corporation Methods for treating multidrug resistance
US6706553B2 (en) 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US6888240B2 (en) 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US6586276B2 (en) 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
JP3477486B2 (ja) * 2001-09-13 2003-12-10 松下電器産業株式会社 電子部品の実装体の製造方法
US6580611B1 (en) 2001-12-21 2003-06-17 Intel Corporation Dual-sided heat removal system
US6841413B2 (en) 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
JP3829736B2 (ja) * 2002-02-28 2006-10-04 凸版印刷株式会社 チップサイズパッケージの製造方法
SE0203108D0 (en) * 2002-10-22 2002-10-22 Siemens Elema Ab Multi-Electrode Catheter
JP2005129899A (ja) * 2003-08-28 2005-05-19 Kyocera Corp 配線基板および半導体装置
US7177504B2 (en) * 2004-09-30 2007-02-13 Intel Corporation Manufacturable connectorization process for optical chip-to-chip interconnects
US7442581B2 (en) 2004-12-10 2008-10-28 Freescale Semiconductor, Inc. Flexible carrier and release method for high volume electronic package fabrication
US7109055B2 (en) 2005-01-20 2006-09-19 Freescale Semiconductor, Inc. Methods and apparatus having wafer level chip scale package for sensing elements
JP2006203079A (ja) * 2005-01-21 2006-08-03 Sharp Corp 半導体装置および半導体装置の製造方法
US7160755B2 (en) 2005-04-18 2007-01-09 Freescale Semiconductor, Inc. Method of forming a substrateless semiconductor package
US7425464B2 (en) 2006-03-10 2008-09-16 Freescale Semiconductor, Inc. Semiconductor device packaging
US7723164B2 (en) 2006-09-01 2010-05-25 Intel Corporation Dual heat spreader panel assembly method for bumpless die-attach packages, packages containing same, and systems containing same
US7659143B2 (en) 2006-09-29 2010-02-09 Intel Corporation Dual-chip integrated heat spreader assembly, packages containing same, and systems containing same
US7476563B2 (en) 2006-11-17 2009-01-13 Freescale Semiconductor, Inc. Method of packaging a device using a dielectric layer
US7588951B2 (en) 2006-11-17 2009-09-15 Freescale Semiconductor, Inc. Method of packaging a semiconductor device and a prefabricated connector
US7632715B2 (en) 2007-01-05 2009-12-15 Freescale Semiconductor, Inc. Method of packaging semiconductor devices
US7648858B2 (en) 2007-06-19 2010-01-19 Freescale Semiconductor, Inc. Methods and apparatus for EMI shielding in multi-chip modules
US7619901B2 (en) 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
US7595226B2 (en) 2007-08-29 2009-09-29 Freescale Semiconductor, Inc. Method of packaging an integrated circuit die
US7651889B2 (en) 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US20090072382A1 (en) 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
US20090079064A1 (en) 2007-09-25 2009-03-26 Jiamiao Tang Methods of forming a thin tim coreless high density bump-less package and structures formed thereby
US7851905B2 (en) 2007-09-26 2010-12-14 Intel Corporation Microelectronic package and method of cooling an interconnect feature in same
US8035216B2 (en) 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package

Also Published As

Publication number Publication date
TW201005895A (en) 2010-02-01
KR101297536B1 (ko) 2013-08-16
JP5656647B2 (ja) 2015-01-21
KR20100103712A (ko) 2010-09-27
US20090212416A1 (en) 2009-08-27
WO2009105367A2 (en) 2009-08-27
JP2011513949A (ja) 2011-04-28
WO2009105367A3 (en) 2009-10-29
TWI411071B (zh) 2013-10-01
CN101952959A (zh) 2011-01-19
US8035216B2 (en) 2011-10-11

Similar Documents

Publication Publication Date Title
CN101952959B (zh) 集成电路封装及其制造方法
CN103597593B (zh) 包括具有垂直集成相控阵天线和低频功率传递衬底的穿硅过孔管芯的芯片封装
CN102106194B (zh) 具有凹嵌的器件的陶瓷封装衬底
TWI497828B (zh) 具有環形腔及／或偏置腔中之積體式孔徑耦合微帶天線的射頻積體電路封裝
US7265451B2 (en) Semiconductor and method for producing a semiconductor
CN104124211A (zh) 具有波导转换元件的集成电路模块
KR20030035980A (ko) 반도체 집적 회로 및 스탠더드 셀 배치 설계 방법
US6586828B2 (en) Integrated circuit bus grid having wires with pre-selected variable widths
CN100550369C (zh) 具有用以实现全栅格插座的空隙的阵列电容器
US8084856B2 (en) Thermal spacer for stacked die package thermal management
US7586756B2 (en) Split thin film capacitor for multiple voltages
CN102347282A (zh) 包括无源组件电容器的半导体器件及制造方法
KR20140051785A (ko) 콤팩트한 슬롯 안테나
US7649386B2 (en) Field programmable gate array utilizing dedicated memory stacks in a vertical layer format
US9721890B2 (en) System-on-chip, electronic apparatus including the same, and method of designing the same
JP2006323803A (ja) Ｓｄ／ｍｍｃカード
US20100155931A1 (en) Embedded Through Silicon Stack 3-D Die In A Package Substrate
US10446898B2 (en) On-chip coplanar waveguide having a shielding layer comprising a capacitor formed by sets of interdigitated fingers
US20090001541A1 (en) Method and apparatus for stackable modular integrated circuits
CN102598262A (zh) 半导体装置和噪声抑制方法
CN100578785C (zh) 具有多接头式电容器的集成电路
US11652283B2 (en) Integrated antenna using through silicon vias
US20150181708A1 (en) Semiconductor package module
CN101212858B (zh) 线路基板
KR20040057895A (ko) 전자소자와 다층 신호라우팅 디바이스 사이에서전기신호들을 전기적으로 연결하는 기술

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant