CN103597593B - 包括具有垂直集成相控阵天线和低频功率传递衬底的穿硅过孔管芯的芯片封装 - Google Patents

包括具有垂直集成相控阵天线和低频功率传递衬底的穿硅过孔管芯的芯片封装 Download PDF

Info

Publication number
CN103597593B
CN103597593B CN201280026416.XA CN201280026416A CN103597593B CN 103597593 B CN103597593 B CN 103597593B CN 201280026416 A CN201280026416 A CN 201280026416A CN 103597593 B CN103597593 B CN 103597593B
Authority
CN
China
Prior art keywords
tsv
substrate
rfic
paa
tsv rfic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280026416.XA
Other languages
English (en)
Other versions
CN103597593A (zh
Inventor
T·卡姆嘎因
V·R·拉奥
Y·帕拉斯卡斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103597593A publication Critical patent/CN103597593A/zh
Application granted granted Critical
Publication of CN103597593B publication Critical patent/CN103597593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/30—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y10T29/49018—Antenna or wave energy "plumbing" making with other electrical component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

一种装置，包括具有穿硅过孔和射频集成电路性能的管芯，并且其与相控阵天线衬底垂直集成。穿硅过孔和射频集成电路耦合到布置在相控阵天线衬底上的多个天线元件，其中多个天线元件中的每一个都通过多个穿硅过孔耦合到所述穿硅过孔和射频集成电路。一种将穿硅过孔和射频集成电路组装到相控阵天线衬底的工艺，包括测试所述装置。

Description

包括具有垂直集成相控阵天线和低频功率传递衬底的 穿硅过孔管芯的芯片封装
技术领域
公开的实施例涉及封装射频集成电路及形成它们的方法。
发明内容
根据本发明的一个方面，提供了一种垂直集成装置。该装置包括：包括穿硅过孔和射频集成电路的管芯(TSV RFIC)；相控阵天线(PAA)衬底，其与所述TSV RFIC垂直集成，其中，所述PAA衬底包括多个天线元件，每一个所述天线元件都通过多个TSV而耦合到所述TSV RFIC；第一级互连衬底，所述TSV RFIC安装在所述第一级互连衬底上，其中，所述TSVRFIC包括有源表面和背侧表面；多个电凸块，所述多个电凸块布置在所述有源表面与所述第一级互连衬底之间，其中，所述第一级互连衬底是次级封装衬底；以及多个背侧凸块，所述多个背侧凸块布置在所述背侧表面与所述PAA衬底之间。
根据本发明的另一个方面，提供了另一种垂直集成装置。该装置包括：包括穿硅过孔和射频集成电路的管芯(TSV RFIC)；相控阵天线(PAA)衬底，其与所述TSV RFIC垂直集成，其中，所述PAA衬底包括多个天线元件，每一个所述天线元件都通过多个TSV而耦合到所述TSV RFIC；穿硅过孔数字处理器管芯(TSV DP)，该穿硅过孔数字处理器管芯(TSV DP)通过所述TSV RFIC中的至少一个TSV和所述TSV DP中的至少一个TSV而耦合到所述TSV RFIC，并且其中，所述TSV DP与所述TSV RFIC在所述PAA衬底之下垂直集成；第一级互连衬底，所述TSV DP安装在所述第一级互连衬底上，其中，所述PAA衬底包括嵌入式接地面，该嵌入式接地面耦合到所述多个天线元件并且还耦合到所述TSV RFIC；以及至少一个虚设凸块，所述至少一个虚设凸块布置在所述PAA衬底与其上安装了所述TSV RFIC的所述衬底之间。
根据本发明的另一个方面，提供了一种形成垂直集成装置的工艺。该工艺包括：将穿硅过孔射频集成电路管芯(TSV RFIC)组装到相控阵天线(PAA)衬底，其中，所述PAA衬底包括多个天线元件，并且其中，组装包括将每一个天线元件耦合到所述TSV RFIC中的TSV；将所述TSV RFIC安装在第一级互连衬底上，其中，所述TSV RFIC包括有源表面和背侧表面；将多个电凸块布置在所述有源表面与所述第一级互连衬底之间，其中，所述第一级互连衬底是次级封装衬底；以及将多个背侧凸块布置在所述背侧表面与所述PAA衬底之间。
根据本发明的另一个方面，提供了一种计算机系统。该系统包括：包括穿硅过孔和射频集成电路的管芯(TSV RFIC)；相控阵天线(PAA)衬底，其与所述TSV RFIC垂直集成，其中，所述PAA衬底包括多个天线元件，每一个所述天线元件都通过多个TSV而耦合到所述TSV RFIC；第一级互连衬底，所述TSV RFIC安装在所述第一级互连衬底上，其中，所述TSVRFIC包括有源表面和背侧表面；多个电凸块，所述多个电凸块布置在所述有源表面与所述第一级互连衬底之间，其中，所述第一级互连衬底是次级封装衬底；多个背侧凸块，所述多个背侧凸块布置在所述背侧表面与所述PAA衬底之间；以及基础衬底，其支撑所述第一级互连衬底。
附图说明
为了理解获得实施例的方式，将参考附图来呈现以上简要说明的多个实施例的更具体的说明。这些附图示出了实施例，它们不一定是按照比例绘制的，在范围上不应认为构成限制。将通过使用附图、借助额外的特征和细节来说明并解释一些实施例，在附图中：
图1是根据示例性实施例的垂直集成相控阵天线射频集成电路芯片装置的顶视图；
图2是根据实施例的安装在次级(secondary)低成本封装上的相控阵天线射频集成电路芯片装置的透视图；
图3是根据实施例的安装在图2所示的次级低成本封装上并且沿剖面线2－2获得的相控阵天线射频集成电路芯片装置的截面图；
图4是根据实施例的安装在图3所示的次级低成本封装上的相控阵天线射频集成电路芯片装置的详细截面图；
图5a是根据示例性实施例的安装在次级低成本封装上的垂直集成相控阵天线射频集成电路芯片装置的截面图；
图5b是根据示例性实施例的安装在次级低成本封装上的垂直集成相控阵天线射频集成电路芯片装置的截面图；
图6是根据示例性实施例的顶部低损耗相控阵天线封装衬底的详细截面图；
图7是根据示例性实施例的安装在次级低成本封装上的垂直集成相控阵天线射频集成电路芯片装置的截面图；
图8是根据示例性实施例的安装在次级低成本封装上的垂直集成相控阵天线射频集成电路芯片装置的截面图；
图9是根据示例性实施例的安装在次级低成本封装上的垂直集成相控阵天线射频集成电路芯片装置的截面图；
图10是根据示例性实施例的安装在次级低成本封装上的包括穿硅过孔RFIC芯片和TVS处理器芯片的垂直集成相控阵天线射频集成电路芯片装置的截面图；
图11是根据示例性实施例的安装在具有嵌入式无源器件的次级低成本封装上的包括穿硅过孔RFIC芯片的相控阵天线射频集成电路芯片装置的分解线框透视图；
图12是根据示例性实施例的工艺和方法流程图；以及
图13是根据实施例的计算机系统的示意图。
具体实施方式
公开了将穿硅过孔射频集成电路(TSV RFIC)管芯组装到相控阵天线衬底的工艺。
现在将参考附图，其中，可以为相似的结构提供相似的后缀附图标记。为了更清楚地示出多个实施例的结构，包括在本文中的附图是集成电路结构的图解表示。因此，例如在显微照片中的制备的集成电路结构的实际外观可以显得不同，但仍包含所示实施例的所要求保护的结构。此外，附图可以仅显示对理解所示实施例有用的结构。可以不包括本领域中已知的额外结构，以保持附图清楚。
图1是根据示例性实施例的相控阵天线射频集成电路芯片装置100的顶视图。以平面天线元件111、112、113、114、115、116、117、118、119、120、121、123、124、125和126的4X4阵列的简化形式示出了相控阵天线(PAA)衬底110。以4－4－4－4的行配置PAA元件。在这个实施例中，8个PAA元件是接收机元件，8个PAA元件是发送机元件。在一个实施例中，PAA元件的数量在4到64的范围中。在一个实施例中，PAA元件的数量是6X6阵列中的36个，其中，18个PAA元件是接收机元件，18个PAA元件是发送机元件。在一实施例中，PAA元件的数量是8X8阵列中的64个，其中，32个PAA元件是接收机元件，32个PAA元件是发送机元件。在一个实施例中，将64个元件分为许多阵列。例如，配置四个4X4阵列，其每一个中，两个天线元件被配置为用于接收，两个被配置为用于发送。在一实施例中，将32个元件的相控阵天线分为许多阵列。例如，配置两个4X4阵列，其每一个中，两个天线元件被配置为用于接收，两个被配置为用于发送。
在PAA衬底110之下以假想线示出了穿硅过孔(TSV)管芯128，TSV管芯128是与PAA衬底110垂直集成(Z方向)的。在一个实施例中，TSV管芯128包括半导体材料的有源和无源电路。例如，TSV管芯128是由IntelCorporation of Santa Clara,California制造的处理器的一部分。在一实施例中，TSV管芯128包含诸如双处理器微电子器件的片上系统(SoC)128。在一实施例中，TSV管芯128包括数字处理器和射频集成电路(DP-RFIC)混合器件128。在一实施例中，TSV管芯128包括SoC 128，其包括DP和图形(DP-GIC)混合结构(hybrid)。
在一实施例中，TSV管芯128是射频集成电路(RFIC)TSV管芯128。可以见到，TSV RFIC管芯128具有小于PAA衬底110的覆盖区(footprint)，并且PAA衬底110对称地布置在TSV RFIC管芯128上。如所示的，在PAA衬底110与TSV RFIC管芯128之间可以见到四边对称。“四边对称”可以理解为在装置100的X-Y中心开始，遇到的PAA元件可以由当沿着所取的相同的线反向移动时遇到的类似PAA元件来平衡。尽管以四边对称方式示出了平面天线元件，但可以以诸如径向对称的其它结构配置它们。还可以在诸如3－5－5－3的行中配置平面天线元件，它是并非理想的几何方形的16元件阵列，尽管16是理想的数字方形。也可以在诸如4－6－6－6－6－4的行中配置平面天线元件，它是并非理想的方形的32元件阵列。
借助能够直接在PAA衬底110之下布置TSV RFIC管芯128，对于在其间实现更一致的阻抗、信号衰减和相位延迟是有用的。一致的阻抗可以表示装置100可以操作，以使得当在给定应用中比较PAA衬底上的任意两个天线元件的操作时，不会观察到线路阻抗的显著差别。另外借助能够直接在PAA衬底110之下布置TSV RFIC管芯128，获得了有用的更小的装置，这有助于封装小型化。
图2是根据实施例的安装在次级低成本封装230(也称为板230)上的相控阵天线射频集成电路芯片装置200的透视图。在一实施例中，板230是直接芯片贴装(DCA)板230。在使用次级低成本封装230时，RF/mm波信号的去除允许板230上的低频信号更宽的间距。这使得可以将诸如可控塌陷芯片连接(C4)凸块的管芯第一级互连直接贴装到板230。
以局部线框示出了装置200，以便举例说明布置在PAA衬底210之下(Z方向)的TSV RFIC管芯228的定位。在PAA衬底210上布置了平面天线的4X 4PAA结构，以附图标记211指示了其中的一个。
以16个穿硅过孔示出了TSV RFIC管芯228，将其分为四个一组，其中的四个以附图标记232表示。16个TSV 232中的每一个都耦合到相应的平面天线元件，例如平面天线元件211。图2中没有示出的额外的TSV可以用于向16个信号TSV 232提供适当的电接地参考。TSV RFIC管芯228是通过多个电凸块234安装到直接芯片贴装(DCA)板230的倒装芯片，以附图标记234指示电凸块中的一个。电凸块234是第一级互连凸块，例如C4凸块，其贴装在管芯的有源侧。如所示的，将电凸块配置为12X12阵列，但在需要的情况下也可以使用其他凸块数。在PAA衬底210与次级低成本封装230之间配置了额外的虚设凸块，以附图标记236指示其中的一个。虚设凸块236桥接在PAA衬底210与次级低成本封装230之间的间隙，并为装置200和次级低成本封装230增加机械和热应力稳定性。在一实施例中，通过虚设凸块236至少为PAA衬底210和TSV RFIC 228实现电接地性能。
图3是根据实施例的安装在图2所示的直接芯片贴装板230上的并且沿剖面线3－3获得的相控阵天线射频集成电路芯片装置300的截面图。装置300包括PAA衬底210和TSV RFIC 228。另外，次级低成本封装230借助背侧电凸块238耦合到PAA衬底210。在TSV RFIC 228中可以见到多个TSV，以附图标记232指示其中的两个。在图3中可以见到其他结构。在TSV RFIC 228是有源RF器件，具有通过TSV发送到相控阵天线的RF和毫米波信号的情况下，从PAA衬底210分离出低频功能，并包含在次级低成本封装230中。这个垂直集成系统减小了信号拥塞并有利于受到PAA衬底210的尺寸的限制的小形状因数。在一实施例中，PAA衬底210工作在60GHz范围中，而次级低成本封装230工作在更低频率。
在一实施例中，将包括平面天线元件211、212、213和214的60GHz或者毫米波相控阵列或毫米波组装到毫米波(mm波)TSV RFIC 228，其在无线链路上需要Gb/s数据率。在一实施例中，无线链路用于来自未压缩高清(HD)视频的无线传输的无线显示。
图4是根据实施例的安装在图3所示的直接芯片贴装板上的相控阵天线射频集成电路芯片装置的截面图细节。装置400包括PAA衬底210和TSVRFIC 228。装置400安装在次级低成本封装230上。
以两个平面天线元件212和213的存在示出了PAA衬底210，平面天线元件212和213通过阵列掩模240露出。在一实施例中，将金属层242布置在PAA衬底210中，用以增强天线带宽。通过至少一个迹线来实现在TSV RFIC 228与天线元件之间的电接触，所述迹线通过背侧凸块238耦合到TSV 232。天线元件212与213通过PAA衬底210的电耦合由感应或直接耦合来实现。在一实施例中，PAA衬底210包括第一介电层252和第二介电层254。在一实施例中，第一介电层252具有低于第二介电层254的介电常数。
TSV RFIC 228包括有源器件层250，其呈现有源表面227。以顶部接合焊盘251来指示金属化。有源表面227与管芯背侧表面229相反。金属化层251也可以称为硅后端251。在一实施例中，取决于对TSV RFIC 228的给定需要，金属化层251具有几个金属化层，例如金属-1(M1)到M12。在任何情况下TSV 232都源自金属化层251中，并穿透TSV RFIC 228到达背侧表面229，以便允许TSV RFIC 228与PAA衬底210的天线元件通信。TSV 232实现到背侧凸块238的电接触，并因此耦合到天线元件212和213。
次级低成本封装230借助电凸块234耦合到TSV RFIC 228，并借助虚设凸块236(参见图3)耦合到PAA衬底210。在一实施例中，次级低成本封装230是第一级芯片贴装衬底，提供连接盘(land)表面231作为第二级芯片贴装表面。在一实施例中，连接盘表面231是连接盘网格阵列表面231。在一实施例中，连接盘表面231是针栅阵列表面231。
图5a是根据示例性实施例的安装在直接芯片贴装板上的相控阵天线射频集成电路芯片装置500的截面图。装置500包括PAA衬底510和TSV RFIC528。TSV RFIC 528包括有源表面527和背侧表面529及有源器件层550。另外，次级低成本封装530借助背侧电凸块538耦合到TSV RFIC 528，并借助虚设凸块536耦合到PAA衬底510。在TSV RFIC 528中可以见到多个TSV，以附图标记532指示其中的两个。
在图5中可以见到其他结构。以四个平面天线元件511、512、513和514的存在示出了PAA衬底510，平面天线元件511、512、513和514通过阵列掩模540露出。在一实施例中，在PAA衬底510中布置具有孔的金属层542，作为接地面，以增强天线带宽。接地面542通过PAA衬底510中的接地过孔543耦合到虚设凸块536。
在TSV RFIC 528与天线元件之间的电接触通过至少一个迹线544来实现，迹线544通过背侧凸块538耦合到TSV 532。天线元件511、512、513和514通过PAA衬底510的电耦合由感应耦合来实现。在一实施例中，PAA衬底510包括第一介电层552和第二介电层554。在一实施例中，第一介电层552具有低于第二介电层554的介电常数。
在TSV RFIC 528是有源RF器件，具有发送到相控阵天线元件的TSV信号的情况下，从PAA衬底510分离出低频功能，并包含在次级低成本封装530中。这个集成系统减小了信号拥塞并有利于受到PAA衬底510的尺寸的限制的小形状因数。在一实施例中，PAA衬底510工作在60GHz范围中，而次级低成本封装530工作在更低频率。
在一实施例中，将包括平面天线元件511、512、513和514的60GHz或者毫米波相控阵列组装到mm波TSV RFIC 528，其在无线链路上需要Gb/s数据率。在一实施例中，无线链路用于来自未压缩HD视频的无线传输的无线显示。在操作期间，将TSV RFIC 528内产生的所有RF信号通过几个TSV 532引导到PAA衬底510中，以使得相控阵天线元件可以发出范围在0到30米中的有用信号，例如根据一实施例，范围从1厘米到20米。
图5b是根据示例性实施例的安装在直接芯片贴装板上的相控阵天线射频集成电路芯片装置501的截面图。装置501包括PAA衬底510和TSV RFIC528。将TSV RFIC 528配置成与图5a所示的相反，以使得管芯528的结构由倒装管芯528构成，以便PAA 510通过C4凸块534与芯片528通信，同时低频板530通过TSV 532接收其信号。TSV RFIC 528包括有源表面527和背侧表面529及有源器件层550。另外，次级低成本封装530借助背侧电凸块538耦合到TSV RFIC 528，并借助虚设凸块536耦合到PAA衬底510。在TSV RFIC 528中可以见到多个TSV，以附图标记532指示其中的两个。
在图5b中可以见到其他结构。以四个平面天线元件511、512、513和514的存在示出了PAA衬底510，平面天线元件511、512、513和514通过阵列掩模540露出。在一实施例中，在PAA衬底510中布置具有孔的金属层542，作为接地面，以增强天线带宽。接地面542通过PAA衬底510中的接地过孔543耦合到虚设凸块536。
在TSV RFIC 528与天线元件之间的电接触通过至少一个迹线544来实现，迹线544耦合到有源表面C4凸块534。天线元件511、512、513和514通过PAA衬底510的电耦合由感应耦合来实现。在一实施例中，PAA衬底510包括第一介电层552和第二介电层554。在一实施例中，第一介电层552具有低于第二介电层554的介电常数。
在TSV RFIC 528是有源RF器件，具有发送到相控阵天线元件的TSV信号的情况下，从PAA衬底510分离出低频功能，并包含在次级低成本封装530中。这个集成系统减小了信号拥塞并有利于受到PAA衬底510的尺寸的限制的小形状因数。在一实施例中，PAA衬底510工作在60GHz范围中，而次级低成本封装530工作在更低频率。
在一实施例中，将包括平面天线元件511、512、513和514的60GHz或者毫米波相控阵列组装到mm波TSV RFIC 528，其在无线链路上需要Gb/s数据率。在一实施例中，无线链路用于来自未压缩HD视频的无线传输的无线显示。在操作期间，将TSV RFIC 528内产生的所有RF信号通过几个TSV 532引导到PAA衬底510中，以使得相控阵天线元件可以发出范围在0到30米中的有用信号，例如根据一实施例，范围从1厘米到20米。
图6是根据示例性实施例的顶部低损耗相控阵天线600的详细截面图。天线600是PAA衬底610的一部分。以一个平面天线元件611的存在示出了PAA衬底610，平面天线元件611通过约20微米(μm)厚的阵列掩模640露出。在一实施例中，将金属层642布置在PAA衬底610中，以增强天线带宽。在TSV RFIC与天线元件611之间的电接触通过至少一个迹线644来实现，迹线644通过背侧凸块耦合到TSV，背侧凸块布置在TSV RFIC与PAA衬底610之间。迹线644受阻焊剂641的保护，其可以具有约20μm的厚度。天线元件611通过PAA衬底610的电耦合由感应耦合来实现，在此情况下，发射器迹线645通过诸如玻璃材料之类的高k电介质652和也可以是玻璃材料的低k介电层654将EM波发射到天线元件611上。在一实施例中，第一介电层652具有约5.5的Er，约0.001的损耗角正切(tan_delta)，及约100微米(μm)的厚度，低k介电层654具有从约2.0到2.5的Er，约0.001的损耗角正切，及从约250μm到约400μm的厚度。
图7是根据示例性实施例的安装在直接芯片贴装板730上的相控阵天线射频集成电路芯片装置700的截面图。装置700使用向PAA天线元件馈送(feed)的孔。信号借助耦合到PAA天线元件的感应耦合而通过TSV 732并通过PAA衬底710传播。装置700包括PAA衬底710和TSV RFIC 728。TSV RFIC 728包括有源表面727和背侧表面729及有源器件层750。另外，次级低成本封装730借助背侧电凸块738耦合到TSV RFIC 728，并借助虚设凸块736耦合到PAA衬底710。在TSV RFIC 728中可以见到多个TSV，以附图标记732指示其中的两个。
以四个平面天线元件711、712、713和714的存在示出了PAA衬底710，平面天线元件711、712、713和714通过阵列掩模740露出。平面天线元件的数量可以是本公开内容中阐述的任何值和任何配置。在一实施例中，在PAA衬底710中布置具有孔的金属层742，作为接地面，以增强天线带宽。接地面742通过PAA衬底710中的接地过孔743耦合到虚设凸块736。
在TSV RFIC 728与天线元件之间的电接触通过至少一个迹线744来实现，迹线744通过背侧凸块738耦合到TSV 732。天线元件711、712、713和714通过PAA衬底710的电耦合由感应耦合的孔馈送来实现。在一实施例中，PAA衬底710包括第一介电层752和第二介电层754。在一实施例中，第一介电层752是玻璃，并具有低于也可以是玻璃的第二介电层754的介电常数。
在TSV RFIC 728是有源RF器件，具有发送到相控阵天线元件的TSV信号的情况下，从PAA衬底710分离出低频功能，并包含在次级低成本封装730中。这个集成系统减小了信号拥塞并有利于受到PAA衬底710的尺寸的限制的小形状因数。在一实施例中，PAA衬底710工作在60GHz范围中，而次级低成本封装730工作在更低频率。
在一实施例中，将包括平面天线元件711、712、713和714的60GHz或者毫米波相控阵列组装到mm波TSV RFIC 728，其在无线链路上需要Gb/s数据率。在一实施例中，无线链路用于来自未压缩HD视频的无线传输的无线显示。在操作期间，将TSV RFIC 728内产生的所有RF信号通过几个TSV 738引导到PAA衬底710中，以使得相控阵天线元件可以发出范围在0到30米中的有用信号，例如根据一实施例，范围从1厘米到20米。
图8是根据示例性实施例的安装在直接芯片贴装板830上的相控阵天线射频集成电路芯片装置800的截面图。装置800使用向PAA天线元件馈送的导电过孔。信号传播通过TSV 732并借助导电过孔843通过PAA衬底810到达PAA天线元件811、812、813和814。装置800包括PAA衬底810和TSV RFIC 828。TSV RFIC 828包括有源表面827和背侧表面829及有源器件层850。另外，次级低成本封装830借助背侧电凸块838耦合到TSVRFIC 828，并借助虚设凸块836耦合到PAA衬底810。在TSV RFIC 828中可以见到多个TSV，以附图标记832指示其中的两个。
以四个平面天线元件811、812、813和814的存在示出了PAA衬底810，平面天线元件811、812、813和814通过阵列掩模840露出。平面天线元件的数量可以是本公开内容中阐述的任何值和任何配置。接地面844耦合到虚设凸块836。
在TSV RFIC 828与天线元件之间的电接触通过背侧凸块838来完成，背侧凸块838与导电过孔843接触或相耦合。在一实施例中，PAA衬底810包括是玻璃的介电层854。
在TSV RFIC 828是有源RF器件，具有发送到相控阵天线元件的TSV信号的情况下，从PAA衬底810分离出低频功能，并包含在次级低成本封装830中。这个集成系统减小了信号拥塞并有利于受到PAA衬底810的尺寸的限制的小形状因数。在一实施例中，PAA衬底810工作在60GHz范围中，而次级低成本封装830工作在更低频率。
在一实施例中，将包括平面天线元件811、812、813和814的60GHz或者毫米波相控阵列组装到mm波TSV RFIC 828，其在无线链路上需要Gb/s数据率。在一实施例中，无线链路用于来自未压缩HD视频的无线传输的无线显示。在操作期间，将TSV RFIC 828内产生的所有RF信号通过几个TSV 832引导到PAA衬底810中，以使得相控阵天线元件可以发出范围在0到30米中的有用信号，例如根据一实施例，范围从1厘米到20米。
图9是根据示例性实施例的安装在直接芯片贴装板上的相控阵天线射频集成电路芯片装置900的截面图。装置900使用向PAA天线元件馈送的导电过孔943，TSV RFIC 928嵌入在无焊内建层(BBUL)结构990中。信号传播通过TSV 932并借助导电过孔943通过PAA衬底910到达PAA天线元件911、912、913和914。导电过孔943接触TSV 932的位置可以称为管芯背侧接触过孔943。
在一实施例中，信号是孔馈送的，例如针对PAA衬底510和710所示的，但PAA衬底或者组装到BBUL结构990，或者与BBUL结构990集成在一起。在一示例性实施例中，单独制造BBUL结构990，并稍后组装到PAA衬底910。在一个示例性实施例中，以与PAA衬底910相同的工艺制造BBUL结构990。
装置900包括PAA衬底910和TSV RFIC 928，TSV RFIC 928嵌入并集成到BBUL结构990。另外，次级低成本封装930借助BBUL管芯侧过孔938耦合到TSV RFIC 928。在TSV RFIC 928中可以见到多个TSV，以附图标记932指示其中的四个。
以四个平面天线元件911、912、913和914的存在示出了PAA衬底910，平面天线元件911、912、913和914通过阵列掩模940露出。平面天线元件的数量可以是本公开内容中阐述的任何值和任何配置。接地面942可以耦合到PAA衬底910和TSV RFIC 928，以及次级低成本封装930。在TSVRFIC 928与天线元件之间的电接触通过BBUL管芯侧过孔938来完成，BBUL管芯侧过孔938与背侧导电过孔943接触或耦合。在一实施例中，PAA衬底910包括是玻璃的介电层954。
在TSV RFIC 928是有源RF器件，具有发送到相控阵天线元件的TSV信号的情况下，从PAA衬底910分离出低频功能，并包含在次级低成本封装930中。这个集成系统减小了信号拥塞并有利于受到PAA衬底910的尺寸的限制的小形状因数。在一实施例中，PAA衬底910工作在60GHz范围中，而次级低成本封装930工作在更低频率。
在一实施例中，将包括平面天线元件911、912、913和914的60GHz或者毫米波相控阵列组装到mm波TSV RFIC 928，其在无线链路上需要Gb/s数据率。在一实施例中，无线链路用于来自未压缩HD视频的无线传输的无线显示。在操作期间，将TSV RFIC 928内产生的所有RF信号通过几个TSV 938引导到PAA衬底910中，以使得相控阵天线元件可以发出范围在0到30米中的有用信号，例如根据一实施例，范围从1厘米到20米。
图10是根据示例性实施例的安装在直接芯片贴装板1030上的包括穿硅过孔RFIC芯片1028和TVS数字处理器芯片1092的垂直集成相控阵天线射频集成电路芯片装置1000的截面图。装置1000包括PAA衬底1010、TSV RFIC 1028和TSV数字处理器(TSV DP)1092。如所示的，TSV DP 1092具有与TSV RFIC 1028不同的形状因数(在X方向上所示的)。这个实施例示出了当结合与相控阵天线衬底的垂直集成可以使用垂直集成管芯的给定应用时，两个TSV管芯1028和1092可以具有不同的形状因数。在一实施例中，会理解，形状因数的差别使得TSV RFIC 1028大于TSV DP 1092。在一实施例中，会理解，两个管芯的形状因数基本上相同。
在一实施例中，在TSV RFIC 1028可以承受大多数(大于50％)或较多(小于50％，但是最大量)的RF信号处理的负担的情况下，TSV DP 1092可以是诸如由Intel Corporation of Santa Clara,California制造的处理器。在一实施例中，TSV DP 1092具有诸如双核处理器的双处理器功能。在一实施例中，TSV DP 1092具有诸如数字区和图形区处理器的双处理器相异功能，例如由Intel Corporation制造的类型码名为“Sandy Bridge”的处理器。
次级低成本封装1030借助电凸块1024耦合到TSV DP 1092，并借助虚设凸块1036耦合到PAA衬底1010。在TSV RFIC 1028中可以见到多个TSV，以附图标记1032指示了其中的一个。类似地，在TSV DC 1092中可以见到多个TSV，以附图标记1094指示了其中的一个，两个管芯1028和1092借助电凸块1033耦合在各自的TSV。
在一实施例中，在PAA衬底1010中布置具有孔的金属层1042，作为接地面，以增强天线带宽。接地面1042通过PAA衬底1010中的接地过孔1043耦合到虚设凸块1036。在一实施例中，装置1000可以使用导电过孔馈送，例如图8和9中所示的。
以四个平面天线元件1011、1012、1013和1014的存在示出了PAA衬底1010，平面天线元件1011、1012、1013和1014通过阵列掩模1040露出。平面天线元件的数量可以是本公开内容中阐述的任何值和任何配置。在TSV RFIC 1028与天线元件之间的电接触通过背侧凸块1038来实现。在一实施例中，PAA衬底1010包括第一介电层1052和第二介电层1054。在一实施例中，第一介电层1052具有低于第二介电层1054的介电常数。
在TSV RFIC 1028是有源RF器件，具有发送到相控阵天线元件PAA衬底1010的TSV信号的情况下，从PAA衬底1010分离出低频功能，并包含在次级低成本封装1030中。这个集成系统减小了信号拥塞并有利于两个管芯1028和1092在PAA下的垂直集成以及受到PAA衬底1030的尺寸的限制的小形状因数。在一实施例中，PAA衬底1010工作在60GHz/mm波范围中，而次级低成本封装1030工作在更低频率。
在一实施例中，将包括平面天线元件1011、1012、1013和1014的60GHz或者毫米波相控阵列组装到mm波TSV RFIC 1028，其在无线链路上需要Gb/s数据率。在一实施例中，无线链路用于来自未压缩HD视频的无线传输的无线显示。在操作期间，将TSV RFIC 1028内产生的所有RF信号通过几个TSV 1032引导到PAA衬底1010中，以使得相控阵天线元件可以发出范围在0到30米中的有用信号，例如根据一实施例，范围从1厘米到20米。
现在可以意识到，包括TSV RFIC和TSV DC的垂直集成管芯可以组装到BBUL结构成为整体，后者又可以组装到或集成到PAA衬底。此外，包括BBUL集成的TSV RFIC和TSV DC的装置可以组装到次级低成本封装。
图11是根据示例性实施例的安装在具有嵌入式无源器件1194的直接芯片贴装板1130上的包括穿硅过孔RFIC芯片1128的相控阵天线射频集成电路芯片装置1100的分解线框透视图。如所示的，装置1100被配置为具有TSV RFIC 1128和PAA衬底1110。以3-5-5-3(X方向上)结构中的16个天线元件1111到1126示出PAA衬底1110。
将TSV RFIC 1128布置在次级低成本封装1130上，将无源器件1194(在这个图示中是折叠式电感器1194)嵌入到次级低成本封装1130中。在一实施例中，装置包括PAA衬底1110、TSV RFIC 1128以及TSV DP 1192。在一实施例中，仅存在PAA衬底1110和TSV RFIC 1128。以简化形式示出装置1100，其包括支撑TSV DP 1192的TSV DP金属化1196，和支撑TSVRFIC 1128的RFIC金属化1150。
在一实施例中，次级低成本封装1130是无核心(coreless)衬底1130，其包括至少一个嵌入其中的无源器件。根据任何公开的实施例或者根据已知的技术，在DP-RFIC 1192与次级低成本封装1130之间的电通信通过电凸块来完成。如所示的，DP-RFIC 1192(如果存在的话)是倒装芯片1192，根据任何公开的实施例或者根据已知的技术，通过使用电凸块使其与次级低成本封装1130配合。根据在本公开内容的两个署名发明人于2010年12月20日提交的PCT专利申请NO.PCT/US2010/061388(其公开内容通过参考整体并入本文中)中公开的任何技术，其他无源器件也可以嵌入到次级低成本封装中。
根据一实施例，可以将任何RF性质电容器(RF-quality capacitor)配置在TSV RFIC 1128的硅内。作为前端模块无源器件，将至少一个RF性质电容器布置在TSV RFIC 1128内，保留在TSV RFIC 1128的硅内，其中以高k介电材料来制造它，以获得在TSV RFIC 1128与次级低成本封装1130之间的有用电容以及与可以配置在次级低成本封装1130内的电感器相比的有用的小尺寸。
图12是根据示例性实施例的工艺和方法流程图1200。
在1210处，工艺包括组装穿硅过孔管芯和相控阵天线衬底的装置。在非限制性示例性实施例中，将图3中所示的TSV RFIC 228组装到PAA衬底210。
在1212处，工艺实施例包括将TSV RFIC嵌入到无焊内建层衬底中。在非限制性示例性实施例中，将图9中所示的BBUL衬底990组装到PAA衬底910。
在1214处，工艺实施例包括将穿硅过孔数字处理器组装或添加到装置。在非限制性示例性实施例中，将TSV DP 1092添加到如图10中所示的TSVRFIC 1028。
在1216处，工艺包括将TSV RFIC组装到PAA衬底，以使得电耦合借助在TSV RFIC与PAA的平面天线元件之间的孔馈送进行。在非限制性示例性实施例中，孔馈送将图5中所示的PAA衬底510耦合到TSV RFIC 528。
在1218处，工艺包括将TSV RFIC组装到PAA衬底，以使得电耦合借助在TSV RFIC与PAA的平面天线元件之间的导电过孔馈送进行。在非限制性示例性实施例中，导电过孔馈送用于图8所示的装置800上。
在1220处，方法实施例包括对装置进行测试。在非限制性示例性实施例中，在将装置组装到次级低成本封装之前，测试主要由与TSV RFIC配合的PAA衬底组成装置。例如，测试台可以具有与TSV RFIC相似的电接触覆盖区，以便可以在不贴附永久次级低成本封装的情况下进行测试。
在1230处，工艺实施例包括将装置组装到次级低成本封装。在非限制性示例性实施例中，在将装置组装到次级低成本封装后进行在1220处的测试。
在1232处，工艺实施例包括在次级低成本封装中或上制备至少一个无源器件。在非限制性示例性实施例中，将折叠式电感器1194制备到无核心次级低成本封装1130中，如图11所示。在一实施例中，在次级低成本封装与TSV RFIC之间配置凸块电感器。在一实施例中，在TSV RFIC之间以及至少部分地在次级低成本封装1130中配置堆叠过孔电感器。
在1240处，方法实施例包括将装置组装到计算机系统。在非限制性示例性实施例中，图13中所示的计算机系统具有天线元件的功能，例如结合本公开内容的任何所公开的PAA及其本领域公认的等价物。
在1250处，方法实施例包括通过TSV RFIC和PAA装置操作远程设备。在一实施例中，通过使用PAA元件1382由装置实施例来操作远程设备1384。
图13是根据实施例的计算机系统的示意图。
所示的计算机系统1300(也称为电子系统1300)可以包含装置，根据本公开内容中阐述的几个所公开的实施例及其等价物中的任意一个，所述装置包括配合到PAA衬底的TSV RFIC。将包括配合到PAA衬底的TSVRFIC组装到计算机系统。计算机系统1300可以是诸如上网本计算机的移动设备。计算机系统1300可以是诸如无线智能电话的移动设备。计算机系统1300可以是台式计算机。计算机系统1300可以是手持阅读器。计算机1300可以集成到汽车。计算机系统1300可以集成到电视机。计算机系统1300可以集成到dvd播放器。计算机系统1300可以集成到数字摄像机。
在一实施例中，电子系统1300是计算机系统，其包括系统总线1320，用以电耦合电子系统1300的各种部件。系统总线1320是单条总线或者根据多个实施例的总线的任何组合。电子系统1300包括电压源1330，其向集成电路1310供电。在一些实施例中，电压源1330通过系统总线1320向集成电路1310提供电流。
集成电路1310电耦合到系统总线1320，并包括根据一实施例的任何电路或电路组合。在一实施例中，集成电路1310包括处理器1312，其可以是任何类型的装置，包括配合到PAA衬底实施例的TSV RFIC。本文使用的处理器1312可以表示任何类型的电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器或另一种处理器。在一实施例中，处理器1312是本文公开的BBUL嵌入式TSV RFIC管芯。在一实施例中，在处理器的存储器高速缓存中存在SRAM实施例。可以包括在集成电路1310中的其它类型的电路是定制电路或专用集成电路(ASIC)，例如通信电路1314，用于诸如蜂窝电话、智能电话、寻呼机、便携式计算机、双向无线电装置、及类似的电子系统的无线设备中。在一实施例中，集成电路1310包括管芯上存储器1316，例如静态随机存取存储器(SRAM)。在一实施例中，集成电路1310包括嵌入式管芯上存储器1316，例如嵌入式动态随机存取存储器(eDRAM)。
在一实施例中，以诸如本公开内容中阐明的图形处理器或射频集成电路或二者的后续的集成电路1311来补充集成电路1310。在一实施例中，双集成电路1310包括诸如eDRAM的嵌入式管芯上存储器1317。双集成电路1311包括RFIC双处理器1313和双通信电路1315及双管芯上存储器1317，例如SRAM。在一实施例中，双通信电路1315是针对RF处理特别配置的。
在一实施例中，至少一个无源器件1380耦合到后续的集成电路1311，以使得集成电路1311与至少一个无源器件是任意装置实施例的部分，所述任意装置实施例包括配合到PAA衬底的TSV RFIC，PAA衬底包括集成电路1310和集成电路1311。
在一实施例中，电子系统1300包括诸如本公开内容中阐述的任意PAA实施例的天线元件1382。通过使用诸如本公开内容中阐述的任意PAA实施例的天线元件1382，可以由装置实施例通过无线链路来远程操作诸如电视机的远程设备1384。例如，通过TSV RFIC和PAA衬底操作的智能电话上的应用例如借助技术通过无线链路将指令播送到可达30米远的电视机。
在一实施例中，电子系统1300还包括外部存储器1340，其又可以包括适合于特定应用的一个或多个存储元件，例如RAM形式的主存储器1342、一个或多个硬盘驱动器1344，和/或管理可移动介质1346的一个或多个驱动器，例如软盘、紧致盘(CD)、数字可变盘(DVD)、闪存驱动器、及本领域已知的其它可移动介质。外部存储器1340还可以是嵌入式存储器1348，例如包括根据任意公开实施例的与PAA衬底配合的TSV RFIC的装置。
在一实施例中，电子系统1300还包括显示设备1350和音频输出1360。在一实施例中，电子系统1300包括输入设备，例如控制器1370，其可以是键盘、鼠标、触控板、辅助键盘、轨迹球、游戏控制器、话筒、语音识别设备，或者将信息输入到电子系统1300中的任何其它输入设备。在一实施例中，输入设备1370包括相机。在一实施例中，输入设备1370包括数字录音机。在一实施例中，输入设备1370包括相机和数字录音机。
基础衬底1390可以是计算系统1300的一部分。在一实施例中，基础衬底1390是母板，其支撑包括配合到PAA衬底的TSV RFIC的装置。会理解，次级低成本封装可以是计算机系统1300以及其上组装了次级低成本封装的母板的一部分。在一实施例中，基础衬底1390是支撑包括配合到PAA衬底的TSV RFIC的装置的板。在一实施例中，基础衬底1390包含至少一个围绕在虚线1390内的功能，并且是诸如无线通信器的用户外壳的衬底。
如本文所示的，可以在多个不同实施例、包括根据几个公开的实施例及其等价物中的任意一个的配合到PAA衬底的TSV RFIC的装置、电子系统、计算机系统、制造集成电路的一个或多个方法、和制造并组装包括根据本文多个实施例中阐述的及其本领域公认的等价物的几个公开的实施例中的任意一个的配合到PAA衬底的TSV RFIC的装置的一个或多个方法中实现集成电路1310。元件、材料、几何形状、尺寸和操纵顺序都可以改变以适合具体的I/O耦合要求，包括以至少一个自成形、自对准阻挡层实施例及其等价物来金属化的半导体衬底。
尽管管芯可以指代在相同语句中提及的处理器芯片、RF芯片、RFIC芯片、IPD芯片或者存储器芯片，但不应将其解释为它们是等价的结构。本公开内容通篇中对“一个实施例”或“一实施例”的提及表示结合实施例描述的具体特征、结构或特性包括在本发明的至少一个实施例中。短语“在一个实施例中”或“在一实施例中”在本公开内容通篇多处的出现不一定全都指代相同的实施例。此外，可以在一个或多个实施例中以任何适合的方式组合具体特征、结构或特性。
可以通过参照所示的X-Z坐标来理解诸如“高”和“低”、“上”和“下”之类的词语，可以通过参照X-Y坐标或非Z坐标来理解诸如“邻近的”之类的词语。
提供摘要用以遵守要求摘要的37C.F.R§1.72(b)，摘要会允许读者迅速确定技术公开内容的本质和要旨。依据摘要不用于解释或限制权利要求的范围或含义的理解而提交了摘要。
在前述的具体实施方式中，在单一实施例中将多个特征分组在一起以使得本公开内容更流畅。本公开内容的这个方法不应解释为反映了本发明所要求保护的实施例需要比在每一个权利要求中所明确表述的更多的特征。相反，如以下权利要求所反映的，本发明的主题在于比单个公开的实施例的全部特征更少的特征。因此以下权利要求在此包含在具体实施方式中，每一个权利要求独立地作为单独的优选实施例。
本领域技术人员易于理解，可以在不脱离如附加的权利要求中所表达的本发明的原理和范围的情况下，在为了解释本发明的本质而说明并示出的部件和方法层级的细节、材料和布置方面做出多个其它变化。

Claims (27)

1.一种垂直集成装置，包括：
包括穿硅过孔和射频集成电路的管芯TSV RFIC；
相控阵天线PAA衬底，其与所述TSV RFIC垂直集成，其中，所述PAA衬底包括多个天线元件，每一个所述天线元件都通过多个TSV而耦合到所述TSV RFIC；
第一级互连衬底，所述TSV RFIC安装在所述第一级互连衬底上，其中，所述TSV RFIC包括有源表面和背侧表面；
多个电凸块，所述多个电凸块布置在所述有源表面与所述第一级互连衬底之间，其中，所述第一级互连衬底是次级封装衬底；以及
多个背侧凸块，所述多个背侧凸块布置在所述背侧表面与所述PAA衬底之间。
2.根据权利要求1所述的垂直集成装置，其中，所述第一级互连衬底包括嵌入其中的与所述TSV RFIC一起运行的至少一个无源器件。
3.根据权利要求1所述的垂直集成装置，其中，所述PAA衬底中的所述多个天线元件通过所述PAA衬底中的感应耦合孔而耦合到所述TSV RFIC。
4.根据权利要求1所述的垂直集成装置，其中，所述PAA衬底中的所述多个天线元件通过所述PAA衬底中的过孔耦合而耦合到所述TSV RFIC。
5.根据权利要求1所述的垂直集成装置，其中，所述PAA衬底包括第一介电层和第二介电层，其中，所述第一介电层更靠近所述多个天线元件，所述第二介电层更靠近所述TSV RFIC，并且其中，所述第一介电层的介电常数低于所述第二介电层的介电常数。
6.根据权利要求1所述的垂直集成装置，其中，所述PAA衬底包括第一介电层和第二介电层，其中，所述第一介电层是玻璃且更靠近所述多个天线元件，所述第二介电层是玻璃且更靠近所述TSV RFIC，并且其中，所述第一介电层的介电常数低于所述第二介电层的介电常数。
7.根据权利要求1所述的垂直集成装置，其中，所述PAA衬底包括嵌入式接地面，该嵌入式接地面耦合到所述多个天线元件并且还耦合到所述TSV RFIC。
8.根据权利要求1所述的垂直集成装置，进一步包括：
至少一个虚设凸块，所述至少一个虚设凸块布置在所述PAA衬底与其上安装了所述TSV RFIC的所述衬底之间。
9.根据权利要求1所述的垂直集成装置，其中，所述TSV RFIC嵌入在耦合到所述PAA衬底的无焊内建层BBUL中。
10.根据权利要求1所述的垂直集成装置，其中，所述TSV RFIC嵌入在耦合到所述PAA衬底的无焊内建层BBUL中，并且其中，所述PAA衬底中的所述多个天线元件通过所述PAA衬底中的感应耦合孔而耦合到所述TSV RFIC。
11.根据权利要求1所述的垂直集成装置，其中，所述TSV RFIC嵌入在耦合到所述PAA衬底的无焊内建层BBUL中，并且其中，所述PAA衬底中的所述多个天线元件通过所述PAA衬底中的过孔耦合而耦合到所述TSV RFIC。
12.根据权利要求1所述的垂直集成装置，其中，所述TSV RFIC嵌入在耦合到所述PAA衬底的无焊内建层BBUL中，进一步包括第一级互连衬底，所述TSV RFIC安装在所述第一级互连衬底上，并且其中，所述第一级互连衬底包括嵌入其中的与所述TSV RFIC一起运行的至少一个无源器件。
13.根据权利要求1所述的垂直集成装置，进一步包括穿硅过孔数字处理器管芯TSV DP，该穿硅过孔数字处理器管芯TSV DP通过所述TSVRFIC中的至少一个TSV和所述TSV DP中的至少一个TSV而耦合到所述TSV RFIC，并且其中，所述TSV DP与所述TSV RFIC在所述PAA衬底之下垂直集成。
14.根据权利要求1所述的垂直集成装置，进一步包括穿硅过孔数字处理器管芯TSV DP，该穿硅过孔数字处理器管芯TSV DP通过所述TSV RFIC中的至少一个TSV和所述TSV DP中的至少一个TSV而耦合到所述TSV RFIC，并且其中，所述TSV DP与所述TSV RFIC在所述PAA衬底之下垂直集成，其中，所述PAA衬底包括嵌入式接地面，该嵌入式接地面耦合到所述多个天线元件并且还耦合到所述TSV RFIC。
15.一种垂直集成装置，包括：
包括穿硅过孔和射频集成电路的管芯TSV RFIC；
相控阵天线PAA衬底，其与所述TSV RFIC垂直集成，其中，所述PAA衬底包括多个天线元件，每一个所述天线元件都通过多个TSV而耦合到所述TSV RFIC；
穿硅过孔数字处理器管芯TSV DP，该穿硅过孔数字处理器管芯TSV DP通过所述TSV RFIC中的至少一个TSV和所述TSV DP中的至少一个TSV而耦合到所述TSV RFIC，并且其中，所述TSV DP与所述TSV RFIC在所述PAA衬底之下垂直集成；
第一级互连衬底，所述TSV DP安装在所述第一级互连衬底上，其中，所述PAA衬底包括嵌入式接地面，该嵌入式接地面耦合到所述多个天线元件并且还耦合到所述TSV RFIC；以及
至少一个虚设凸块，所述至少一个虚设凸块布置在所述PAA衬底与其上安装了所述TSV RFIC的所述衬底之间。
16.根据权利要求15所述的垂直集成装置，其中，所述第一级互连衬底包括嵌入其中的与所述TSV RFIC一起运行的至少一个无源器件。
17.一种形成垂直集成装置的工艺，包括：
将穿硅过孔射频集成电路管芯TSV RFIC组装到相控阵天线PAA衬底，其中，所述PAA衬底包括多个天线元件，并且其中，组装包括将每一个天线元件耦合到所述TSV RFIC中的TSV；
将所述TSV RFIC安装在第一级互连衬底上，其中，所述TSV RFIC包括有源表面和背侧表面；
将多个电凸块布置在所述有源表面与所述第一级互连衬底之间，其中，所述第一级互连衬底是次级封装衬底；以及
将多个背侧凸块布置在所述背侧表面与所述PAA衬底之间。
18.根据权利要求17所述的工艺，进一步包括：
测试所述装置，然后：
将所述TSV RFIC安装在所述第一级互连衬底上。
19.根据权利要求17所述的工艺，进一步包括：
在将所述TSV RFIC安装在所述第一级互连衬底上之后测试所述装置。
20.根据权利要求17所述的工艺，其中，在将所述TSV RFIC组装到所述PAA衬底之前，首先将所述TSV嵌入无焊内建层BBUL中。
21.根据权利要求17所述的工艺，进一步包括将穿硅过孔数字处理器组装到所述TSV RFIC。
22.根据权利要求17所述的工艺，进一步包括将所述装置组装到计算系统。
23.根据权利要求17所述的工艺，进一步包括通过所述装置来操作远程设备。
24.一种计算机系统，包括：
包括穿硅过孔和射频集成电路的管芯TSV RFIC；
相控阵天线PAA衬底，其与所述TSV RFIC垂直集成，其中，所述PAA衬底包括多个天线元件，每一个所述天线元件都通过多个TSV而耦合到所述TSV RFIC；
第一级互连衬底，所述TSV RFIC安装在所述第一级互连衬底上，其中，所述TSV RFIC包括有源表面和背侧表面；
多个电凸块，所述多个电凸块布置在所述有源表面与所述第一级互连衬底之间，其中，所述第一级互连衬底是次级封装衬底；
多个背侧凸块，所述多个背侧凸块布置在所述背侧表面与所述PAA衬底之间；以及
基础衬底，其支撑所述第一级互连衬底。
25.根据权利要求24所述的计算机系统，其中，所述基础衬底是移动设备的一部分。
26.根据权利要求24所述的计算机系统，其中，所述基础衬底是车辆的一部分。
27.根据权利要求24所述的计算机系统，其中，所述基础衬底是电视机的一部分。
CN201280026416.XA 2011-05-05 2012-03-16 包括具有垂直集成相控阵天线和低频功率传递衬底的穿硅过孔管芯的芯片封装 Active CN103597593B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/101,883 2011-05-05
US13/101,883 US8816906B2 (en) 2011-05-05 2011-05-05 Chip packages including through-silicon via dice with vertically inegrated phased-array antennas and low-frequency and power delivery substrates
PCT/US2012/029363 WO2012151003A2 (en) 2011-05-05 2012-03-16 Chip packages including through-silicon via dice with vertically integrated phased-array antennas and low-frequency and power delivery substrates

Publications (2)

Publication Number Publication Date
CN103597593A CN103597593A (zh) 2014-02-19
CN103597593B true CN103597593B (zh) 2016-09-14

Family

ID=47089907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280026416.XA Active CN103597593B (zh) 2011-05-05 2012-03-16 包括具有垂直集成相控阵天线和低频功率传递衬底的穿硅过孔管芯的芯片封装

Country Status (6)

Country Link
US (2) US8816906B2 (zh)
KR (1) KR101561759B1 (zh)
CN (1) CN103597593B (zh)
SG (1) SG194737A1 (zh)
TW (1) TWI619221B (zh)
WO (1) WO2012151003A2 (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816906B2 (en) 2011-05-05 2014-08-26 Intel Corporation Chip packages including through-silicon via dice with vertically inegrated phased-array antennas and low-frequency and power delivery substrates
US8901688B2 (en) * 2011-05-05 2014-12-02 Intel Corporation High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same
DE102012107803A1 (de) * 2011-08-26 2013-02-28 Electronics And Telecommunications Research Institute Radareinheit für Millimeterwellen
US9166284B2 (en) 2012-12-20 2015-10-20 Intel Corporation Package structures including discrete antennas assembled on a device
US10615133B2 (en) * 2013-09-27 2020-04-07 Intel Corporation Die package with superposer substrate for passive components
US10026666B2 (en) * 2013-10-18 2018-07-17 Rambus Inc. Stacked die package with aligned active and passive through-silicon vias
US9543373B2 (en) * 2013-10-23 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US9891266B2 (en) 2014-02-25 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Test circuit and method
US9472859B2 (en) * 2014-05-20 2016-10-18 International Business Machines Corporation Integration of area efficient antennas for phased array or wafer scale array antenna applications
US20150380343A1 (en) * 2014-06-27 2015-12-31 Raytheon Company Flip chip mmic having mounting stiffener
KR102287754B1 (ko) 2014-08-22 2021-08-09 삼성전자주식회사 칩 적층 반도체 패키지
JP6288294B2 (ja) * 2014-10-31 2018-03-07 株式会社村田製作所 アンテナモジュール及び回路モジュール
WO2017111865A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Microelectronic devices designed with high frequency communication devices including compound semiconductor devices integrated on an inter die fabric on package
EP3764466B1 (en) * 2015-12-22 2024-07-10 INTEL Corporation Microelectronic devices designed with integrated antennas on a substrate
DE102016201978B4 (de) 2016-02-10 2018-09-06 National Chung Shan Institute Of Science And Technology Antennenvorrichtung und Antennengruppenvorrichtung für Millimeterwellen
US10116064B2 (en) 2016-02-16 2018-10-30 National Chung Shan Institute Of Science And Technology Millimeter-wave antenna device and millimeter-wave antenna array device thereof
CN106057732B (zh) * 2016-08-08 2019-03-15 中国电子科技集团公司第五十四研究所 基于tsv技术和ltcc技术的开关矩阵的制造方法
KR102617831B1 (ko) * 2016-09-26 2023-12-27 인텔 코포레이션 내장된 통신 공동을 갖는 다이
US10594019B2 (en) 2016-12-03 2020-03-17 International Business Machines Corporation Wireless communications package with integrated antenna array
WO2018125240A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Microelectronic devices designed with flexible package substrates with distributed stacked antennas for high frequency communication systems
DE112017006728T5 (de) * 2017-01-04 2019-12-12 Intel Corporation Gehäusearchitektur für antennengruppen
TWI663701B (zh) * 2017-04-28 2019-06-21 矽品精密工業股份有限公司 電子封裝件及其製法
US10847869B2 (en) * 2017-06-07 2020-11-24 Mediatek Inc. Semiconductor package having discrete antenna device
US11509038B2 (en) 2017-06-07 2022-11-22 Mediatek Inc. Semiconductor package having discrete antenna device
US11394103B2 (en) * 2017-07-18 2022-07-19 Samsung Electro-Mechanics Co., Ltd. Antenna module and manufacturing method thereof
KR102411147B1 (ko) * 2017-07-28 2022-06-21 삼성전기주식회사 안테나 모듈 및 안테나 모듈 제조 방법
US10971825B2 (en) * 2017-07-28 2021-04-06 Samsung Electro-Mechanics Co., Ltd. Antenna module and method of manufacturing the same
WO2019044274A1 (ja) * 2017-08-30 2019-03-07 株式会社村田製作所 アンテナモジュール
CN107959109A (zh) * 2017-11-05 2018-04-24 中国电子科技集团公司第五十五研究所 硅基一体化集成高增益天线及天线阵列
KR102028714B1 (ko) * 2017-12-06 2019-10-07 삼성전자주식회사 안테나 모듈 및 안테나 모듈 제조 방법
KR102435019B1 (ko) * 2017-12-15 2022-08-22 삼성전자주식회사 전자파 차폐구조를 포함하는 전자기기
KR20190105346A (ko) 2018-03-05 2019-09-17 삼성전자주식회사 메모리 패키지 및 메모리 장치
CN108494430B (zh) * 2018-03-21 2020-10-09 北京理工雷科雷达技术研究院有限公司 一种小型化毫米波射频前端
US10741508B2 (en) * 2018-04-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having antenna and manufacturing method thereof
US20190348747A1 (en) 2018-05-14 2019-11-14 Mediatek Inc. Innovative air gap for antenna fan out package
US11043730B2 (en) 2018-05-14 2021-06-22 Mediatek Inc. Fan-out package structure with integrated antenna
US10566686B2 (en) * 2018-06-28 2020-02-18 Micron Technology, Inc. Stacked memory package incorporating millimeter wave antenna in die stack
US11081453B2 (en) * 2018-07-03 2021-08-03 Mediatek Inc. Semiconductor package structure with antenna
CN110828962B (zh) * 2018-08-09 2021-08-03 财团法人工业技术研究院 天线阵列模块及其制造方法
KR102066904B1 (ko) 2018-09-18 2020-01-16 삼성전자주식회사 안테나 모듈
US10411752B1 (en) 2018-10-29 2019-09-10 Globalfoundries Inc. Methods, apparatus, and system for high-bandwidth on-mold antennas
KR102499038B1 (ko) 2018-12-06 2023-02-13 삼성전자주식회사 안테나 모듈
US11029387B2 (en) * 2018-12-14 2021-06-08 GM Global Technology Operations LLC Radar system with frequency conversion and corresponding method
US11431107B2 (en) * 2019-04-11 2022-08-30 Samsung Electro-Mechanics Co., Ltd. Chip antenna module and method of manufacturing chip antenna module
US11417959B2 (en) 2019-04-11 2022-08-16 Samsung Electro-Mechanics Co., Ltd. Chip antenna module and electronic device
US11223124B2 (en) 2019-05-10 2022-01-11 Microsoft Technology Licensing, Llc Variable ground plane tuning compensation
CN110224214A (zh) * 2019-06-06 2019-09-10 天通凯美微电子有限公司 一种天线阵列和射频前端器件与芯片集成的电子设备
KR20200145959A (ko) 2019-06-21 2020-12-31 삼성전자주식회사 반도체 패키지
TWI747288B (zh) * 2019-12-12 2021-11-21 友達光電股份有限公司 晶片
CN113381167B (zh) * 2020-02-25 2022-11-01 荣耀终端有限公司 一种天线连接装置、天线组件和电子设备
US11870130B2 (en) * 2020-07-27 2024-01-09 Infineon Technologies Ag Antenna apparatus and fabrication method
CN111900155A (zh) * 2020-08-19 2020-11-06 上海先方半导体有限公司 模块化封装结构及方法
US11258162B1 (en) * 2020-09-16 2022-02-22 Infineon Technologies Ag Antenna package and method of formation thereof
CN112993578B (zh) * 2021-01-19 2022-04-26 中国人民解放军国防科技大学 一种极化编码相控阵限幅天线
CN113629042A (zh) * 2021-06-29 2021-11-09 北京七芯中创科技有限公司 一种基于倒装工艺芯片与基板天线的集成化结构
CN117394015B (zh) * 2023-10-27 2024-07-09 惠州市特创电子科技股份有限公司 三维相控阵天线封装及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320547B1 (en) * 1998-08-07 2001-11-20 Sarnoff Corporation Switch structure for antennas formed on multilayer ceramic substrates
DE102007046566A1 (de) * 2006-10-05 2008-05-29 Infineon Technologies Ag HF-Frontend für ein Radarsystem
CN101625730A (zh) * 2008-07-07 2010-01-13 国际商业机器公司 射频集成电路芯片封装及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6971162B2 (en) * 2003-05-13 2005-12-06 Motorola, Inc. Localized enhancement of multilayer substrate thickness for high Q RF components
US6927745B2 (en) 2003-08-25 2005-08-09 Harris Corporation Frequency selective surfaces and phased array antennas using fluidic dielectrics
US7518229B2 (en) 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
US7939945B2 (en) * 2008-04-30 2011-05-10 Intel Corporation Electrically conductive fluid interconnects for integrated circuit devices
US7916083B2 (en) * 2008-05-01 2011-03-29 Emag Technologies, Inc. Vertically integrated electronically steered phased array and method for packaging
US20100127937A1 (en) 2008-11-25 2010-05-27 Qualcomm Incorporated Antenna Integrated in a Semiconductor Chip
US8362599B2 (en) * 2009-09-24 2013-01-29 Qualcomm Incorporated Forming radio frequency integrated circuits
US8149166B1 (en) * 2010-03-18 2012-04-03 The United States Of America As Represented By The Secretary Of The Air Force Scalable phased array beamsteering control system
US8411444B2 (en) * 2010-09-15 2013-04-02 International Business Machines Corporation Thermal interface material application for integrated circuit cooling
US8816906B2 (en) 2011-05-05 2014-08-26 Intel Corporation Chip packages including through-silicon via dice with vertically inegrated phased-array antennas and low-frequency and power delivery substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320547B1 (en) * 1998-08-07 2001-11-20 Sarnoff Corporation Switch structure for antennas formed on multilayer ceramic substrates
DE102007046566A1 (de) * 2006-10-05 2008-05-29 Infineon Technologies Ag HF-Frontend für ein Radarsystem
CN101625730A (zh) * 2008-07-07 2010-01-13 国际商业机器公司 射频集成电路芯片封装及其制造方法

Also Published As

Publication number Publication date
WO2012151003A2 (en) 2012-11-08
SG194737A1 (en) 2013-12-30
US9653805B2 (en) 2017-05-16
US20140333480A1 (en) 2014-11-13
KR101561759B1 (ko) 2015-10-19
WO2012151003A3 (en) 2013-03-14
TW201246502A (en) 2012-11-16
US8816906B2 (en) 2014-08-26
CN103597593A (zh) 2014-02-19
KR20140014259A (ko) 2014-02-05
US20120280860A1 (en) 2012-11-08
TWI619221B (zh) 2018-03-21

Similar Documents

Publication Publication Date Title
CN103597593B (zh) 包括具有垂直集成相控阵天线和低频功率传递衬底的穿硅过孔管芯的芯片封装
KR101537884B1 (ko) 고성능 유리계 60 ghz/mm-파 위상 어레이 안테나들 및 그 제조 방법들
US20220344318A1 (en) Offset interposers for large-bottom packages and large-die package-on-package structures
US10483250B2 (en) Three-dimensional small form factor system in package architecture
KR101587331B1 (ko) 패키지 구조물 및 패키지 구조물을 형성하는 방법
KR101613173B1 (ko) 스택형 다이 패키지들에 대한 무선 및 전자기 간섭 관통 실리콘 비아들 및 그 제조 방법들
JP2014517545A (ja) マイクロエレクトロニクスダイ、当該ダイを含む積層ダイ及びコンピュータシステム、当該ダイ内に多チャネル通信路を製造する方法、並びに、積層ダイパッケージの部品間での電気通信を可能にする方法
US11908814B2 (en) Fabricated two-sided millimeter wave antenna using through-silicon-vias
WO2016160948A1 (en) Stacked package configurations and methods of making the same
CN112687613A (zh) 包含表面安装部件的微电子装置组合件和封装体
CN103855135A (zh) 三维硅穿孔构建
CN112687614A (zh) 包含多个装置堆叠的微电子装置组合件和封装体以及相关方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant