CN101952952A - 晶片支承部及其制造方法、以及使用该晶片的静电夹头 - Google Patents

晶片支承部及其制造方法、以及使用该晶片的静电夹头 Download PDF

Info

Publication number
CN101952952A
CN101952952A CN200980106231.8A CN200980106231A CN101952952A CN 101952952 A CN101952952 A CN 101952952A CN 200980106231 A CN200980106231 A CN 200980106231A CN 101952952 A CN101952952 A CN 101952952A
Authority
CN
China
Prior art keywords
layer
ground floor
supporting member
insulator
wafer supporting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980106231.8A
Other languages
English (en)
Other versions
CN101952952B (zh
Inventor
右田靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN101952952A publication Critical patent/CN101952952A/zh
Application granted granted Critical
Publication of CN101952952B publication Critical patent/CN101952952B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2848—Three or more layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Floor Finish (AREA)

Abstract

本发明提供一种均热性良好的晶片支承部。所述晶片支承构件具有基体、绝缘体、以及将基体与绝缘体接合的接合层，其中，接合层是包含第一层和位于比该第一层靠近绝缘体侧的第二层的多个层的层叠结构，第一层与所述第二层的厚度不同。

Description

晶片支承部及其制造方法、以及使用该晶片的静电夹头
技术领域
本发明涉及一种例如使用CVD、PVD及溅射的成膜装置或蚀刻装置中使用的晶片支承构件。
背景技术
以往，在使用CVD、PVD及溅射的成膜装置或蚀刻装置中，使用例如用于支承半导体晶片或玻璃的晶片支承构件。在使用此种晶片支承构件并加热半导体晶片等时，要求减小施加于半导体晶片等的热量的不均。因此，要求提高将绝缘体与基体接合的接合材料的均热性。
因此，如专利文献1所公开，提出一种具有晶片支承构件的静电夹头，该晶片支承构件通过将间隔件夹入接合材料中而减小接合材料的厚度的不均。
另外，如专利文献2所公开，提出一种具有晶片支承构件的静电夹头，该晶片支承构件在接合材料与绝缘体的接合面上将接合材料分成多个区域，并构成为使各区域中的接合材料的导热率相互不同。
专利文献1：日本特开2003-258072号公报
专利文献2：日本特开2006-13302号公报
然而，在使用专利文献1所公开的间隔件的情况下，必须使用多个间隔件，因此所述间隔件自身厚度的不均便会成为问题。当多个间隔件的厚度的不均在接合材料的厚度的不均以上时，则无法减小接合材料的厚度的不均，反而会增加施加于半导体晶片等的热量的不均。而且，当想要减小间隔件的厚度的不均时，由于需要高精度的加工，因此会导致制造成本的增加。
另外，在使用专利文献2所公开的晶片支承构件时，要求提高绝缘体与接合材料的接合性。这是因为在接合材料与绝缘体的接合面上，各区域中的接合材料的导热率相互不同，因此不仅热分布不均匀，而且各区域间与绝缘体的接合性也会因热膨胀产生差异而产生不均。
发明内容
本发明鉴于上述问题而提出，其目的在于，提供一种提高均热性并减小绝缘体与接合材料的接合性的不均的晶片支承部及其制造方法、以及使用该晶片支承部的静电夹头。
本发明的第一晶片支承构件具有基体、绝缘体、以及将所述基体与所述绝缘体接合的接合层，其特征在于，所述接合层是包含第一层和位于比该第一层靠近所述绝缘体侧的第二层的多个层的层叠结构，且所述第一层与所述第二层的厚度不同。
本发明的第二晶片支承构件具有基体、绝缘体、以及将所述基体与所述绝缘体接合的接合层，其特征在于，所述接合层是包含第一层和位于比该第一层靠近所述绝缘体侧的第二层的多个层的层叠结构，且所述第一层与所述第二层的导热率不同。
本发明的晶片支承构件的第一制造方法包含经由具有第一层及第二层的接合层将基体与绝缘体接合的工序，其特征在于，所述接合工序包含：将第一层配设于所述基体上的工序；将厚度比所述第一层薄的第二层配设于所述第一层上的工序；将所述绝缘体配设于所述第二层上的工序。
本发明的晶片支承构件的第二制造方法包含经由具有第一层及第二层的接合层将基体与绝缘体接合的工序，其特征在于，所述接合工序包含：将第二层配设于所述绝缘体上的工序；将厚度比所述第二层薄的第一层配设于所述第二层上的工序；将所述基体配设于所述第一层上的工序。
本发明的静电夹头的特征在于，包含：本发明的第一或第二晶片支承构件；位于所述绝缘体中并静电吸附晶片的电极。
发明效果
具有所述结构的本发明的第一晶片支承构件通过以所述接合层为含有第一层和位于比该第一层靠近所述绝缘体侧的第二层的多个层的层叠结构，并使所述第一层与所述第二层的厚度不同，从而能够使所述接合层的膜厚均匀，其结果是，能够使载置晶片的面具有良好的均热性。
另外，由于本发明的第二晶片支承构件以所述接合层为含有第一层和位于比该第一层靠近所述绝缘体侧的第二层的多个层的层叠结构，并使所述第一层与所述第二层的导热率不同，因此能够使载置晶片的面具有良好的均热性。
根据本发明的晶片支承构件的第一及第二制造方法，能够制造本发明的第一晶片支承构件。
由于本发明的静电夹头具有本发明的第一或第二晶片支承构件，因此能够提供载置晶片的面的均热性高的静电夹头。
附图说明
图1是示出本发明的第一实施方式的晶片支承构件的俯视图。
图2是图1所示的实施方式的纵向剖视图。
图3是示出本发明的第二实施方式的晶片支承构件的剖视图。
图4是示出本发明的第三实施方式的晶片支承构件的剖视图。
图5是示出本发明的第四实施方式的晶片支承构件的剖视图。
图6A是示出第一实施方式的晶片支承构件的制造方法中的将第一层配设于基体上的工序的剖视图。
图6B是示出第一实施方式的晶片支承构件的制造方法中的将第二层配设于第一层上的工序的剖视图。
图6C是示出第一实施方式的晶片支承构件的制造方法中的将绝缘体配设于第二层上的工序的剖视图。
图7A是示出本发明的第二实施方式的晶片支承构件的制造方法中的将第二层配设于绝缘体上的工序的剖视图。
图7B是示出第二实施方式的晶片支承构件的制造方法中的将第一层配设于第二层上的工序的剖视图。
图7C是示出第二实施方式的晶片支承构件的制造方法中的将基体配设于第一层上的工序的剖视图。
图8是示出本发明的第五实施方式的晶片支承构件的俯视图。
图9是图8所示的第五实施方式的纵向剖视图。
图10A是本发明的第五实施方式的变形例的第二层的放大剖视图。
图10B是本发明的第五实施方式的变形例的第一层的放大剖视图。
图11是示出本发明的第七实施方式的晶片支承构件的剖视图。
图12是示出本发明的第八实施方式的晶片支承构件的剖视图。
图13A是示出本发明的第五实施方式的晶片支承构件的制造方法中的将第一层配设于基体上的工序的剖视图。
图13B是示出本发明的第五实施方式的晶片支承构件的制造方法中的将第二层配设于第一层上的工序的剖视图。
图13C是示出本发明的第五实施方式的晶片支承构件的制造方法中的将绝缘体配设于第二层上的工序的剖视图。
图14A是示出本发明的第五实施方式的晶片支承构件的变形例的制造方法中的将第二层配设于绝缘体上的工序的剖视图。
图14B是示出本发明的第五实施方式的晶片支承构件的变形例的制造方法中的将第一层配设于第二层上的工序的剖视图。
图14C是示出本发明的第五实施方式的晶片支承构件的变形例的制造方法中的将基体配设于第一层上的工序的剖视图。
图15是示出本发明的一实施方式的静电夹头的剖视图。
图16是示出本发明的一实施方式的静电夹头的变形例的剖视图。
符号说明：
1、10...晶片支承构件
3...基体
5...绝缘体
9、90...接合层
11、91...第一层
13、92...第二层
15...均热板
17、93...第三层
21...电极
23...发热电阻体
25...接合构件
51...填料
94...第四层
200...静电夹头
具体实施方式
以下，使用附图，对本发明的晶片支承构件进行详细说明。
<第一实施方式>
如图1、2所示，本发明的第一实施方式的晶片支承构件1包含：基体3；绝缘体5；以及将基体3与绝缘体5接合的接合层9。接合层9是包含第一层11和位于比第一层11靠近绝缘体5侧的第二层13的多个层的层叠结构。此外，第一层11的厚度L1与第二层13的厚度L2不同。而且，绝缘体5的与和第二层13接合的接合面相反侧的面上配设有均热板15。
在该晶片支承构件1中，绝缘体5的一个主面为载置晶片的载置面，而绝缘体5的另一个主面经由接合层9与基材3接合。以下，其它实施方式的晶片支承构件都相同。
如此，由于接合层9具有厚度相互不同的第一层11和第二层13，因此与接合层9由1层构成的情况相比，能够确保接合层9的厚度，并能够减小接合层9的厚度的不均。
例如，在第一实施方式的晶片支承构件1中，可以使第一层11和第二层13的其中一者为较厚的层以确保接合层9的厚度，并使另一者为膜厚调整层，从而能够减小接合层9整体的厚度的不均。
另外，在第一实施方式中，如图2所示，第一层11的厚度L1优选比第二层13的厚度L2厚。这是因为当位于比第一层11靠近绝缘体5侧的第二层13的厚度L2比第一层11的厚度L1薄时，能够减小面向绝缘体5的接合层9的表面的凹凸。因此，能够进一步提高接合层9与绝缘体5的接合性。在想要进一步提高绝缘体5与接合层9的接合性时，所述结构有效。
作为构成本实施方式的晶片支承构件1的基体3，能够使用例如铝及超硬的金属、或所述金属与陶瓷的复合材料。作为绝缘体5，能够使用例如陶瓷烧结体。具体来说，能够使用Al2O3、SiC、AlN及Si3N4。尤其是，从耐腐蚀性的观点出发，基体3优选使用Al2O3或AlN。
作为接合层9，只要能够将绝缘体5与基体3接合即可，例如，能够使用树脂。具体来说，能够使用硅树脂、环氧树脂及丙烯酸树脂。而且，构成接合层9的多个层优选含有大略相同的成分。由此，提高构成接合层9的各层间的接合性，从而能够稳定地保持接合层9的形状。尤其是，构成接合层9的多个层优选以大致相同的树脂为主要成分。
另外，接合层9优选含有填料。通过含有填料，能够提高接合层9的均热性，因此能够提高绝缘体5及基体3的均热性。
作为填料，只要具有与绝缘体5及基体3同等以上的热传导性即可，能够使用例如金属粒子或陶瓷粒子。具体来说，在金属的情况下，能够使用铝或铝合金。而且，在陶瓷的情况下，能够使用Al2O3、SiC、AlN或Si3N4。
再者，构成接合层9的各层的边界部分优选存有填料的一部分。这是因为填料具有固定器的作用，因此能够进一步提高各层的接合性。
另外，接合层9的厚度优选0.2～1.5mm。当接合层9的厚度为0.2mm以上时，能够缓和产生于绝缘体5与基体3之间的热应力及物理应力，从而减小绝缘体5或基体3上产生裂痕的可能性。而且，当接合层9的厚度在1.5mm以下时，能够抑制接合层9厚度的不均。
另外，在接合层9含有填料的情况下，构成接合层9的各层中的厚度最薄的层(在本实施方式中为第二层13)的厚度优选大于填料的直径。由此，能够通过填料自身来抑制接合层9的厚度产生不均。定量而言，构成接合层9的各层中的厚度最薄的层的厚度优选0.03mm以上。
另外，优选，如第一实施方式的第一层11那样厚度相对较厚的层的弹性率高于如本实施方式的第二层13那样厚度相对较薄的层。这是因为厚度相对较薄的层能够确保与绝缘体5(或基体3)的牢固的接合性，而厚度相对较厚的层能够得到对热应力的高应力缓和的效果。
(制造方法)
接下来，使用附图，对第一实施方式的晶片支承构件1的制造方法进行详细说明。
如图6A～图6C所示，第一实施方式的晶片支承构件1的制造方法包括通过具有第一层11及第二层13的接合层9将基体3和绝缘体5接合的工序。此外，将所述基体3和绝缘体5接合的工序包括：将第一层11配设于基体3上的工序；将厚度比第一层11薄的第二层13配设于第一层11上的工序(图6A)；以及将绝缘体5配设于第二层13上的工序(图6B)。
如此，通过具有将厚度相对较薄的第二层13配设于厚度相对较厚的第一层11上的工序，第二层13可发挥抑制第一层11的厚度的不均的作用。换言之，第二层13形成为可发挥作为吸收第一层11厚度的不均的膜厚调整层的功能，以抑制接合层9的整体厚度的不均。因此，与接合层9由1层构成的情况相比，能够确保接合层9的厚度并减小接合层9的厚度不均。其结果是，能够提高绝缘体5表面的均热性。
此时，在将第一层11配设于基体3上的工序后，且在将第二层13配设于第一层11上的工序前，优选具有将第一层11中的与第二层13接合的接合面加工成平面状的工序。
由此，由于能够减小第一层11的厚度的不均，因此能够进一步减小接合层9的厚度的不均。作为将第一层11中的与第二层13接合的接合面加工成平面状的方法，可列举有例如冲压第一层11中的与第二层13接合的接合面的方法及磨切第一层11中的与第二层13接合的接合面的方法。另外，在此所谓加工成平面状是指与加工前相比减小第一层11的表面的凹凸，并不是严格意义上的平面。
另外，同样地，在将第二层13配设于第一层11上的工序后，且在将绝缘体5配设于第二层13上的工序前，优选具有将第二层13中的与绝缘体5接合的接合面加工成平面状的工序。
由此，能够进一步抑制接合层9的厚度的不均。作为将第二层13中的与绝缘体5接合的接合面加工成平面状的方法，使用与上述第一层11相同的方法即可。另外，在此所谓加工成平面状的意思已如第一层11所示那样，并不是严格意义上的平面。
另外，在接合层9为热硬化性树脂的情况下，在将第一层11配设于基体3上的工序后，且在将第二层13配设于第一层11上的工序前，更加优选具有将第一层11加热到构成第一层11的接合材料(以下，称为第一接合材料)的硬化温度以上的工序。由此，能够减小第一层11的厚度的不均。
另外，更加优选，构成第二层13的接合材料(以下，称为第二接合材料)的硬化温度小于第一接合材料的硬化温度，并具备在将第二层13配设于第一层11上的工序后将接合层9加热到第二接合材料的硬化温度以上且第一接合材料的硬化温度以下的工序。由此，能够仅使第二接合材料硬化，因此能够进一步减小接合层9的厚度不均。
<第二实施方式>
接下来，对第二实施方式的晶片支承构件1进行说明。
如图3所示，第二实施方式的晶片支承构件1的接合层9具有位于第一层11与第二层13之间的第三层17。此外，第三层17的厚度L3比第一层11的厚度L1薄且比第二层13的厚度L2厚。通过具有此种第三层17，能够从接合层9的基体3侧朝绝缘体5侧逐渐减小构成接合层9的各层的厚度，因此能够减小面向绝缘体5的接合层9的表面的凹凸。因此，能够进一步提高接合层9与绝缘体5的接合性。
另外，根据该第二实施方式，例如能够在利用第三层17进行粗调整的基础上再利用第二层13对第一层11的厚度的不均进行微调整，从而能够进一步减小接合层9整体膜厚的不均。
<第三实施方式>
接下来，对第三实施方式的晶片支承构件1进行说明。
如图4所示，第三实施方式的晶片支承构件1的第一层11的厚度L1比第二层13的厚度L2薄。这是因为当位于比第一层11靠近绝缘体5侧的第二层13的厚度L2比第一层11的厚度L1厚时，能够减小面向基体3的接合层9表面的凹凸。因此，能够进一步提高接合层9与基体3的接合性。在想要进一步提高绝缘体5与基体3的接合性时，所述结构有效。
如该第三实施方式那样使第一层11的厚度L1小于第二层13的厚度L2，并使第一层11发挥作为膜厚调整层的功能的情况下，利用以下制造方法进行制造即可。
(制造方法)
以下，对第三实施方式的晶片支承构件1的制造方法进行说明。
如图7A～图7C所示，第三实施方式的晶片支承构件1的制造方法包括通过具有第一层11及第二层13的接合层9将基体3和绝缘体5接合的工序。此外，将该基体3与绝缘体5接合的工序包括：将第二层13配设于绝缘体5上的工序(图7A)；将厚度比第二层13薄的第一层11配设于第二层13上的工序(图7B)；以及将基体3配设于第一层11上的工序。
如此，通过具有将厚度相对较薄的第一层11配设于厚度相对较厚的第二层13上的工序，而使第一层11发挥抑制第二层13的厚度不均的作用。因此，与接合层9由1层构成的情况相比，能够确保接合层9的厚度并可减小接合层9的厚度不均。
此时，在将第二层13配设于绝缘体5上的工序后，且在将第一层11配设于第二层13上的工序前，优选具有将第二层13中的与第一层11接合的接合面加工成平面状的工序。
由此，能够减小接合层9的厚度不均。作为将第二层13中的与第一层11接合的接合面加工成平面状的方法，可列举例如冲压第二层13中的与第一层11接合的接合面的方法及磨切第二层13中的与第一层11接合的接合面的方法。另外，在此所谓加工成平面状是指与加工前相比减小第二层13的表面的凹凸，并不是严格意义上的平面。
另外，同样地，在将第一层11配设于第二层13上的工序后，且在将基体3配设于第一层11上的工序前，优选具有将第一层11中的与基体3接合的接合面加工成平面状的工序。
由此，能够进一步减小接合层9厚度的不均。作为将第一层11中的与基体3接合的接合面加工成平面状的方法，使用与上述第二层13相同的方法即可。另外，在此所谓加工成平面状的意思已如第二层13所示，并不是严格意义上的平面。
另外，在将第二层13配设于绝缘体5上的工序后，更加优选具有将第二层13加热到构成第二层13的接合材料(以下，称为第二接合材料)的硬化温度以上的工序。由此，能够减小第二层13的厚度不均。
另外，构成第一层11的接合材料(以下，称为第一接合材料)的硬化温度小于第二接合材料的硬化温度，并在将第一层11配设于第二层13上的工序后，更加优选具有将接合层9加热到第一接合材料的硬化温度以上且第二接合材料的硬化温度以下的工序。由此，能够仅使第一接合材料硬化，因此能够进一步减小接合层9的厚度不均。
<第四实施方式>
接下来，对第四实施方式的晶片支承构件1进行说明。
如图5所示，第四实施方式的晶片支承构件1的接合层9具有位于第一层11与第二层13之间的第三层17。此外，第三层17的厚度L3更加优选大于第一层11的厚度L1且小于第二层13的厚度L2。通过具有此种第三层17，能够从接合层9的绝缘体5侧朝基体3侧逐渐减小构成接合层9的各层的厚度。由此，能够进一步提高接合层9与基体3的接合性，并能够进一步减缓施加于接合层9的面向绝缘体5的部分的热应力。
<第五实施方式>
如图8、9所示，第五实施方式的晶片支承构件10包含：基体3；以一个主面作为载置晶片的载置面的绝缘体5；以及将基体3与绝缘体5的另一个主面接合的接合层90。接合层90是包含第一层91和位于比第一层91靠近绝缘体5侧的第二层92的多个层的层叠结构。此外，第一层91的导热率与第二层92的导热率不同。而且，绝缘体5中的与和第二层92接合的接合面相反侧的面(以下，也称为主面)上配设有均热板15。另外，在第五实施方式中，以相同的符号表示与第一实施方式相同的部件。
如此，由于接合层90具有导热率相互不同的第一层91和第二层92，因此能够提高接合层90的均热性，并减小接合层90与绝缘体5的接合性的不均。
此外，第二层92的导热率优选高于第一层91的导热率。这是因为通过使位于绝缘体5侧的第二层92的导热率较高，能够进一步提高传达到绝缘体5的主面上的热量的均热性。
作为接合层90，只要能够将绝缘体5和基体3接合即可，例如，能够使用树脂。具体来说，能够使用硅树脂、环氧树脂及丙烯酸树脂。而且，构成接合层90的多个层优选含有大致相同的树脂成分。由此，能够提高构成接合层90的各层间的接合性，从而能够稳定地保持接合层90的形状。
另外，在此所谓含有大致相同的树脂成分是含有同种树脂的意思。具体来说，是指各层中含有所述硅树脂、环氧树脂及丙烯酸树脂的任一者。
构成热传导性相互不同的第一层91及第二层92时，使用例如相互不同的成分材料即可。
例如，能够使第一层91的材料为硅树脂，而使第二层92的材料为环氧树脂。此时，由于使环氧树脂的导热率与绝缘层5的导热率大致相同，因此能够缓和绝缘层5与接合层90的接合面的凹凸，并提高均热性。
另外，作为另一例，也可以使第一层91的材料为硅树脂，而使第二层92的材料为导热率不同的硅树脂。此时，由于使第二层92的硅树脂的导热率与绝缘层5的导热率大致相同，因此能够缓和绝缘层5与接合层90的接合面的凹凸并可提高均热性，并且能够提高第一层91与第二层92的接合性。导热率可通过调整填料的含量轻易获得。
另外，如后所述，通过使添加的填料51的表面积或含有量相互不同，也能够构成导热率相互不同的第一层91及第二层92。
此外，各层的导热率能够利用公知的热线法或激光闪光测定法测量。
另外，接合层90优选含有填料51。通过含有填料51，能够提高接合层90的均热性，因此能够提高绝缘体5及基体3的均热性。
作为填料51，优选具有与绝缘体5及基体3同等以上的热传导性，例如，能够使用金属粒子或陶瓷粒子。具体来说，在金属的情况下，能够使用铝或铝合金。而且，在陶瓷的情况下，能够使用Al2O3、SiC、AlN及Si3N4。
再者，构成接合层90的各层的边界部分优选有填料51的一部分存在。这是因为填料51具有固定器的作用，因此能够进一步提高各层的接合性。
另外，在接合层90含有填料51的情况下，构成接合层90的各层的厚度优选大于填料51的直径。由此，能够通过填料51自身来抑制接合层90厚度产生不均。定量而言，构成接合层90的各层的厚度优选0.03mm以上。
另外，在接合层90含有填料51的情况下，第二层92的填料51的含有比率优选高于第一层91。由于填料51的含有比率越高，导热率越高，因此通过上述结构能够使第二层92的导热率高于第一层91。
接合层90中含有的填料51的含有比率例如如下所述评定即可。首先，取得相对于绝缘体5的主面垂直并包含第一层91及第二层92的截面。在该截面中，分别测量第一层91及第二层92中的填料51的截面积的总和。接下来，以各层的填料51的截面积的总和除以各层整体的截面积。如此，能够将得到的值作为所述填料51的含有比率。通过使用得到的含有比率的值，能够比较第一层91及第二层92中的填料51的含有比率。此外，可以如上所述评定截面整体，也可以为了便于评定而抽出截面中的一部分进行评定。
另外，在接合层90含有填料51的情况下，第二层92含有的填料51的表面积比率优选大于第一层91。由于填料51的表面积越大，导热率越高，因此通过上述结构能够使第二层92的导热率高于第一层91。
以下，基于评定方法明确填料51的表面积的比率的意义。
接合层90含有的填料51的表面积的比率例如如下所述评定。首先，取得相对于绝缘体5的主面垂直且包含第一层91及第二层92的截面。在该截面中，分别测量第一层91及第二层92中的接合层90与填料51的边界线的总和。接下来，以各层的边界线的总和除以各层整体的截面积。如此，能够将得到的值作为上述填料51的表面积的比率。通过使用得到的上述表面积的比率的值，能够比较第一层91及第二层92中的填料51的表面积的比率。此外，可以如上所述评定截面整体，也可以为了便于评定而抽出截面中的一部分进行评定。
再者，第二层92中含有的填料51的平均粒径优选小于第一层91中含有的填料51的平均粒径。由此，能够抑制第二层92中含有的填料51的含有量，提高接合层90的均热性，提高接合层90的耐久性。填量51含量越多，均热性越高，而另一方面，耐久性越低。然而，通过为上述结构，能够抑制填料51的含有量并增大填料51的表面积，因此能够提高第二层92的均热性并提高第二层92的耐久性。
另外，如图10所示，与第一层91所含有的填料51相比，第二层92中含有的填料51优选相对于接合层90与绝缘体5的接合面为平行的扁平形状。由此，能够抑制第二层92中含有的填料51的含有量并提高接合层90与绝缘体5的接合面的均热性。由此，能够提高接合层90的耐久性。
另外，接合层90的厚度优选0.2～1.5mm。当接合层90的厚度为0.2mm以上时，能够缓和产生于绝缘体5与基体3之间的热应力及物理应力，从而减小绝缘体5或基体3上产生裂痕的可能性。另外，当接合层90的厚度为1.5mm以下时，能够抑制接合层90的厚度不均。
(制造方法)
接下来，使用附图，对第五实施方式的晶片支承构件的制造方法进行详细说明。
如图13A～图13C所示，第五实施方式的晶片支承构件10的制造方法包括通过具有第一层91及第二层92的接合层90将基体3与绝缘体5接合的工序。此外，将该基体3与绝缘体5接合的工序包括：如图13A所示，将第一层91配设于基体3上的工序；如图13B所示，将第二层92配设于第一层91上的工序；以及如图13C所示，将绝缘体5配设于第二层92上的工序。
在此，尤其是在第五实施方式的晶片支承构件的制造方法中，使用导热率不同的材料作为第一层91和第二层92的构成材料。
此外，在第五实施方式的晶片支承构件的制造方法中，也可以与第一实施方式的制造方法的情况相同地，第二层92形成为能够发挥作为吸收第一层91厚度的不均的膜厚调整层的功能，以抑制接合层90整体厚度的不均。如此，能够进一步提高绝缘体5表面的均热性。另外，形成第二层92作为膜厚调整层的情况的优选方式等与第一实施方式的制造方法的说明中所说明的情况相同。
另外，晶片支承构件10并不限于由所述制造方法制成，只要通过接合层90将基体3与绝缘体5接合的话，由任何制造方法形成皆可。
例如，可以如上述实施方式所述在将第一层91配设于基体3上后，再将第二层92配设于第一层91上，但也可以在将第二层92配设于第一层91上后，再将第一层91及第二层92配设于基体3上。另外，也可以在如图14A所示将第二层92配设于绝缘体5上后，再如图14B所示将第一层91配设于第二层92上，然后再如图14C所示将基体3配设于第一层91上。
<第六实施方式>
接下来，对第六实施方式的晶片支承构件进行说明。
在第六实施方式的晶片支承构件10中，第一层91含有第一填料51，且第二层92含有第二填料51。此外，第二填料51的导热率高于第一填料51。由此，能够使第二层92的导热率高于第一层91。
<第七实施方式>
接下来，对第七实施方式的晶片支承构件进行说明。
如图11所示，第七实施方式的晶片支承构件10的接合层90具有位于第一层91与第二层92之间的第三层93。此外，第三层93的导热率高于第一层91，且第二层92的导热率高于第三层93。如此，通过朝向绝缘体5侧逐渐提高接合层的导热率，能够抑制因散热而产生的热损失，并进一步提高接合层90的均热性。
<第八实施方式>
接下来，对第八实施方式的晶片支承构件进行说明。
如图12所示，第八实施方式的晶片支承构件10的接合层90具有位于比第二层92靠近绝缘体5侧并与绝缘体5接合的第四层94，且第四层94的填料51含有量优选少于构成接合层90的其它层。由此，能够提高绝缘体5与接合层90的接合强度。这是因为通过减少填料51的含有量，能够提高绝缘体5与接合层90的接合强度。
尤其是，第四层94优选不含有填料51。由此，能够进一步提高绝缘体5与接合层90的接合强度。
另外，第四层94的厚度优选比第二层92薄。由此，能够提高第二层92的均热性，并通过第四层94提高绝缘体5与接合层90的接合强度。
接下来，对本发明的实施方式的静电夹头进行说明。
如图15所示，本实施方式的静电夹头200包括：第一～第九实施方式的晶片支承构件1(10)；位于绝缘体5中并静电吸附晶片的电极21；以及位于埋设有电极21的绝缘体5中的发热电阻体23。发热电阻体23埋设于绝缘体5中，且位于比电极21靠近基体3侧。通过将半导体晶片载置于绝缘体5的载置面而对电极21通电，能够使静电夹头200吸附半导体晶片。
另外，本实施方式的静电夹头200的埋设有电极21的绝缘体5中具有发热电阻体23。本实施方式的静电夹头200通过使接合层9(90)具有厚度相互不同的第一层11(91)和第二层13(92)，而能够提高绝缘体5的表面的均热性，因此在对发热电阻体23通电时，能够降低施加给半导体晶片的热量的不均。作为发热电阻体23，能够使用例如以W、Mo、Ti的碳化物、氮化物、硅化物为主要成分的材料。
另外，可以如图15所示，发热电阻体23及电极21位于一个绝缘体5中，也可以如图16所示，分别形成埋设有发热电阻体23的绝缘体5和埋设有电极21的绝缘体5，并通过接合构件25将它们接合。

Claims (19)

1.一种晶片支承构件，具有基体、绝缘体、以及将所述基体与所述绝缘体接合的接合层，其特征在于，
所述接合层是包含第一层和位于比该第一层靠近所述绝缘体侧的第二层的多个层的层叠结构，
所述第一层与所述第二层的厚度不同。
2.根据权利要求1所述的晶片支承构件，其特征在于，
所述第一层的厚度大于所述第二层。
3.根据权利要求2所述的晶片支承构件，其特征在于，
所述接合层具有位于所述第一层与所述第二层之间的第三层，
该第三层的厚度小于所述第一层且大于所述第二层。
4.根据权利要求1所述的晶片支承构件，其特征在于，
所述第一层的厚度小于所述第二层。
5.根据权利要求4所述的晶片支承构件，其特征在于，
所述接合层具有位于所述第一层与所述第二层之间的第三层，
该第三层的厚度大于所述第一层且小于所述第二层。
6.根据权利要求1所述的晶片支承构件，其特征在于，
构成所述接合层的多个层以大致相同的树脂为主要成分。
7.一种晶片支承构件的制造方法，包含通过具有第一层及第二层的接合层将基体与绝缘体接合的工序，其特征在于，
所述接合工序包含：将第一层配设于所述基体上的工序；将厚度比所述第一层薄的第二层配设于所述第一层上的工序；将所述绝缘体配设于所述第二层上的工序。
8.一种晶片支承构件的制造方法，包含通过具有第一层及第二层的接合层将基体与绝缘体接合的工序，其特征在于，
所述接合工序包含：将第二层配设于所述绝缘体上的工序；将厚度比所述第二层薄的第一层配设于所述第二层上的工序；将所述基体配设于所述第一层上的工序。
9.一种晶片支承构件，具有基体、绝缘体、以及将所述基体与所述绝缘体接合的接合层，其特征在于，
所述接合层是包含第一层和位于比该第一层靠近所述绝缘体侧的第二层的多个层的层叠结构，
所述第一层与所述第二层的导热率不同。
10.根据权利要求9所述的晶片支承构件，其特征在于，
所述第一层及所述第二层的至少其中一者含有填料，
所述第二层的填料含有比率高于所述第一层。
11.根据权利要求9所述的晶片支承构件，其特征在于，
所述第一层及所述第二层的至少其中一者含有填料，
所述第二层含有的填料的表面积的比率大于所述第一层。
12.根据权利要求9所述的晶片支承构件，其特征在于，
所述第一层含有第一填料，且所述第二层含有第二填料，
所述第二填料的导热率大于所述第一填料。
13.根据权利要求9所述的晶片支承构件，其特征在于，
所述接合层具有位于所述第一层与所述第二层之间的第三层，
该第三层的导热率高于所述第一层，且所述第二层的导热率高于所述第三层。
14.根据权利要求10所述的晶片支承构件，其特征在于，
所述接合层具有位于比所述第二层靠近所述绝缘体侧并与所述绝缘体接合的第四层，
所述第四层的填料含有量少于构成所述接合层的其它层。
15.根据权利要求14所述的晶片支承构件，其特征在于，
所述第四层不含有填料。
16.根据权利要求14所述的晶片支承构件，其特征在于，
所述第四层的厚度小于所述第二层。
17.根据权利要求9所述的晶片支承构件，其特征在于，
构成所述接合层的多个层含有大致相同的树脂成分。
18.一种静电夹头，包含：权利要求1～17中任一项所述的晶片支承构件；位于所述绝缘体中并静电吸附晶片的电极。
19.根据权利要求18所述的静电夹头，其特征在于，所述绝缘体中具有发热电阻体。
CN200980106231.8A 2008-02-26 2009-02-26 晶片支承部及其制造方法、以及使用该晶片的静电夹头 Active CN101952952B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008045092 2008-02-26
JP2008-045092 2008-02-26
JP2008-079600 2008-03-26
JP2008079600 2008-03-26
PCT/JP2009/053505 WO2009107701A1 (ja) 2008-02-26 2009-02-26 ウェハ支持部材とその製造方法、及びこれを用いた静電チャック

Publications (2)

Publication Number Publication Date
CN101952952A true CN101952952A (zh) 2011-01-19
CN101952952B CN101952952B (zh) 2013-01-30

Family

ID=41016089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980106231.8A Active CN101952952B (zh) 2008-02-26 2009-02-26 晶片支承部及其制造方法、以及使用该晶片的静电夹头

Country Status (6)

Country Link
US (1) US8503155B2 (zh)
JP (2) JP5108933B2 (zh)
KR (1) KR101259484B1 (zh)
CN (1) CN101952952B (zh)
TW (1) TWI478275B (zh)
WO (1) WO2009107701A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104956474A (zh) * 2013-01-30 2015-09-30 京瓷株式会社 试样保持件以及使用了该试样保持件的等离子体蚀刻装置
CN105448796A (zh) * 2014-09-29 2016-03-30 盛美半导体设备（上海）有限公司 卡盘
TWI582061B (zh) * 2014-09-04 2017-05-11 Ngk Insulators Ltd Wafer fixed table and its preparation method

Families Citing this family (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5507198B2 (ja) * 2009-10-26 2014-05-28 新光電気工業株式会社 静電チャック
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US9859142B2 (en) 2011-10-20 2018-01-02 Lam Research Corporation Edge seal for lower electrode assembly
US9869392B2 (en) 2011-10-20 2018-01-16 Lam Research Corporation Edge seal for lower electrode assembly
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
KR101430745B1 (ko) * 2012-10-31 2014-09-23 세메스 주식회사 정전 척 및 기판 처리 장치
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9040422B2 (en) 2013-03-05 2015-05-26 Applied Materials, Inc. Selective titanium nitride removal
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
US9493879B2 (en) 2013-07-12 2016-11-15 Applied Materials, Inc. Selective sputtering for pattern transfer
US10068783B2 (en) 2013-08-26 2018-09-04 Kyocera Corporation Sample holder
US9773648B2 (en) 2013-08-30 2017-09-26 Applied Materials, Inc. Dual discharge modes operation for remote plasma
KR101458864B1 (ko) * 2013-09-30 2014-11-07 (주)엘케이솔루션 정전척
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9520303B2 (en) 2013-11-12 2016-12-13 Applied Materials, Inc. Aluminum selective etch
US9245762B2 (en) 2013-12-02 2016-01-26 Applied Materials, Inc. Procedure for etch rate consistency
US10090211B2 (en) 2013-12-26 2018-10-02 Lam Research Corporation Edge seal for lower electrode assembly
US9499898B2 (en) 2014-03-03 2016-11-22 Applied Materials, Inc. Layered thin film heater and method of fabrication
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
KR20160015510A (ko) * 2014-07-30 2016-02-15 삼성전자주식회사 정전척 어셈블리, 이를 구비하는 반도체 제조장치, 및 이를 이용한 플라즈마 처리방법
US9496167B2 (en) 2014-07-31 2016-11-15 Applied Materials, Inc. Integrated bit-line airgap formation and gate stack post clean
US9659753B2 (en) 2014-08-07 2017-05-23 Applied Materials, Inc. Grooved insulator to reduce leakage current
US9553102B2 (en) 2014-08-19 2017-01-24 Applied Materials, Inc. Tungsten separation
US9355862B2 (en) 2014-09-24 2016-05-31 Applied Materials, Inc. Fluorine-based hardmask removal
US9613822B2 (en) 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
JP6413646B2 (ja) * 2014-10-31 2018-10-31 住友大阪セメント株式会社 静電チャック装置
JP6321522B2 (ja) * 2014-11-05 2018-05-09 日本特殊陶業株式会社 加熱装置
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US9502258B2 (en) 2014-12-23 2016-11-22 Applied Materials, Inc. Anisotropic gap etch
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
WO2017051748A1 (ja) * 2015-09-25 2017-03-30 住友大阪セメント株式会社 静電チャック装置
JP6580975B2 (ja) * 2015-12-18 2019-09-25 日本特殊陶業株式会社 静電チャックの製造方法
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US9721789B1 (en) 2016-10-04 2017-08-01 Applied Materials, Inc. Saving ion-damaged spacers
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
JP6715388B2 (ja) * 2017-03-29 2020-07-01 京セラ株式会社 試料保持具
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
JP6905399B2 (ja) * 2017-06-23 2021-07-21 新光電気工業株式会社 基板固定装置
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
JP6854895B2 (ja) * 2017-07-14 2021-04-07 信越化学工業株式会社 高熱伝導性のデバイス基板およびその製造方法
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
JP6616363B2 (ja) * 2017-09-05 2019-12-04 日本特殊陶業株式会社 保持装置
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
CN111684579B (zh) * 2018-03-13 2023-07-25 日本碍子株式会社 晶片保持台
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
JP7020221B2 (ja) * 2018-03-20 2022-02-16 住友大阪セメント株式会社 静電チャック装置
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
JP6583897B1 (ja) * 2018-05-25 2019-10-02 ▲らん▼海精研股▲ふん▼有限公司 セラミック製静電チャックの製造方法
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
CN110911332B (zh) * 2018-09-14 2022-11-25 北京北方华创微电子装备有限公司 静电卡盘
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
JP7344759B2 (ja) * 2019-10-31 2023-09-14 京セラ株式会社 静電チャック装置
JP7551670B2 (ja) 2022-01-12 2024-09-17 日本特殊陶業株式会社 保持装置
WO2023220681A1 (en) * 2022-05-12 2023-11-16 Watlow Electric Manufacturing Company Hybrid shaft assembly for thermal control in heated semiconductor pedestals

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335731A (ja) * 1994-06-07 1995-12-22 Fujitsu Ltd 吸着装置およびその製造方法
US5844309A (en) * 1995-03-20 1998-12-01 Fujitsu Limited Adhesive composition, semiconductor device using the composition and method for producing a semiconductor device using the composition
JP2000100916A (ja) * 1998-09-18 2000-04-07 Tomoegawa Paper Co Ltd 静電チャック装置
JP2000109916A (ja) 1998-10-05 2000-04-18 Denki Kagaku Kogyo Kk 鉄鋼添加剤
JP2001274229A (ja) * 2000-03-24 2001-10-05 Ibiden Co Ltd 静電チャックの製造方法およびセラミックヒータの製造方法
TW492135B (en) * 2000-05-25 2002-06-21 Tomoegawa Paper Co Ltd Adhesive sheets for static electricity chuck device, and static electricity chuck device
JP3979792B2 (ja) * 2000-05-25 2007-09-19 株式会社巴川製紙所 静電チャック装置用接着シート及び静電チャック装置
JP4311600B2 (ja) * 2001-01-30 2009-08-12 日本碍子株式会社 静電チャック用接合構造体及びその製造方法
JP4252231B2 (ja) * 2001-09-05 2009-04-08 日本碍子株式会社 半導体ウェハー支持部材接合体の製造方法および半導体ウェハー支持部材接合体
JP4507488B2 (ja) * 2001-11-12 2010-07-21 日立化成工業株式会社 接合材料
US7479304B2 (en) * 2002-02-14 2009-01-20 Applied Materials, Inc. Gas distribution plate fabricated from a solid yttrium oxide-comprising substrate
JP2003258065A (ja) * 2002-02-27 2003-09-12 Kyocera Corp ウエハ載置ステージ
JP4003932B2 (ja) 2002-03-07 2007-11-07 日本碍子株式会社 セラミックス−金属接合体
JP4034096B2 (ja) * 2002-03-19 2008-01-16 日本碍子株式会社 半導体支持装置
JP4666903B2 (ja) * 2003-11-26 2011-04-06 京セラ株式会社 ウェハ支持部材
JP4409373B2 (ja) 2004-06-29 2010-02-03 日本碍子株式会社 基板載置装置及び基板温度調整方法
JP4704828B2 (ja) * 2004-09-29 2011-06-22 積水化学工業株式会社 ウエハ貼着用粘着シート及びダイ接着用接着剤層付きｉｃチップの製造方法
JP2006179693A (ja) * 2004-12-22 2006-07-06 Shin Etsu Chem Co Ltd ヒータ付き静電チャック
US7718029B2 (en) * 2006-08-01 2010-05-18 Applied Materials, Inc. Self-passivating plasma resistant material for joining chamber components

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104956474A (zh) * 2013-01-30 2015-09-30 京瓷株式会社 试样保持件以及使用了该试样保持件的等离子体蚀刻装置
CN104956474B (zh) * 2013-01-30 2017-11-24 京瓷株式会社 试样保持件以及使用了该试样保持件的等离子体蚀刻装置
TWI582061B (zh) * 2014-09-04 2017-05-11 Ngk Insulators Ltd Wafer fixed table and its preparation method
US10037910B2 (en) 2014-09-04 2018-07-31 Ngk Insulators, Ltd. Wafer holder and method for manufacturing the same
CN105448796A (zh) * 2014-09-29 2016-03-30 盛美半导体设备（上海）有限公司 卡盘

Also Published As

Publication number Publication date
US20110058303A1 (en) 2011-03-10
TW200949989A (en) 2009-12-01
WO2009107701A1 (ja) 2009-09-03
CN101952952B (zh) 2013-01-30
KR20100114936A (ko) 2010-10-26
JP5421402B2 (ja) 2014-02-19
JP2012129539A (ja) 2012-07-05
JPWO2009107701A1 (ja) 2011-07-07
KR101259484B1 (ko) 2013-05-06
TWI478275B (zh) 2015-03-21
US8503155B2 (en) 2013-08-06
JP5108933B2 (ja) 2012-12-26

Similar Documents

Publication Publication Date Title
CN101952952B (zh) 晶片支承部及其制造方法、以及使用该晶片的静电夹头
EP3358614B1 (en) Circuit substrate and semiconductor device
EP3398205B1 (en) Bonded substrate and method for manufacturing bonded substrate
US11270926B2 (en) Heat sink and method for manufacturing same
US11646243B2 (en) Heat sink and method for manufacturing same
US6365879B1 (en) Wafer holder for semiconductor manufacturing apparatus
US7353979B2 (en) Method of fabricating substrate placing stage
US20090169726A1 (en) Body having a junction and method of manufacturing the same
KR20130079601A (ko) 압접 구조용 세라믹 히트 싱크재, 그를 이용한 반도체 모듈 및 반도체 모듈의 제조 방법
EP3595003A1 (en) Power module substrate with heat sink
JP7440944B2 (ja) 複合材料および放熱部品
US11145567B2 (en) Heat-radiating substrate
TWI267498B (en) Aluminum nitride conjugate body and method of producing the same
US20090090452A1 (en) Process for producing nonflat ceramic substrate
US20080060576A1 (en) Wafer Holder for Semiconductor Manufacturing Device and Semiconductor Manufacturing Device in Which It Is Installed
US20040178114A1 (en) Wafer holder for semiconductor manufacturing device and semiconductor manufacturing device in which it is installed
KR20230164796A (ko) 복합재료 및 이 복합재료를 포함하는 방열부품

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant