CN101924052A - 快速检测外延图形漂移缺陷的方法 - Google Patents

快速检测外延图形漂移缺陷的方法 Download PDF

Info

Publication number
CN101924052A
CN101924052A CN2009100574132A CN200910057413A CN101924052A CN 101924052 A CN101924052 A CN 101924052A CN 2009100574132 A CN2009100574132 A CN 2009100574132A CN 200910057413 A CN200910057413 A CN 200910057413A CN 101924052 A CN101924052 A CN 101924052A
Authority
CN
China
Prior art keywords
epitaxial patterns
defects
epitaxial
fast detecting
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009100574132A
Other languages
English (en)
Other versions
CN101924052B (zh
Inventor
杨欣
孙勤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2009100574132A priority Critical patent/CN101924052B/zh
Publication of CN101924052A publication Critical patent/CN101924052A/zh
Application granted granted Critical
Publication of CN101924052B publication Critical patent/CN101924052B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种快速检测外延图形漂移缺陷的方法，包括如下步骤：(1)光刻；(2)刻蚀定义出离子注入区图形；(3)采用小分子量利于低温激活的离子注入源进行离子注入，如硼，磷或砷离子注入；(4)去胶；(5)外延生长，对步骤(3)的注入离子进行激活；(6)怀特刻蚀；(7)用电子扫描电镜观测外延图形漂移缺陷。该方法可以简化整个检测流程，直接利用外延生长的温度对注入离子进行激活，可以快速有效地检测外延图形漂移缺陷。

Description

快速检测外延图形漂移缺陷的方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，具体涉及一种外延生长工艺中的检测方法，尤其涉及一种快速检测外延图形漂移缺陷的方法。
背景技术
为了提高双极器件和集成电路的性能，经常会在硅片表面生长一层非常纯的和衬底有相同单晶结构的硅表面，同时还要保持对杂质和浓度的控制。外延可以在重掺杂的衬底上生长一层轻掺杂的硅表面。这样在优化PN结的击穿电压的同时降低了集电极的电阻，在适中的电流强度下提高器件速度。在CMOS集成电路中，随着器件尺寸的不断缩小，外延的应用可以将闩锁效应降到最低。
外延的生长可能会伴随多种缺陷的生成，滑移线(slip)，堆叠错误(stacking fault)，自掺杂(auto-doping)等等。其中图形漂移也是常见的缺陷，包括图形漂移(pattern shift)，图形变形(pattern distortion)和图形平坦(pattern wash out)。
通常检测图形漂移需要以下的工艺流程：热氧化膜生长->光刻->刻蚀->锑离子注入->去胶->高温退火->外延生长->怀特刻蚀(Wright etch，溶液主要成分有硝酸铜Cu(NO3)2，氧化铬CrO3，氢氟酸HF，醋酸HAc和去离子水DI water)。其中由于采用锑离子注入需要至少1150℃以上的温度长时间退火才能将锑离子活化，同时通过怀特选择性刻蚀，最后进行电子扫描电镜检测，才能观测到注入区图形。同时由于锑离子注入本身的特殊性，大多数厂家都会单独限定注入机台，采用锑离子注入检测有可能会影响离子注入机的部分产能。
发明内容
本发明要解决的技术问题是提供一种快速检测外延图形漂移缺陷的方法，该方法可以简化整个检测流程，直接利用外延生长的温度对注入离子进行激活，可以快速有效地检测外延图形漂移缺陷。
为解决上述技术问题，本发明提供一种快速检测外延图形漂移缺陷的方法，包括如下步骤：
(1)光刻；
(2)刻蚀定义出离子注入区图形；
(3)采用小分子量利于低温激活的离子注入源进行离子注入，所述低温为1150℃以下；
(4)去胶；
(5)外延生长，对步骤(3)的注入离子进行激活；
(6)怀特刻蚀；
(7)用电子扫描电镜观测外延图形漂移缺陷。
步骤(1)采用KrF光刻胶，形成光刻胶的厚度为3000～20000埃。
步骤(2)采用干法刻蚀。
步骤(3)中所述的离子注入源为硼、磷、或砷。
步骤(3)采用硼离子10Kev～100Kev，1E12～1E16，倾斜0～7度角注入。
步骤(4)采用湿法洗净去胶。
步骤(5)中外延生长时的温度为700℃～1200℃，利用该温度对步骤(3)的注入离子进行激活。
步骤(6)采用的怀特刻蚀溶液由300ml氢氟酸、150ml硝酸、75g铬酸锰、10g硝酸铜、300ml去离子水和300ml醋酸组成，刻蚀速率大约0.96-1微米/分钟，对硅片图形注入区定位做横截面切片，该切片是怀特刻蚀外延层厚度的30％，之后用去离子水冲洗，再用氮气干燥。
和现有技术相比，本发明具有以下有益效果：通过改进的检测图形漂移流程：光刻->刻蚀->采用硼，磷，砷等小分子量利于低温(一般在1150℃以下)激活的离子注入源进行离子注入->去胶->外延生长->怀特刻蚀(Wright etch)->电子扫描电镜观测，可以简化整个检测流程，省去光刻前的热氧化膜生长(热氧化膜主要是为了降低大分子量的锑离子注入的损伤)，并且省去锑离子注入后高温退火激活的过程，直接利用外延生长的温度对硼，磷，砷等离子进行激活。实验数据证明，通过本发明可以快速检测外延图形漂移缺陷，为外延工艺调整、相关图形工艺的调整提供依据。
附图说明
图1是本发明的步骤(2)刻蚀定义离子注入区的示意图；
图2是本发明的步骤(7)用电子扫描电镜对怀特刻蚀后的横截面扫描示意图；
图3是根据图2的横截面扫描测量判断外延图形漂移的示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明中检测外延图形漂移采用以下工艺流程：
(1)光刻显影，采用KrF光刻胶(约为3000～20000埃)；
(2)刻蚀定义出离子注入区图形，采用干法刻蚀，见图1；
(3)采用硼，磷，砷等小分子量利于低温(一般在1150℃以下)激活的离子注入源进行离子注入，例如采用硼离子注入，硼离子10Kev～100Kev(电子伏特)，1E12～1E16(原子每平方厘米)，倾斜0～7度角注入；
(4)去胶，湿法洗净；
(5)外延生长，利用外延生长时的高温(700℃～1200℃)对硼离子进行激活，而不采用传统的炉管高温退火；
(6)怀特刻蚀(Wright etch)，对硅片图形注入区做横截面切片，进行怀特刻蚀；采用的怀特刻蚀溶液配比为：氢氟酸HF(300ml)+硝酸HNO3(150ml)+铬酸锰MCrO3(75g)+硝酸铜Cu(NO3)2(10g)+去离子水H2O(300ml)+醋酸HAc(300ml)，刻蚀速率接近1微米(um)/分钟，对硅片图形区域定位切开样品断面，制样后大约是怀特刻蚀外延层厚度的30％，之后用去离子水冲洗3分钟，氮气干燥；
(7)用电子扫描电镜观测外延图形漂移缺陷。如图2和图3所示，怀特刻蚀后的横截面扫描证明，通过本发明可以快速检测外延图形漂移缺陷，为外延工艺调整、相关图形工艺的调整提供依据。

Claims (8)

1.一种快速检测外延图形漂移缺陷的方法，其特征在于，包括如下步骤：
(1)光刻；
(2)刻蚀定义出离子注入区图形；
(3)采用小分子量利于低温激活的离子注入源进行离子注入，所述低温为1150℃以下；
(4)去胶；
(5)外延生长，对步骤(3)的注入离子进行激活；
(6)怀特刻蚀；
(7)用电子扫描电镜观测外延图形漂移缺陷。
2.如权利要求1所述的快速检测外延图形漂移缺陷的方法，其特征在于，步骤(1)采用KrF光刻胶，形成光刻胶的厚度为3000～20000埃。
3.如权利要求1所述的快速检测外延图形漂移缺陷的方法，其特征在于，步骤(2)采用干法刻蚀。
4.如权利要求1所述的快速检测外延图形漂移缺陷的方法，其特征在于，步骤(3)中所述的离子注入源为硼、磷、或砷。
5.如权利要求1或2所述的快速检测外延图形漂移缺陷的方法，其特征在于，步骤(3)采用硼离子10Kev～100Kev，1E12～1E16，倾斜0～7度角注入。
6.如权利要求1所述的快速检测外延图形漂移缺陷的方法，其特征在于，步骤(4)采用湿法洗净去胶。
7.如权利要求1所述的快速检测外延图形漂移缺陷的方法，其特征在于，步骤(5)中外延生长时的温度为700℃～1200℃，利用该温度对步骤(3)的注入离子进行激活。
8.如权利要求1所述的快速检测外延图形漂移缺陷的方法，其特征在于，步骤(6)采用的怀特刻蚀溶液由300ml氢氟酸、150ml硝酸、75g铬酸锰、10g硝酸铜、300ml去离子水和300ml醋酸组成，刻蚀速率为0.9-1微米/分钟，对硅片图形注入区定位做横截面切片，该切片是怀特刻蚀外延层厚度的30％，之后用去离子水冲洗，再用氮气干燥。
CN2009100574132A 2009-06-15 2009-06-15 快速检测外延图形漂移缺陷的方法 Active CN101924052B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100574132A CN101924052B (zh) 2009-06-15 2009-06-15 快速检测外延图形漂移缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100574132A CN101924052B (zh) 2009-06-15 2009-06-15 快速检测外延图形漂移缺陷的方法

Publications (2)

Publication Number Publication Date
CN101924052A true CN101924052A (zh) 2010-12-22
CN101924052B CN101924052B (zh) 2011-08-24

Family

ID=43338874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100574132A Active CN101924052B (zh) 2009-06-15 2009-06-15 快速检测外延图形漂移缺陷的方法

Country Status (1)

Country Link
CN (1) CN101924052B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104596829A (zh) * 2015-01-20 2015-05-06 苏州同冠微电子有限公司 硅片二次缺陷检测液及检测方法
CN108376655A (zh) * 2018-01-30 2018-08-07 北京世纪金光半导体有限公司 一种晶圆制造过程中检测缺陷的定位和跟踪方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4472341B2 (ja) * 2001-11-28 2010-06-02 アプライド マテリアルズ インコーポレイテッド 欠陥検出方法
JP2006112845A (ja) * 2004-10-13 2006-04-27 Ushio Inc パターン検査装置
CN100451632C (zh) * 2006-05-31 2009-01-14 西安电子科技大学 GaN单晶缺陷种类和密度的检测方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104596829A (zh) * 2015-01-20 2015-05-06 苏州同冠微电子有限公司 硅片二次缺陷检测液及检测方法
CN108376655A (zh) * 2018-01-30 2018-08-07 北京世纪金光半导体有限公司 一种晶圆制造过程中检测缺陷的定位和跟踪方法
CN108376655B (zh) * 2018-01-30 2021-05-11 北京世纪金光半导体有限公司 一种晶圆制造过程中检测缺陷的定位和跟踪方法

Also Published As

Publication number Publication date
CN101924052B (zh) 2011-08-24

Similar Documents

Publication Publication Date Title
US10354867B2 (en) Epitaxial wafer manufacturing method, epitaxial wafer, semiconductor device manufacturing method, and semiconductor device
CN1225797C (zh) 半导体器件及其制备方法
US10522667B2 (en) Silicon carbide epitaxial wafer, silicon carbide insulated gate bipolar transistor, and method of manufacturing the same
US9620615B2 (en) IGBT manufacturing method
CN103928320B (zh) 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法
JP3024584B2 (ja) 半導体装置の製造方法
CN103915334B (zh) 双层多晶硅双极型晶体管的制造方法
JP7389543B2 (ja) 窒化物半導体装置
CN101924052B (zh) 快速检测外延图形漂移缺陷的方法
CN108257861A (zh) 一种栅氧化层的制备方法及mos功率器件
CN102856194A (zh) 制造反向阻断绝缘栅双极晶体管的方法
CN101937941B (zh) 一种晶体硅太阳电池选择性发射结的制作方法
US10608078B2 (en) Bonded substrate for epitaxial growth and method of forming the same
CN108109916B (zh) 双极晶体管及其制作方法
CN104517837A (zh) 一种绝缘栅双极型晶体管的制造方法
JP5544805B2 (ja) 半導体基板の製造方法
CN103426905B (zh) 半导体结构、具有其的半导体器件和用于制造其的方法
CN113013259A (zh) 一种低导通压降肖特基二极管结构及其制备方法
JPH0737893A (ja) 半導体装置およびその製造方法
CN101223641A (zh) Simox基板的制造方法以及由该方法得到的simox基板
US20150311327A1 (en) Itc-igbt and manufacturing method therefor
CN106298744B (zh) 功率器件的制备方法及功率器件
CN103000676A (zh) 侧向双极晶体管及其制备方法
CN103384910A (zh) 半导体器件的制造方法
CN106783982B (zh) 一种集成式高压碳化硅达林顿管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.