CN101903995A - 用于制造半导体芯片的方法以及半导体芯片 - Google Patents

用于制造半导体芯片的方法以及半导体芯片 Download PDF

Info

Publication number
CN101903995A
CN101903995A CN200880122155.5A CN200880122155A CN101903995A CN 101903995 A CN101903995 A CN 101903995A CN 200880122155 A CN200880122155 A CN 200880122155A CN 101903995 A CN101903995 A CN 101903995A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor body
interface
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880122155.5A
Other languages
English (en)
Other versions
CN101903995B (zh
Inventor
斯特凡·伊莱克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN101903995A publication Critical patent/CN101903995A/zh
Application granted granted Critical
Publication of CN101903995B publication Critical patent/CN101903995B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)
  • Weting (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明涉及一种用于制造多个半导体芯片(1)的方法。在衬底(8)上提供多个半导体本体(2)，其中所述半导体本体(2)通过间隙(25)相互隔开。提供具有多个突起部(35)的结构化载体(33)。将所述结构化载体(33)相对于所述衬底(8)定位成，使得所述结构化载体(33)的所述突起部延伸到所述半导体本体(2)之间的所述间隙(25)内，由此形成机械稳定的合成体(38)，所述合成体(38)包括所述衬底(8)和所述结构化载体(33)。将所述合成体(38)分割成多个半导体芯片(1)。此外，本发明涉及一种半导体芯片。

Description

用于制造半导体芯片的方法以及半导体芯片
技术领域
本申请涉及一种用于制造半导体芯片的方法以及一种半导体芯片。
该专利申请要求德国专利申请10 2007 061 469.3和10 2008 014121.6的优先权，所述德国专利申请的公开内容通过引用并入本文。
背景技术
在半导体芯片工作时，损耗过程能够导致半导体芯片的急剧加热。例如能够在比如VECSEL(垂直外腔面发射激光器)的光泵浦半导体激光器中，在为了产生辐射而设有的激活区内出现超过150°的温度升高。
在半导体芯片内，这能够导致折射率梯度，这能够导致所谓的“热透镜”的在多数情况下不希望的构成。此外，半导体的急剧温升能够导致，半导体激光器的光输出功率在泵功率提高时不继续增加(热滚动)。
发明内容
本发明的目的是，提供一种方法，借助所述方法能够制造半导体芯片，在所述半导体芯片中能够更好地导散在激活区内产生的热量。此外，应该能够提供一种具有尤其是在散热方面改善了的性质的半导体芯片。
该目的通过根据独立权利要求的制造方法或半导体芯片得以实现。有利的实施方式和改进形式是从属权利要求的主题。
根据一种实施形式，在用于制造多个半导体芯片的方法中，在衬底上提供多个半导体本体，其中半导体本体通过间隙相互隔开。提供具有多个突起部的结构化载体。将结构化载体相对于衬底定位成，使得结构化载体的突起部延伸到半导体本体之间的间隙内。制造机械稳定的合成体，所述合成体包括衬底和结构化载体。该合成体被分割成多个半导体芯片。
在这种情况下，该方法不必以上述顺序来进行。
通过该方法能够简单地制造半导体芯片，所述半导体芯片包括结构化载体的一部分并且适当地包括各一个半导体本体。借助于结构化载体形成使半导体本体机械稳定的芯片载体。
突起部尤其用于使芯片载体机械稳定。在突起部之间的区域内，即在其中固定有半导体本体的区域内，芯片载体能够特别薄地构成。因此能够制造半导体芯片，在所述半导体芯片中，芯片载体的热阻降低，因此，在半导体芯片工作时产生的热量能够更好地从半导体本体中导散。因此能够提高产生辐射的效率。此外，能够减少在半导体本体内构成热透镜的危险。
此外，通过突起部确保足够的稳定性，使得能够可靠地装配半导体芯片。半导体芯片例如能够装配在用于光电子的结构元件的壳体内或例如印刷电路板的装配载体上。
半导体本体最好总是具有半导体层序列，所述半导体层序列此外优选包括为了产生辐射而设有的激活区。半导体层序列最好外延地，例如借助于MBE(分子束外延)或MOVPE(金属有机物气相外延)，淀积在生长衬底上。
在优选的实施方式中，结构化载体借助于突起部格栅状结构化地构成。这尤其在半导体芯片矩阵状地构成在衬底上时是适当的。
最好在结构化载体的突起部的区域内进行合成体的分割。以这种方式能够制造具有芯片载体的半导体芯片，在所述半导体芯片中，芯片载体在边缘区域具有增加的厚度。换言之，芯片载体能够具有构成框形的加强部，所述加强部能够在横向方向上最好完全地环绕半导体本体。因此能够简单地实现，芯片载体在具有良好的机械稳定性的同时具有低热阻。
在优选的实施方式中，通过局部地去除在突起部之间的载体材料来构成突起部。优选借助于微结构化，比如机械地，例如借助于锯开，或者化学地，例如借助于湿化学或干化学的蚀刻来构成突起部。
结构化载体最好包含具有高的导热性的材料。此外，载体材料最好可靠地且以简单的方式结构化。
包含半导体材料或由半导体材料组成的载体是尤其适合的。相对于金属载体，基于半导体材料的载体的特征在于简单的可结构化性，并且此外能够简单地被减薄。结构化载体例如能够包含硅、锗或砷化镓，或者由这样的材料组成。硅的特征尤其在于良好的可微结构化，并且可作为大面积的以及低成本的载体材料使用。
合成体在分割前最好具有界面，半导体本体设置并且此外优选固定在所述界面上。突起部最好设置在界面的与半导体本体相同的一侧上。
在合成体中，突起部能够沿垂直于界面延伸的方向突出于半导体本体。突起部的垂直的伸展越大，半导体芯片能够越稳定地构成，而在这种情况下，不增大芯片载体的热阻。
在优选的实施方式中，合成体在界面的远离半导体本体的一侧被减薄。因此，在合成体中，能够更进一步地减小芯片载体的在半导体本体下方的厚度。
在优选的改进形式中，在减薄后，合成体的在远离半导体本体的一侧的垂直于界面的伸展在大于等于5μm和小于等于70μm之间，优选在大于等于10μm和小于等于50μm之间，特别优选在大于等于10μm和小于等于30μm之间。芯片的在半导体本体下方的垂直的伸展越小，芯片载体的热阻越低。另一方面，通过沿着该方向的较大的伸展，促进芯片载体的机械稳定性。
在优选的实施方式中，在减薄后，合成体的在界面的面向半导体本体的一侧的垂直于界面的伸展大于在远离半导体本体的一侧。通过减薄也能够制造半导体芯片，在所述半导体芯片中，在半导体本体的区域内的芯片载体具有特别小的厚度，并且同时由于在界面的面向半导体本体的一侧的相当大的垂直的伸展，芯片载体具有高的机械稳定性。
在优选的改进形式中，在减薄后，合成体的在界面的面向半导体本体的一侧的垂直于界面的伸展是在远离半导体本体的一侧的至少1.5倍，特别优选为2倍。因此，能够进一步提高芯片载体的在具有良好的散热的同时的机械稳定性。
在实施方式变形方案中，借助于结构化载体形成界面。因此，半导体本体设置在结构化载体上。
此外，借助于结构化载体形成的芯片载体能够总是一体地构成。
在优选的改进形式中，合成体的在制造时的突起部与衬底隔开。因此，具有半导体本体的衬底的相对于结构化载体的定位能够如此进行，使得半导体本体固定在界面上，其中突起部没有完全地延伸到衬底的间隙内。因此，在间隙的区域内保留有在结构化载体的突起部和衬底之间的自由空间。因此在合成体中，衬底和结构化载体的机械连接能够只是通过半导体本体来进行。
在优选的实施方式中，在结构化载体相对于衬底定位前，间隙构成为，使得该间隙延伸到衬底内。因此，在构成合成体时，衬底已经预先结构化。间隙优选延伸到衬底内至少10μm，特别优选至少20μm。
衬底能够为用于半导体层序列的生长衬底。因此，间隙不但延伸到半导体本体的最好外延地生长的半导体层序列内，而且延伸到生长衬底内。
间隙和突起部的横向构造适当地相互匹配，使得衬底和结构化载体能够梳状地相互接合。
在制成合成体后，生长衬底能够至少局部地被减薄或被去除。在这种情况下，能够借助于结构化载体使半导体本体机械稳定。为此，不再需要生长衬底。
在其中生长衬底至少局部地被减薄或被去除的半导体芯片也称为薄膜半导体芯片。
此外，薄膜半导体芯片，例如薄膜发光二极管芯片，能够在本申请的范围内具有下面的特征中的至少一个：
-在半导体本体的转向例如芯片载体的载体元件的第一主面上涂覆镜面层，所述半导体本体包括具有激活区的半导体层序列，尤其是外延层序列，或者镜面层构成为，例如作为布拉格镜(Bragg-Spiegel)集成在半导体层序列中，所述镜面层将在半导体层序列中产生的辐射的至少一部分反射回该半导体层序列内；
-半导体层序列的厚度在20μm的范围内，尤其是在10μm的范围内；并且/或者
-半导体层序列包含至少一个具有至少一个面的半导体层，所述面具有混合结构，所述混合结构最好构成为光学混合结构，并且此外所述混合结构在理想情况下导致光线在半导体层序列内近似各态历经地分布，也就是说，其具有尽可能各态历经地随机的散射特性。
例如在I.Schnitzer et al.，Appl.Phys.Lett.63(16)，18.Oktober1993，2174-2176中说明了薄膜发光二极管的基本原理，就这点而言，其公开内容通过引用并入本申请中。
在另一个优选的实施方式中，合成体内的结构化载体被减薄，使得结构化载体的在突起部之间的区域内的厚度在大于等于5μm和小于等于70μm之间，优选在大于等于10μm和小于等于50μm之间，特别优选在大于等于10μm和小于等于30μm之间。结构化载体的对于在半导体芯片工作时散热具有决定性作用的厚度能够通过被减薄而减小，从而能够增加半导体芯片的性能。
在优选的改进形式中，在制造机械稳定的合成体之前，在半导体本体和/或界面上，例如在突起部之间的结构化载体上，涂覆连接层。连接层例如能够包含焊料或粘合剂。
很大程度上能够在界面和半导体本体之间设有浸润层。通过浸润层能够简单地实现半导体本体的机械稳定的固定。尤其能够在半导体本体上涂覆连接层，并且在界面上涂敷浸润层，或者反之亦然。
在可替代的实施方式变形方案中，界面借助于衬底形成。在这种情况下，半导体本体最好在制造机械稳定的合成体之间就已经设置在衬底上，并且此外优选固定在该衬底上。在这种情况下，衬底最好与用于半导体层序列的生长衬底不同。在固定半导体本体后，用于半导体层序列的生长衬底能够局部地或完全地被去除或被减薄。在这种情况下，能够通过衬底使半导体本体机械稳定。
衬底最好包含具有高的导热性的材料。衬底例如能够包含的半导体，例如硅、锗或砷化镓，或者由这样的材料组成。
可替代或可补充的是，衬底能够包含如镍、钼或钽的金属，或者由金属组成。这样的衬底能够在非常小的厚度的情况下就已经具有高的稳定性。
此外，衬底也能够包含例如氮化铝或氮化硼的陶瓷。陶瓷材料能够在具有高的导热性的同时具有高的机械稳定性。
在优选的改进形式中，在合成体中，结构化载体在突起部之间的区域内与半导体本体隔开。因此在合成体中，结构化载体不直接邻接半导体本体。
在制造合成体时，结构化载体的突起部最好材料接合地与衬底连接。在材料接合的连接中，连接件，优选预制的连接件，借助于原子力和/或分子力结合。优选的是，材料接合的连接借助于例如粘合剂或焊料的固定层来形成。因此，突起部能够在制造合成体时借助于固定层与衬底连接。
在优选的实施方式中，在突起部之间的区域内制成合成体后，结构化载体被完全去除。因此，只有结构化载体的突起部保留在合成体内。
芯片载体能够借助于衬底和在衬底上借助于连接层固定的突起部来形成。借助于通过突起部的机械稳定，芯片载体能够构成为，使得在上面设置有半导体本体的衬底能够尽可能地被减薄。借助于通过突起部的加强部避免如此薄的衬底的断裂危险。
在优选的改进形式中，在合成体内的衬底被减薄，使得衬底的厚度在大于等于5μm和小于等于70μm之间，优选在大于等于10μm和小于等于50μm之间，特别优选在大于等于10μm和小于等于30μm之间。因此能够简单地减小芯片载体的在半导体芯片下方的厚度。因此在工作时，在半导体本体内，尤其是在激活区内产生的热量能够以改善的方式通过芯片载体从半导体芯片中导散。通过改善的散热，能够在工作时降低在半导体本体内的，尤其是在激活区内的温度。因此，能够降低在例如由于提高的非辐射重组合产生辐射时的热感应的损失。此外，能够避免在半导体本体内构成热透镜。
合成体的减薄，尤其是衬底的减薄和/或结构化载体的减薄，并且/或者在需要时生长衬底的去除或减薄，尤其能够热地，例如借助于磨削、研磨或抛光，并且/或者化学地，例如借助于湿化学或干化学蚀刻来进行。可替代或可补充的是，也能够使用相干辐射，例如以激光剥离法(laser lift-off，LLO)。
根据一种实施形式，半导体芯片具有半导体本体和带有界面的芯片载体。半导体本体固定在界面上。芯片载体在界面的面向半导体本体的一侧具有至少一个突起部，所述突起部沿垂直于界面的方向突出于半导体本体。
半导体本体最好具有半导体层序列，所述半导体层序列此外优选包括激活区。
为此突起部用于使芯片载体机械稳定。突起部最好构成为，使得芯片载体在半导体本体下方的区域内具有小的厚度。因此改善在半导体芯片工作是产生的热量通过芯片载体的导散。
为此，在平坦的芯片载体中，尤其是在基于半导体材料的芯片载体中不同的是，相同的厚度不再确保足够的机械稳定性。因此，借助于突起部，能够在良好的机械稳定性的情况下，尽可能减少芯片载体的对于散热起决定性作用的厚度。
在优选的实施方式中，至少一个突起部在横向方向上环绕半导体芯片。因此，突起部能够构成框形。
在半导体本体的区域内，尤其是在半导体本体下方，芯片载体的厚度最好在大于等于5μm和小于等于70μm之间，特别优选在大于等于10μm和小于等于50μm之间，最优选在大于等于10μm和小于等于30μm之间。
为此不同的是，传统的基于半导体材料的平坦的芯片载体的厚度至少为100μm，以便确保足够的机械稳定性。在半导体本体下方的对于散热起决定性作用的区域内，所述芯片载体的厚度相对于芯片载体的边缘区域减小。因此，在芯片载体具有相同的总高度的情况下，也能够显著地改善从半导体本体的散热。
在优选的实施方式中，芯片载体的在界面的面向半导体本体的一侧的垂直于界面的伸展大于在远离半导体本体的一侧。因此，芯片载体的机械稳定性主要借助于至少一个突起部实现，所述突起部从界面观察设置在半导体本体侧。
优选的是，芯片载体的在界面的面向半导体本体的一侧的垂直于界面的伸展为芯片载体的在界面的远离半导体本体的一侧的伸展的至少1.5倍，特别优选至少为2倍。
在优选的实施方式中，突起部的在横截面内的最大的横向伸展最好在大于等于50μm和小于等于1mm之间，特别优选在大于等于100μm和小于等于300μm之间。因此，在具有良好的机械稳定性的同时，能够简单地实现芯片载体的小的尺寸。
芯片载体，尤其是突起部，最好包含半导体材料，例如硅、锗或砷化镓，或者由这样的材料组成。硅的特征尤其在于良好的可微结构化。
在实施方式变形方案中，芯片载体具有至少两部分，所述两部分材料接合地，尤其是通过固定层相互连接。界面最好在芯片载体的部分之间的分界面内延伸。芯片载体例如能够具有载体部分和稳定部分，其中载体部分的主面形成界面，在所述界面上设置有半导体本体。稳定部分，最好是构成框形的稳定部分，能够借助于突起形成，并且此外设置在载体部分的与半导体芯片相同的主面上。
稳定部分和载体部分在材料方面能够相互不同。因此，例如能够在良好的可结构化性方面选择用于稳定部分的材料，并且在高的导热性方面选择用于载体部分的材料。稳定部分最好包含与结构化载体相关联的所述半导体材料中的一种，例如硅，或者由这样的材料组成。载体部分尤其能够包含于衬底相关联的所述材料中的一种，如例如锗的半导体、陶瓷或金属，或者由这样的材料组成。
可替代的是，稳定部分和载体部分在材料方面能够同类地构成。
在可替代的实施方式变形方案中，芯片载体一体地构成。在这种情况下，能够省去在载体部分和稳定部分之间的固定层。
在优选的实施方式中，至少一个突起部从半导体本体方面具有垂直于界面延伸的侧壁。这样的侧壁例如能够借助于干化学蚀刻制成。
通过垂直的侧壁，芯片载体的横向伸展在半导体本体的尺寸相同的情况下减小到最低程度。
可替代的是，至少一个突起部从半导体本体方面具有侧壁，所述侧壁以相对于界面的不同于90°的角度延伸。在这种情况下，突起部最好随着相对于界面增加的距离逐渐变细。
相对于界面的角度最好在大于等于30°和小于等于60°之间。这样的侧壁尤其可借助于湿化学蚀刻简单地制成。
在优选的改进形式中，芯片载体在界面的远离半导体本体的一侧具有为半导体芯片的固定而设有的装配面。因此，芯片载体设置在装配面和半导体本体之间。
半导体芯片设计成最好用于产生辐射。在这种情况下，半导体芯片在工作时光泵浦，或者在存在外部电压时产生辐射。
此外，半导体芯片优选包含III-V族半导体材料。这样的族半导体材料特别适合于紫外光谱范围经过可见光谱范围直至红外光谱范围的辐射产生。
半导体芯片能够设计成用于产生相干辐射，并且例如构成为表面发射半导体激光器，例如VCSEL(垂直腔面发射激光器)、VECSEL(垂直外腔面发射激光器)，或者构成为盘形激光器(disk laser)。此外，半导体芯片也能够构成为边缘发射半导体激光器。
可替代或可补充的是，也能够设有用于产生非相干辐射的半导体芯片。为此，半导体芯片例如能够构成为发光二极管芯片(LED-Chip)。
为了产生部分相干的辐射，半导体芯片例如能够构成为RCLED(谐振腔发光二极管)芯片。
上述方法特别适合于制造所述半导体芯片。因此，与方法相关地说明的特征也能够用于半导体芯片，并且反之亦然。
附图说明
其它的特征、有利的实施方式和实用性可从下面的与附图相关的实施例的描述中获得。
附图示出：
图1A至1G借助于以截面图示意地示出的中间步骤示出用于制造多个半导体芯片的方法的第一实施例；
图2A至2F借助于以截面图示意地示出的中间步骤示出用于制造多个半导体芯片的方法的第二实施例；
图3A和3B示出用于半导体芯片的第一实施例的示意的截面图(图3A)以及相关的俯视图(图3B)；以及
图4A和4B示出用于半导体芯片的第二实施例的示意的截面图(图4A)和相关的俯视图(图4B)。
具体实施方式
在图中，相同的、相同种类的和起相同作用的元件设有相同的附图标记。
附图分别为示意的图示，并且因此并非一定是成比例的。相反，为了清楚说明，相当小的元件并且尤其是层厚度能够以放大的方式示出。
在图1A中示出衬底8的截面，在所述衬底8上提供有多个半导体本体2。在所示截面中，两个半导体本体2并排地设置。
半导体本体2最好总是包括半导体层序列。在半导体层序列中能够构成有用于产生辐射而设有的激活区(未清楚地示出)。半导体层序列最好外延地，例如借助于MOVPE或MBE制成。在这种情况下，衬底8能够用作用于半导体本体2的半导体层序列的生长衬底。但是不同的是，半导体本体2也能够提供在不同于生长衬底的衬底上。
半导体本体2通过间隙25在横向方向上相互隔开。间隙25在半导体本体侧延伸到衬底8内。间隙能够延伸到衬底至少10μm，优选至少20μm。间隙25尤其能够化学地，例如借助于湿化学或干化学的蚀刻来形成。在半导体本体2的远离衬底8的一侧构成有连接层4。借助于连接层，半导体本体能够简单地固定在载体上。
连接层4例如能够构成为焊料层，并且此外优选能够包含例如金、锡或铟的金属，或者金属合金，尤其是具有所述金属中的至少一种的金属合金。
此外，在图1A中示出具有多个突起部35的结构化载体33的截面。突起部最好通过微结构化制成，其中最好为平坦的载体的在突起部之间的载体材料被去除。例如能够机械地和/或化学地，例如借助于湿化学和干化学蚀刻进行去除。
结构化载体优选包含具有良好的可微结构化、良好的导热性和/或高的机械稳定性的材料，或者由这样的材料组成。
结构化载体最好尤其包含半导体材料，或者由半导体材料组成。例如硅、锗或砷化镓都是适合的。
结构化载体33具有界面30，所述界面设计成用于将半导体本体2固定在结构化载体33上。在界面上构成有浸润层45。借助于浸润层能够简单地形成半导体本体2的在结构化载体33上的机械稳定的固定。浸润层45能够构成在突起部35之间的区域内，或者完全平面地在结构化载体上延伸。
如在图1B中所示，衬底8借助在半导体本体2和结构化载体之间的已经构成的间隙25相互定位成，使得结构化载体33的突起部35延伸到间隙25内。因此，衬底8和结构化载体33相互梳状地接合。借助于连接层4制成机械稳定的合成体38，所述合成体包括结构化载体33和衬底8。突起部35的伸展沿垂直方向，即沿垂直于结构化载体33的主延伸平面延伸的方向，与间隙25相匹配成，使得在合成体内的突起部35与衬底8隔开。因此，衬底8只是通过半导体本体2与结构化载体33机械地连接。因此简化了衬底8的随后的去除。
因此，突起部35在制成合成体38之前已经构成。突起部能够在半导体本体侧具有侧壁350，所述侧壁倾斜于界面30延伸。相对于界面的角度优选在大于等于30°和小于等于60°之间。在由硅组成的载体中，例如能够借助于各向异性的湿化学蚀刻以简单的方式形成大约54°的角度。
在制成合成体后，如在图1C和1D中所示，去除衬底8。在所示实施例中，如图1C所示，首先在机械的步骤中进行去除，其中衬底在剩余厚度上被减薄。机械的减薄例如能够借助于磨削、研磨或抛光来进行。
衬底的保留的部分能够在随后的，最好是化学的步骤中去除。这例如能够借助于湿化学或干化学蚀刻来进行。在去除衬底8后，相邻的半导体本体2仅仅还通过结构化载体33机械地相互连接。
在垂直方向上，突起部35突出于半导体本体2。从现在起，结构化载体33有助于半导体本体2的机械稳定。为此，不再需要衬底8。
在远离半导体本体2的一侧，结构化载体33能够被减薄。优选的是，结构化载体被减薄，使得结构化载体的在突起部之间的区域内的厚度在大于等于5μm和小于等于70μm之间，优选在大于等于10μm和小于等于50μm之间，最优选在大于等于10μm和小于等于30μm之间。在这种情况下，突起部35有助于结构化载体的机械稳定。因此，在半导体本体2的下方的区域内，结构化载体在厚度上被减薄，在减薄时，在没有突起部的情况下，即在平坦的载体的情况下，不再确保足够的机械稳定性。
在界面30方面，在减薄后，合成体38的在面向半导体本体2的一侧的伸展大于在远离半导体本体2的一侧。优选的是，在减薄后，合成体的在界面的面向半导体本体的一侧的垂直于界面的伸展是在远离半导体本体的一侧的至少1.5倍，特别优选至少为2倍。
在减薄的结构化载体33上，在远离半导体本体2一侧能够构成有装配层6。在这种情况下，合成体38的每个区域内，半导体芯片来自于所述区域，分别具有装配层。为了将半导体芯片简单地固定在例如印刷电路板上、散热器上或用于光电子的结构元件的壳体内，设有装配层。
装配面最好包含金属，例如金、铂、钛、银、铝或铟，或者具有所述金属中的至少一种的金属合金。
如在图1G中所示，合成体38被分割成多个分开的半导体芯片1。例如能够借助于劈开、折断或锯开进行分割。化学方法，例如湿化学或干化学蚀刻，也能够用于分割。
在这种情况下，在结构化载体33的构成有突起部35的区域内进行分割。因此，以简单的方式确保结构化载体33的足够的机械稳定性。
因此，在所述方法中，半导体本体2的在相应的芯片载体3上的固定还能够在晶片合成体中进行，使得通过该方法能够同时制造多个半导体芯片。
用于制造多个半导体芯片的方法的第二实施例借助于在图2A至2F中以示意的截面图示出中间步骤来说明。
如在图2A中所示，在衬底8上提供有多个并排地设置的半导体本体2。半导体本体分别通过间隙25相互隔开。
间隙25延伸至界面30，在所述界面上设置有半导体本体2。
半导体本体2借助于连接层4固定在衬底8上。因此，衬底8与用于半导体本体2的半导体层序列的生长衬底不同。
衬底最好包含具有高的导热性的金属。衬底例如能够包含如硅、锗或砷化镓的半导体，或者由这样的材料组成。
可替代或可补充的是，衬底能够包含如镍、钼或钽的金属，或者由金属组成。这样的衬底能够在非常小的厚度的情况下就已经具有高的稳定性。
此外，衬底也能够包含例如氮化铝或氮化硼的陶瓷。陶瓷材料能够在具有高的导热性的同时具有高的机械稳定性。
在这种情况下，半导体本体2的在最好为平坦的衬底8上的固定能够在晶片合成体中进行。也就是说，在半导体芯片层序列外延生长后，在生长衬底上，半导体层序列固定在衬底8上，半导体本体2来自所述半导体层序列。在固定在衬底8上后，能够去除半导体层序列的生长衬底，使得半导体层序列保留在衬底8上。能够机械地和/或化学地进行去除。也能够使用相干辐射，例如以激光剥离法(laser lift-off，LLO)。
在去除生长衬底后，间隙25能够借助于湿化学或干化学蚀刻构成。
在半导体本体2的远离衬底8的一侧，各一个接触层7设置在半导体本体2上。接触层7有助于半导体本体2的外部的电接触。接触层例如能够借助于气相淀积或溅射制成，并且此外优选包含金属或金属合金。尤其是在不是设计成借助外部的电压进行工作的半导体芯片中也能够省去该接触层。
需要时，在去除生长彻底后能够在半导体本体2上实施更进一步的加工步骤。半导体本体2的分别远离衬底8的表面能够设置有粗糙部。因此，在LED半导体芯片中，能够改善产生的辐射的输出耦合效率。
此外，提供具有多个突起部35的结构化载体33。在这种情况下，尤其能够如与图1A相关地说明一样，进行结构化载体33的结构化。具有垂直延伸的侧壁350的突起部35最好借助于干化学蚀刻制成。
如在图2B中所示，结构化载体33和衬底8相互定位成，使得突起部35延伸到间隙25内。结构化载体33和衬底8借助于固定层5材料接合地相互连接。固定层例如能够包含粘结剂或焊料。
不同于与图1A至1G相关地说明的第一实施例，在该实施例中，界面30借助于衬底8的平坦的表面形成，在所述界面上设置有半导体本体2。突起部35和半导体本体2设置在衬底8的这个界面30上。
在合成体38内，结构化载体33在突起部35之间的区域内与半导体本体隔开。因此，半导体本体2和结构化载体33只是通过衬底8和固定层5相互机械地连接。
在制成合成体38后，衬底8在界面的远离半导体本体2的一侧被减薄。在图2C中示意地示出具有被减薄的衬底的合成体38。
衬底8在合成体内最好被减薄，使得衬底的厚度在大于等于5μm和小于等于70μm之间，优选在大于等于10μm和小于等于50μm之间，特别优选在大于等于10μm和小于等于30μm之间。
通过突起部35确保合成体38的机械稳定性。因此，衬底8能够在厚度上被减薄，所述厚度在不具有突起部的平坦的衬底的情况下，不再足够用于足够的机械稳定。
也能够以期望的最终厚度提供衬底来替代衬底的减薄。这尤其对于只能够相当困难地减薄的衬底而言，例如对于含有金属或含有陶瓷的衬底而言是适当的。
如与图1F相关地说明一样，在减薄的衬底上能够涂覆装配层6。这在图2D中示意地示出。
如图2E所示，结构化载体35被减薄成，使得在突起部35之间的区域内的结构化载体被完全去除。
结构化载体的这个局部的去除能够机械和/或化学地进行。
如在图2F中所示，合成体38被分为多个半导体芯片1。能够如与图1G相关地说明一样，进行分割。
所述方法不必以给出的顺序来实施。例如能够在结构化载体33被减薄前涂敷装配层6。
图3A和3B示出用于半导体芯片的第一实施例的示意的截面图(图3A)和相关的示意的俯视图(图3B)。
半导体芯片1包括半导体本体2和芯片载体3。因此，芯片载体为半导体芯片的一部分，并且使半导体本体2机械稳定。芯片载体3在远离半导体本体2的一侧上平坦地构成。因此简化了半导体芯片的装配。
半导体本体2包括半导体层序列，所述半导体层序列具有为了产生辐射而设有的激活区(未清楚地示出)。半导体层序列能够形成半导体本体。用于半导体本体的半导体层序列的生长衬底能够被去除。因此，半导体芯片1能够构成为薄膜半导体芯片。
半导体本体2借助于连接层4设置在芯片载体3的界面30上。
芯片载体3具有突起部35，所述突起部在横向方向上环绕半导体本体2。在这种情况下，突起部35构成为框形稳定。突起部35沿垂直方向突出于半导体本体2。芯片载体3借助于突起部机械稳定。以这种方式，芯片载体的在半导体本体2的下方构成的区域在良好的机械稳定性的情况下能够特别的薄。芯片载体的在半导体本体的下方的区域内的厚度最好在大于等于5μm和小于等于70μm之间，优选在大于等于10μm和小于等于50μm之间，最优选在大于等于10μm和小于等于30μm之间。在该区域内的芯片载体3越薄，在半导体芯片工作时产生的热量能够越好地从半导体本体2中导散。因此，半导体本体的温度，尤其是激活区的温度能够在工作时简单地降低。
芯片载体的在界面30的面向半导体本体的一侧的垂直的伸展，即突起部35的高度，最好为在远离半导体本体一侧的至少1.5倍，特别优选至少为2倍。突起部的垂直的伸展例如能够在大于等于50μm和小于等于80μm之间，而芯片载体3的在半导体本体2的下方的垂直伸展具有仅为10μm至30μm的厚度。因此，芯片载体的总高度大约为100μm。
因此，在界面30方面，芯片载体3在半导体本体侧的垂直伸展大于在界面的相对侧。因此，芯片载体对于散热起决定性作用的厚度减小。同时，芯片载体具有足够高的机械稳定性，以便将半导体芯片固定在为半导体芯片设有的装配位置上。例如能够在印刷电路板上、散热器上或用于光电子的结构元件的壳体内进行半导体芯片1的固定。
在该实施列中，芯片载体3一体地构成。此外，芯片载体3最好包含金属，所述金属具有高的导热性并且同时具有良好的微机械的可结构化性。
尤其优选的是，芯片载体3包含硅或者由硅组成。硅的特征在于特别好的，例如机械或化学的可结构化性。也能够使用如锗或砷化镓的其它的半导体材料。
在芯片载体3的远离半导体本体2的一侧，半导体芯片具有装配层6。装配层有助于半导体芯片的简单的可装配性。
在半导体本体侧，芯片载体3具有倾斜于界面30延伸的侧壁350。在这种情况下，突起部随着相对于界面增加的距离逐渐变细。
突起部35在横截面内最好具有小于半导体本体2的横向伸展的伸展。
此外，突起部35的在横截面内的最大的横向伸展最好在大于等于50μm和小于等于1mm之间，特别优选在大于等于100μm和小于等于300μm之间。
在半导体芯片的俯视图中，半导体本体2最好填充芯片载体3的基面的尽可能大的部分。这个比例越大，半导体芯片面积的比例也越大，在所述半导体芯片面积内能够有效地产生辐射。
在半导体芯片的俯视图中，半导体本体2最好覆盖芯片载体的基面的至少10％。例如在半导体本体的大小为0.3×0.3mm2时，芯片载体的基面的大小能够为大约0.7×0.7mm2。这相当于与大约18％的覆盖度。
半导体本体2，尤其是激活区，最好包含III-V族半导体材料。
III-V族半导体材料特别适合用于从紫外光谱范围(InxGayAl1-x-yN)经过可见光谱范围(InxGayAl1-x-yN，尤其用于蓝色至绿色的辐射，或者InxGayAl1-x-yP，尤其用于黄色至红色的辐射)直至红外光谱范围(InxGayAl1-x-yAs)的辐射产生。在这种情况下，总是有效的是，0≤x≤1，0≤y≤1和x+y≤1，尤其是其中x≠1，y≠1，x≠0和/或y≠0。此外，借助III-V族半导体材料，尤其是来自所述材料系统的III-V族半导体材料，在产生辐射时，实现高的内部量子效率。
在所示实施例中，设有用于产生相干辐射的半导体芯片，并且构成为表面发射半导体激光器，例如VECSEL或盘形激光器。为了产生辐射，半导体本体能够光泵浦。因此也无需能够将外部的电压施加在半导体本体上的电接触。
在半导体芯片1工作时，在半导体本体2的激活区中产生的热量能够通过芯片载体3有效地从半导体本体中导散。因此，激活区的温度下降。因此，避免过早的热滚动的危险。此外，能够阻止或至少避免在半导体本体内构成热透镜。
基于倾斜地延伸的侧壁350，半导体本体2能够简单地从倾斜于垂直方向延伸的方向光泵浦。
在图4A和4B中示出用于半导体芯片1的第二实施例的示意的截面图(图4A)和相关的示意的俯视图(图4B)。
该第二实施例基本上相当于与图3A和3B相关地说明的第一实施例。为此，不同的是，设有用于将电能转换为光辐射功率的半导体本体2。在半导体芯片工作时，载流子能够通过接触层7并且通过位于相对侧的装配层6注入半导体本体2内。为此，芯片载体3最好导电地构成。
与第一实施例不同，芯片载体3多部分地构成，并且具有载体部分31和稳定部分32。载体部分31和稳定部分32通过固定层5机械稳定地相互连接。在这种情况下，稳定部分32借助于突起部35形成。
突起部35具有垂直延伸的侧壁350，所述侧壁面向半导体本体2。因此，在半导体芯片的俯视图中，芯片载体3的基面能够在半导体本体2的面积相同时减小。换言之，在半导体芯片的大小相同时，有效面积能够变大，在所述有效面积内，可在半导体芯片内产生辐射。
固定层5沿着分界面延伸，在所述分界面内构成有界面30。稳定部分32和半导体本体2设置在载体部分31的相同的表面上。也就是说，半导体芯片1构成为，使得半导体本体2和实现半导体芯片1的机械稳定性的稳定部分32设置在基面的同侧，在所述界面上固定有半导体本体。为此不同的是，在传统的半导体芯片中，半导体本体的机械稳定通过设置在半导体本体下方的厚的载体来进行。
在半导体本体2和芯片载体3之间，优选在半导体本体2和连接层4之间，构成有镜面层23。镜面层23最好具有用于在半导体本体2中产生的辐射的高反射性。镜面层最好包含例如金、银、铝或铑的金属，或者具有所述材料中的至少一种的金属合金。镜面层最好淀积在半导体本体上，例如借助于溅射或气相淀积。
在镜面层23和连接层4之间能够设置有阻挡层(未清楚地示出)。借助于阻挡层能够防止或至少尽可能减少连接层的材料扩散到镜面层内。阻挡层能够包含金属，尤其是来自钛、铂、钨或镍的至少一种金属。
可替代或可补充的是，在半导体本体2内借助于多个重叠地设置的半导体层对形成布拉格镜。
具有所述芯片载体31的半导体芯片1的特征在于，用于在半导体本体2内产生的热量的特别小的热阻。因此，热量能够特别有效地从半导体芯片中导散。因此，所述结构特别适合于具有至少100mW，优选至少300mW的电输入功率的发光二极管。在这种情况下，半导体芯片1能够构成为RCLED。
在使用的材料方面，载体部分31和稳定部分32能够是不同的。稳定部分32尤其能够包含硅或由硅组成，而载体部分能够包含不同于硅的例如Ge或GaAs的半导体、例如钼、镍或钽的金属或者例如AIN或BN的陶瓷，或者由这样的材料组成。
本发明不局限于借助于实施例的说明。相反，本发明包括每个新的特征以及特征的每个组合，这尤其包括在权利要求中的特征的每个组合，即使这些特征或这些组合本身没有在权利要求或实施例中清楚地说明。

Claims (15)

1.一种用于制造多个半导体芯片(1)的方法，具有步骤：
a)在衬底(8)上提供多个半导体本体(2)，其中所述半导体本体(2)通过间隙(25)相互隔开；
b)提供结构化载体(33)，所述结构化载体(33)具有多个突起部(35)；
c)将所述结构化载体(33)相对于所述衬底(8)定位成，使得所述结构化载体(33)的所述突起部(35)延伸到在所述半导体本体(2)之间的所述间隙(25)内；
d)形成机械稳定的合成体(38)，所述合成体(38)包括所述衬底(8)和所述结构化载体(33)；以及
e)将所述合成体(38)分割成多个半导体芯片(1)。
2.如权利要求1所述的方法，其中所述合成体(38)在分割前最好具有界面(30)，在所述界面(30)上设置有所述半导体本体(2)。
3.如权利要求2所述的方法，其中所述合成体(38)在所述界面(30)的远离所述半导体本体(2)的一侧被减薄。
4.如权利要求3所述的方法，其中在减薄后，所述合成体(38)的在所述界面(30)的面向所述半导体本体(2)的一侧的垂直于所述界面的伸展大于在远离所述半导体本体(2)的一侧。
5.如权利要求2至4中任一项所述的方法，其中所述界面(30)借助于结构化载体(33)形成，并且将所述结构化载体(33)减薄，使得所述结构化载体(33)的在所述突起部(25)之间的区域内的厚度在大于等于5μm和小于等于70μm之间。
6.如权利要求5所述的方法，其中所述半导体本体具有半导体层序列，其中所述衬底(8)为用于所述半导体层序列的生长衬底，并且所述生长衬底(8)在合成体中至少局部地被减薄或被去除。
7.如权利要求2至4中任一项所述的方法，其中所述界面(30)借助于所述衬底(8)形成，其中所述半导体本体(2)固定在所述衬底(8)上，并且随后将用于所述半导体本体(2)的所述半导体层序列的所述生长衬底去除。
8.如权利要求7所述的方法，其中在所述步骤d)后，将在所述突起部(35)之间的所述结构化载体(33)完全地去除。
9.如权利要求7或8所述的方法，其中将在所述合成体(38)内的所述衬底(8)减薄，使得所述衬底(8)的在所述突起部(35)之间的区域内的厚度在大于等于5μm和小于等于70μm之间。
10.一种半导体芯片(1)，包括半导体本体(2)和带有界面(30)的芯片载体(3)，所述半导体本体(2)固定在所述界面(30)上，其中所述芯片载体(3)在面向所述半导体本体(2)的一侧具有至少一个突起部(35)，所述突起部(35)沿垂直于所述界面(30)的方向突出于所述半导体本体(2)。
11.如权利要求10所述的半导体芯片，其中所述芯片载体(3)在半导体本体(2)的区域内的厚度在大于等于10μm和小于等于30μm之间。
12.如权利要求10或11所述的半导体芯片，其中所述至少一个突起部(35)包含Si或者由Si组成。
13.如权利要求10至12中任一项所述的半导体芯片，其中所述芯片载体(3)具有载体部分(31)和稳定部分(32)，所述载体部分(31)和所述稳定部分(32)通过固定层(5)相互连接，并且其中所述界面在所述载体部分(31)和所述稳定部分(32)之间的分界面内延伸。
14.如权利要求10至12中任一项所述的半导体芯片，其中所述芯片载体(3)一体地构成。
15.如权利要求10至14中任一项所述的半导体芯片，所述半导体芯片根据如权利要求1至9中任一项所述的方法制造。
CN200880122155.5A 2007-12-20 2008-12-08 用于制造半导体芯片的方法以及半导体芯片 Expired - Fee Related CN101903995B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102007061469 2007-12-20
DE102007061469.3 2007-12-20
DE102008014121.6 2008-03-13
DE102008014121A DE102008014121A1 (de) 2007-12-20 2008-03-13 Verfahren zur Herstellung von Halbleiterchips und Halbleiterchip
PCT/DE2008/002056 WO2009079982A2 (de) 2007-12-20 2008-12-08 Verfahren zur herstellung von halbleiterchips und halbleiterchip

Publications (2)

Publication Number Publication Date
CN101903995A true CN101903995A (zh) 2010-12-01
CN101903995B CN101903995B (zh) 2012-08-22

Family

ID=40690052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880122155.5A Expired - Fee Related CN101903995B (zh) 2007-12-20 2008-12-08 用于制造半导体芯片的方法以及半导体芯片

Country Status (7)

Country Link
US (1) US20110175238A1 (zh)
EP (1) EP2223333A2 (zh)
KR (1) KR20100105711A (zh)
CN (1) CN101903995B (zh)
DE (1) DE102008014121A1 (zh)
TW (1) TW200937783A (zh)
WO (1) WO2009079982A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113118966A (zh) * 2019-12-31 2021-07-16 清华大学 一种用于化学机械抛光的承载头及其使用方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008008595A1 (de) 2007-12-21 2009-06-25 Osram Opto Semiconductors Gmbh Oberflächenemittierender Halbleiterlaser und Verfahren zu dessen Herstellung
US10109612B2 (en) * 2013-12-13 2018-10-23 Taiwan Semiconductor Manufacturing Company Tools and systems for processing semiconductor devices, and methods of processing semiconductor devices
DE102017108385A1 (de) 2017-04-20 2018-10-25 Osram Opto Semiconductors Gmbh Laserbarren und Halbleiterlaser sowie Verfahren zur Herstellung von Laserbarren und Halbleiterlasern

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4440935A1 (de) * 1994-11-17 1996-05-23 Ant Nachrichtentech Optische Sende- und Empfangseinrichtung
JP4126749B2 (ja) * 1998-04-22 2008-07-30 ソニー株式会社 半導体装置の製造方法
US6885522B1 (en) * 1999-05-28 2005-04-26 Fujitsu Limited Head assembly having integrated circuit chip covered by layer which prevents foreign particle generation
TWI292227B (en) * 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
DE10033502A1 (de) * 2000-07-10 2002-01-31 Osram Opto Semiconductors Gmbh Optoelektronisches Modul, Verfahren zu dessen Herstellung und dessen Verwendung
US6724794B2 (en) * 2001-06-29 2004-04-20 Xanoptix, Inc. Opto-electronic device integration
TW560018B (en) * 2001-10-30 2003-11-01 Asia Pacific Microsystems Inc A wafer level packaged structure and method for manufacturing the same
US6969204B2 (en) * 2002-11-26 2005-11-29 Hymite A/S Optical package with an integrated lens and optical assemblies incorporating the package
AU2002360892A1 (en) * 2002-12-04 2004-06-23 Infineon Technologies Ag Bidirectional emitting and receiving module
DE10308866A1 (de) * 2003-02-28 2004-09-09 Osram Opto Semiconductors Gmbh Beleuchtungsmodul und Verfahren zu dessen Herstellung
AT412928B (de) * 2003-06-18 2005-08-25 Guenther Dipl Ing Dr Leising Verfahren zur herstellung einer weissen led sowie weisse led-lichtquelle
US6900509B2 (en) * 2003-09-19 2005-05-31 Agilent Technologies, Inc. Optical receiver package
US6998691B2 (en) * 2003-09-19 2006-02-14 Agilent Technologies, Inc. Optoelectronic device packaging with hermetically sealed cavity and integrated optical element
EP1690300B1 (en) * 2003-11-04 2012-06-13 Panasonic Corporation Manufacturing method of semiconductor light emitting device
CN1860329A (zh) * 2004-01-29 2006-11-08 松下电器产业株式会社 Led照明光源
JP4572312B2 (ja) * 2004-02-23 2010-11-04 スタンレー電気株式会社 Ｌｅｄ及びその製造方法
US20060012020A1 (en) * 2004-07-14 2006-01-19 Gilleo Kenneth B Wafer-level assembly method for semiconductor devices
WO2006015133A2 (en) * 2004-07-30 2006-02-09 Novalux, Inc. Projection display apparatus, system, and method
WO2006090804A1 (ja) * 2005-02-23 2006-08-31 Mitsubishi Chemical Corporation 半導体発光デバイス用部材及びその製造方法、並びにそれを用いた半導体発光デバイス
US7884024B2 (en) * 2005-02-24 2011-02-08 Dcg Systems, Inc. Apparatus and method for optical interference fringe based integrated circuit processing
DE102005061553B4 (de) * 2005-12-22 2013-07-11 Infineon Technologies Ag Chipmodul
US7442564B2 (en) * 2006-01-19 2008-10-28 Cree, Inc. Dispensed electrical interconnections
US7282391B1 (en) * 2006-03-21 2007-10-16 International Business Machines Corporation Method for precision assembly of integrated circuit chip packages
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
US7968899B2 (en) * 2007-08-27 2011-06-28 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. LED light source having improved resistance to thermal cycling

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113118966A (zh) * 2019-12-31 2021-07-16 清华大学 一种用于化学机械抛光的承载头及其使用方法
CN113118966B (zh) * 2019-12-31 2022-08-16 清华大学 一种用于化学机械抛光的承载头及其使用方法

Also Published As

Publication number Publication date
US20110175238A1 (en) 2011-07-21
DE102008014121A1 (de) 2009-06-25
WO2009079982A3 (de) 2009-10-15
EP2223333A2 (de) 2010-09-01
KR20100105711A (ko) 2010-09-29
CN101903995B (zh) 2012-08-22
TW200937783A (en) 2009-09-01
WO2009079982A2 (de) 2009-07-02

Similar Documents

Publication Publication Date Title
US8450751B2 (en) Optoelectronic semiconductor body and method for producing the same
CN102779917B (zh) 半导体芯片和用于制造半导体芯片的方法
CN102194986B (zh) 半导体发光器件以及制造半导体发光器件的方法
TWI390757B (zh) 具有反射焊墊之發光裝置及製造發光裝置之方法
EP3007238B1 (en) Semiconductor light-emitting element and semiconductor light-emitting device
US7785910B2 (en) Light emitting device having protrusion and recess structure and method of manufacturing the same
EP1577958A1 (en) Photonic crystal light emitting device
US20080080581A1 (en) Light Emitting Device including Arrayed Emitters Defined by a Photonic Crystal
EP2074650B1 (en) Optoelectronic semiconductor structure and process for mounting the optoelectronic semiconductor structure to a carrier
CN105870271A (zh) 包含窗口层和导光结构的半导体发光器件
CN1950957A (zh) 形成于碳化硅基板上的氮化镓膜的剥离方法及使用该方法制造的装置
CN1684281A (zh) 发光器件及其制造方法和采用该器件的发光系统
CN108141007B (zh) 半导体激光器和用于制造半导体激光器的方法
US11158778B2 (en) LED package including converter confinement
JP2009059969A (ja) 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法
CN101903995B (zh) 用于制造半导体芯片的方法以及半导体芯片
JP2007335877A (ja) 発光ダイオードおよびその製造方法
CN108604623B (zh) 转换元件和具有这种转换元件的发射辐射的半导体器件
TWI498952B (zh) 製造半導體本體之方法
KR101058302B1 (ko) 박막 반도체 소자 및 상기 소자의 제조 방법
JP2007311420A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
KR20230150869A (ko) 광전자 반도체 구성요소, 및 적어도 하나의 광전자 반도체 구성요소를 생산하기 위한 방법
US20220406757A1 (en) Method for Producing Radiation-Emitting Semiconductor Chips, Radiation-Emitting Semiconductor Chip and Radiation-Emitting Component
JP2014120511A (ja) 半導体装置の製造方法及び半導体装置
RU2381604C1 (ru) СПОСОБ ИЗГОТОВЛЕНИЯ ТОНКОПЛЕНОЧНОГО ПОЛУПРОВОДНИКОВОГО ЛАЗЕРА НА ОСНОВЕ ТОНКОЙ МНОГОПРОХОДНОЙ ИЗЛУЧАЮЩЕЙ p-n-ГЕТЕРОСТРУКТУРЫ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120822

Termination date: 20191208