TW200937783A - Method for the production of semiconductor chips and semiconductor chip - Google Patents
Method for the production of semiconductor chips and semiconductor chip Download PDFInfo
- Publication number
- TW200937783A TW200937783A TW097148007A TW97148007A TW200937783A TW 200937783 A TW200937783 A TW 200937783A TW 097148007 A TW097148007 A TW 097148007A TW 97148007 A TW97148007 A TW 97148007A TW 200937783 A TW200937783 A TW 200937783A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor
- semiconductor body
- carrier
- interface
- wafer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 340
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 114
- 235000012431 wafers Nutrition 0.000 claims description 192
- 239000002131 composite material Substances 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 41
- 230000005855 radiation Effects 0.000 claims description 26
- 230000000087 stabilizing effect Effects 0.000 claims description 17
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 11
- 229910052732 germanium Inorganic materials 0.000 claims description 10
- 230000001427 coherent effect Effects 0.000 claims description 7
- 239000012876 carrier material Substances 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000003486 chemical etching Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 229910052715 tantalum Inorganic materials 0.000 description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 7
- 238000003631 wet chemical etching Methods 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910001092 metal group alloy Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 230000004907 flux Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052582 BN Inorganic materials 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01045—Rhodium [Rh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
- Dicing (AREA)
- Die Bonding (AREA)
- Weting (AREA)
- Semiconductor Lasers (AREA)
Description
200937783 六、發明說明: 【發明所屬之技術領域】 本發明涉及一種半導體晶片的製造方法及半導體晶 片。 本專利申請案主張德國專利申請案DE 1 0 2007 061 469.3和DE 1 0 2008 0 14 1 2 1.6之優先權,其已揭示的整個 內容在此一倂作爲參考。 【先前技術】 在半導體晶片操作時,損耗過程會造成半導體晶片受 到強大的加熱。例如,在一種光學泵送的半導體雷射(大致 上是一種VECSEL (垂直外部空腔表面發射之雷射))中,在用 來產生輻射之活性區中會產生高於15 0°C之溫度上升現象。 半導體晶片中這樣會造成一種折射率梯度(gradient), 其會不期望地形成所謂”熱透鏡”。此外,半導體雷射之溫度 明顯上升時,半導體雷射之光學輸出功率在泵功率上升時 不能繼續增高(熱超限(thermal overrun)現象)。 【發明內容】 本發明的目的是提供一種半導體晶片的製造方法,其 中可使活性區中所產生的熱較佳地排出。此外,本發明提 供一種特別是排熱特性較佳的半導體晶片。 上述目的藉由申請專利範圍獨項中所述的製造方法或 半導體晶片來達成。本發明有利的佈置和其它形式描述在 申請專利範圍各附屬項中。 依據一實施形式’在製造多個半導體晶片的方法中, -4- 200937783 在一基板上製備多個半導體本體,其中該半導體本體藉由 中間區而互相隔開。製備一已結構化的載體,其具有多個 凸起。此已結構化的載體須相對於基板而定位,使該已結 構化的載體之凸起朝向介於半導體本體之間的中間區內部 延伸。製備一機械穩定的複合物,其包括該基板和該已結 構化的載體。此複合物劃分成多個半導體晶片。 上述方法未必以上述的順序來進行。 ^ 藉由上述方法,則可簡易地製成半導體晶片,其包括 Ο 已結構化的載體的一部份且可適當地包括半導體本體。藉 由已結構化的載體來形成一晶片載體,其以機械方式使半 導體本體穩定。 上述之凸起特別是用來使該晶片載體穩定。在各凸起 ' 之間的區域中,即,在固定著半導體本體之區域中,晶片 載體能以特別薄的方式來形成。因此,可製備半導體晶片, 其中該晶片載體之熱阻變小,這樣可使半導體晶片操作時 〇 所產生的熱較佳地由半導體本體中排出。輻射產生的效率 因此可提高。此外,在半導體本體中形成熱透鏡(thermal lens) 的危險性可下降。 此外,藉由各凸起可確保一種足夠的穩定性,使半導 體晶片能可靠地安裝著。半導體晶片之安裝例如可在一光 電組件之外殼中進行或在一安裝載體(大致上是一種電路板) 上進行。 半導體本體較佳是具有一種半導體層序列,其較佳是 200937783 另外包括一種用來產生輻射的活性區。半導體層序列較佳 是以磊晶方式(大致上是藉由MBE或MOVPE來進行)而沈積 在一種生長基板上》 在一較佳的佈置中,已結構化的載體藉由各凸起而結 構化成柵格形式。這特別是當半導體晶片以矩陣形式而配 置在該基板上時是適當的。 複合物的劃分較佳是在該已結構化的載體之凸起的區 I 域中進行。以此種方式,則能以晶片載體來製成半導體晶 ❹ 片,其中該晶片載體在邊緣區域中具有一較大的厚度。換 言之,該晶片載體可具有一種框形的強化區,其在橫向中 較佳是完全圍繞著該半導體本體。於是,可簡易地使該晶 片載體形成較小的熱阻且同時有良好的機械穩定性。 在一較佳的佈置中,各凸起藉由各凸起之間的載體材 料以區域方式被去除而形成。各凸起的形成較佳是藉由微 結構化來達成,例如,藉由機械方式的切鋸或藉由化學方 Q 式的濕式蝕刻或乾式蝕刻來達成。 該已結構化的載體較佳是含有一種高導熱性的材料。 此外,該載體材料較佳是能可靠地以簡易的方式而被結構 化。 一種含有半導體材料的載體或由半導體材料構成的載 體特別適當。相對於金屬載體而言,一種以半導體材料爲 主的載體之特徵是簡易的可結構化且亦可簡易地被薄化。 例如,已結構化的載體可含有矽、鍺或砷化鎵或由此些材 200937783 料所構成。特別是矽之特徵爲良好的可微結構化以及可用 作大面積且成本有利的載體材料。 在劃分之前,該複合物較佳是具有一種界面,其上配 置著半導體本體且較佳是固定著。各凸起較佳是配置在界 面之與半導體本體相同的側面上。 在該複合物中,各凸起可在一垂直於該界面而延伸之 方向中由半導體本體中凸出。各凸起的垂直尺寸越大,則 ©半導體晶片越穩定而不會使晶片載體之熱阻變大。 在一較佳的佈置中,該複合物在該界面之遠離半導體 本體之此側上被薄化。半導體本體下方之晶片載體的厚度 因此在該複合物中仍可下降。 在另一形式中,該複合物之垂直於遠離該半導體本體 之此側上的界面之尺寸在薄化之後介於5 (含)和70# m(含)之間,較佳是在10m(含)和50// m(含)之間,特別佳 時是在10//m(含)和(含)之間。半導體本體下方之晶 G 片載體之垂直尺寸越小,則晶片載體之熱阻越小。另一方 面,由於沿著上述方向之一種大的尺寸,則該晶片載體需 要一種機械穩定性。 在一較佳的佈置中,該複合物之垂直於面向該宇導體 本體之此側上的界面之尺寸在薄化之後大於垂直於遠離該 半導體本體之此側上的界面之尺寸。藉由此種薄化可製成 半導體晶片,其中該晶片載體在半導體本體之區域中具有 一特別小的厚度,且由於該界面之面向該半導體本體之此 200937783 側上的尺寸大於垂直的尺寸,則該晶片載體同時具有一種 高的機械穩定性。 在另一較佳的形式中,該複合物之垂直於面向該半導 體本體之此側上的界面之尺寸在薄化之後至少是垂直於遠 離該半導體本體之此側上的界面之尺寸的1.5倍大,較佳是 至少2倍大。晶片載體之機械穩定性因此可再提高且同時 有較佳的排熱性。 ©在另一種佈置中,該界面藉由已結構化的載體而形 成。半導體本體因此配置在該已結構化的載體上。 此外,藉由該已結構化的載體而形成的晶片載體可以 單件方式來形成。 在另一較佳的形式中,各凸起在製造該複合物時是與 基板相隔開。該基板及半導體本體可相對於該已結構化的 載體來進行定位,使半導體本體固定在該界面上,其中各 凸起未完全向內延伸至基板的中間區中。於是,各中間區 〇 中在該已結構化的載體和該基板之間仍保留著一空出區。 該複合物中然後可只藉由該半導體本體來使該基板和已結 構化的載體形成機械上的連接。 在一較佳的佈置中,須在該已結構化的載體相對於該 基板而定位之前形成上述的中間區,使各中間區向內延伸 至基板中。該基板在形成該複合物時已預先結構化。各中 間區較佳是向內延伸至基板中至少1 〇 M m,特別佳是至少 2 0 " m。 200937783 該基板可以是半導體層序列用的生長基板。各中間區 因此不只延伸至半導體本體之較佳是以磊晶生長而成的半 導體層序列中,且亦延伸至該生長基板中。 各中間區和各凸起的橫向配置可適當地互相調整,使 基板和該已結構化的載體以梳形方式而互相接合。 在製成該複合物之後,該生長基板至少以區域方式而 被薄化或去除。半導體本體因此可藉由該已結構化的載體 ^ 而達成機械上的穩定。該生長基板因此已不需要。 ❹ 半導體晶片中該生長基板至少以區域方式而被薄化或 去除,此種半導體晶片亦稱爲薄膜-半導體晶片。 薄膜半導體晶片大致上是一種薄膜-發光二極體晶片, 其在本發明中可具有以下特徵中的至少一種: -在半導體本體(其半導體層序列(特別是磊晶層序列) 具有活性區)之面向該載體元件(大致上是晶片載體)之第一 主面上施加一種鏡面層或在半導體層序列中形成佈拉格鏡 ❹ 面,其使半導體層序列中所產生的電磁輻射之至少一部份 反射回到半導體層序列中; -此半導體層序列較佳是具有一種20//m以下的厚度, 特別好的情況是10# m;及/或 •此半導體層序列含有至少一種半導體層,其至少一面 包括一混合結構,其較佳是形成光學混合結構且在理想狀 況下’此混合結構可使半導體層序列中的光達成一種近似 遍壢(ergodic)之分佈,即,該光具有一種儘可能遍壢之隨機 200937783 雜散特性。 薄膜·發光二極體晶片之基本原理例如已描述在文件I. Schnitzer et al., Appl. Phy s. Lett. 63(16),18. October 1 993, page 21 74-2176中,其已揭示的內容藉由參考而倂入此處 t 在另一較佳的佈置中,該已結構化的載體在該複合物 中被薄化,使各凸起之間的區域中該已結構化的載體之厚 度介於5以m(含)和70 μ m(含)之間,較佳是在10 μ m(含)和 50m(含)之間,特別佳時是在10/z m(含)和30 # m(含)之 ❹ 間。在半導體晶片操作時該已結構化的載體在排熱時所需 的厚度可藉由薄化而減小,這樣可使半導體晶片的效率提 高。 在另一較佳的形式中,在製造該機械穩定的複合物之 前須在半導體本體及/或該界面(大致上是各凸起之間的已 結構化的載體)上施加一種連接層。此連接層例如可包括一 種焊劑或黏合劑。 〇 又,在該界面和半導體本體之間設置一種結合層。藉 由此一結合層,則半導體本體可簡易地達成機械上穩定的 固定作用。特別是在該半導體本體上施加該連接層且在該 界面上施加該結合層或反之亦可。 在另一種佈置中,該界面藉由基板而形成。在此種情 況下,半導體本體較佳是在製成該機械上穩定的複合物之 前配置在該基板上且較佳是亦固定在該基板上。該基板較 佳是與半導體層序列用的生長基板不同。在該半導體本體 -10- 200937783 固定之後,該半導體層序列用的生長基板以區域方式被去 除或完全去除或被薄化。半導體本體因此可藉由該基板而 達成機械上的穩定。 該基板較佳是含有一種導熱性較高的材料。例如,該 基板可含有一種半導體(大致上是矽或鍺或砷化鎵)或由這 些材料所構成》 此外,該基板可含有一種金屬(大致上是鎳、鉬或钽) U 或由這些金屬所構成。此種基板可在很小的厚度中顯示一 種高的穩定性。 此外,該基板亦可含有陶瓷(大致上是氮化鋁或氮化 硼)。陶瓷材料可具有高的機械穩定性且同時具有高的導熱 性。 在另一較佳的形式中,該已結構化的載體在各凸起之 間的區域中的複合物中是與半導體本體相隔開。該已結構 化的載體在該複合物中因此不與半導體本體直接相鄰。 © 該已結構化的載體之各凸起在製造該複合物時較佳是 依據材料而與該基板相連接。在一種依據材料而形成的連 接中,較佳是已預製成的連接部藉由原子力及/或分子力而 共同固定著。此種依據材料而形成的連接是藉由一種固定 層(大致上是一種黏合劑或焊劑)來形成。 在一較佳的佈置中,該已結構化的載體在各凸起之間 的區域中製成該複合物之後完全被去除。因此,該複合物 中只保留著該已結構化的載體之各凸起。 -11- 200937783 該晶片載體可藉由該基板和該藉由複合物層而固定在 該基板上的各凸起而形成。須藉由各凸起所達成的機械穩 定性來形成該晶片載體,使該基板(其上配置著該半導體本 體)可進一步被薄化。此種已薄化的基板之斷開的危險性可 藉由各凸起之強化而下降。 在另一較佳的形式中,該基板須在複合物中被薄化, 使該基板的厚度介於5/zm(含)和70以m(含)之間,較佳是在 ^ 10(含)和50/z m(含)之間,特別佳時是在1〇(含)和30/z m(含) 〇 之間。半導體晶片下方之晶片載體的厚度因此能以簡易的 方式而下降。在半導體本體操作時,特別是在活性區中所 產生的熱因此可較佳地經由晶片載體而由半導體晶片中排 出。藉由一種較佳的排熱作用,則可在操作時使半導體本 體(特別是活性區)中的溫度下降。輻射產生時由熱所感應的 損耗大致上是由較多的未發射的電荷載體的重組所造成, 此種損耗因此可下降。此外,可使半導體本體中的熱透鏡 〇 之形成現象下降。 複合物之薄化特別是指基板之薄化及/或該已結構化的 載體之薄化,及/或該生長基板之薄化或情況需要時須被去 除,此種薄化特別是在機械上可藉由硏磨、磨光或拋光及/ 或濕式化學蝕刻或乾式化學蝕刻來達成。另一方式是,相 參的(coherent)輻射亦可應用在雷射剝離(laser lift-off,LLO) 方法中。 依據一種實施形式,半導體晶片具有一種半導體本體 -12- 200937783 和一種含有界面的晶片載體。在該界面上固定著該半導體 本體。該晶片載體在該界面之面向該半導體本體之此側上 具有至少一凸起,其在垂直於該界面的方向中由該半導體 本體中突出。 半導體本體較佳是具有一種半導體層序列,其較佳是 另外包括一種活性區。 設置該凸起,以使該晶片載體在機械上穩定。較佳是 形成該凸起,使該晶片載體在半導體本體下方的區域中具 有小的厚度。因此,可使半導體晶片操作時所產生的熱較 佳地經由晶片載體而排出。 與上述方式不同,在一平坦的晶片載體(特別是以半導 體材料爲主者)中,相同的厚度不能確保一種足夠的機械穩 定性。藉由該凸起,則在較佳的機械穩定性下可使該晶片 載體之排熱所需的厚度進一步下降。 在一較佳的佈置中’至少一凸起在橫向中圍繞著該半 導體晶片。此凸起因此能以框形的形式來形成。 在半導體本體下方,該晶片載體之厚度較佳是介於5 // m(含)和70 m(含)之間’特別是在!〇从m(含)和50 μ m(含) 之間,最佳是在l〇#m(含)和3〇Vm(含)之間。 與上述方式不同’以半導體材料爲主之傳統式平坦的 晶片載體之厚度至少是10〇Wm ’以確保—種足夠的機械穩 定性。在半導體本體下方排熱時所需的區域中,上述晶片 載體的厚度可較晶片載體的邊緣區域的厚度還小。在晶片 -13- 200937783 載體的總厚度相同的情況下,半導體本體的排熱可大大地 獲得改良。 在一較佳的佈置中,該晶片載體之與該界面之面向該 半導體本體之此側上的界面相垂直之尺寸大於與該界面之 遠離該半導體本體之此側上的界面相垂直之尺寸。晶片載 體之機械穩定性因此主要是藉由至少一凸起來達成,該凸 起由該界面來看時是配置在半導體本體此側上。 ^ 晶片載體之與該界面之面向該半導體本體之此側上的 Ο 界面相垂直之尺寸較佳至少是該晶片載體之與該界面之遠 離該半導體本體之此側上的界面相垂直之尺寸之1.5倍,特 別佳時是至少2倍。 在一較佳的佈置中,該凸起之橫切面的最大橫向尺寸 較佳是介於50y m(含)和1mm(含)之間,特別是在100# m(含) 和300 /zm(含)之間。因此,該晶片載體可簡易地達成一種 小的尺寸且同時具有良好的機械穩定性。 © 該晶片載體(特別是凸起)較佳是包括一種半導體材料 (大致上是矽、鍺或砷化鎵)或由這些半導體材料來構成。特 別是矽的特徵爲一種良好的可微結構化特性。 在另一種佈置中,該晶片載體具有至少二個部份,其 依據材料(特別是經由一種固定層)而互相連接。該界面較佳 是在該晶片載體之二個部份之間的隔離面中延伸。該晶片 載體例如可具有一載體部和一穩定部,其中該載體部之主 面形成該界面,其上配置著半導體本體。較佳是以框形構 -14- 200937783 成的該穩定部可藉由該凸起來形成且配置在該載體部之與 該半導體晶片相同的主面上。 該穩定部和該載體部就材料而言可互相不同。因此, 可針對良好的可結構化特性來選取該穩定部的材料,且可 針對高的導熱性來選取該載體部之材料。該穩定部較佳是 含有一種在該已結構化的載體中所提及的半導體材料(特別 是矽)或由此種材料所構成。該載體部特別是可含有一種在 I 該基板中所提及的材料(大致上是半導體材料(例如,鍺)、 ❹ 陶瓷或金屬)或由此種材料所構成。 另一方式是,該穩定部和載體部可以相同形式的材料 來構成。 在另一佈置中,該晶片載體以單件的形式來形成。在 此種情況下,該載體部和該穩定部之間的固定層可省略。 在一較佳的佈置中,半導體本體此側上的至少一凸起 具有一側緣,其垂直於該界面而延伸。此種側緣特別是可 〇 藉由乾式化學蝕刻來製成。 藉由該垂直的側緣,則在半導體本體的尺寸相同之情 況下可使晶片載體之橫向尺寸最小化。 另一方式是,半導體本體此側上的至少一凸起具有一 側緣,其對該界面以一種不同於90度的角度而延伸。該凸 起較佳是隨著至該界面的距離之增加而變細。 對該界面所形成的角度較佳是介於30度(含)和60度 (含)之間。此種側緣特別是可藉由濕式化學蝕刻而簡易地製 -15- 200937783 成。 在另一較佳的形式中,該晶片載體在該界面之遠離該 半導體本體之此側上具有一安裝面,其用來固定該半導體 晶片。該晶片載體因此配置在該安裝面和該半導體本體之 間。 半導體晶片較佳是用來產生輻射。此處,該半導體晶 片在操作時以光學方式來泵送或在施加一外部電壓時產生 ^ 輻射。 此外,該半導體晶片具有一種ΠΙ-ν化合物半導體材 料。此種化合物半導體材料特別適合用來產生由紫外線經 由可見光至紅外線光譜區中的輻射。 半導體晶片可用來產生相參的輻射且例如可以表面發 射式半導體雷射來構成,其大致上是VCSEL (垂直空腔表面 發射式雷射)或VECSEL (垂直外部空腔表面發射式雷射)或 碟片雷射(disk laser)。此外,半導體晶片亦可由邊緣發射式 © 半導體雷射來形成。 另一方式是,半導體晶片亦可用來產生非相參的輻 射。此處,該半導體晶片例如可由電致發光二極體晶片(大 致上是發光二極體(LED)晶片)來構成。 就部份相參之輻射之產生而言,該半導體晶片例如可 以RCLED(共振空腔發光二極體)來構成。 上述其它方法特別適合用來製成上述的半導體晶片。 上述方法所述的特徵亦可用於半導體晶片中且反之亦可。 -16- 200937783 本發明的其它特徵、有利的佈置和適用性將參考各圖 式而描述在以下的各實施例中。 【實施方式】 相同、形式相同或作用相同之元件在各圖式中設有相 同的參考符號。 所示的各元件和各元件之間的比例未必依比例繪出。 反之,爲了清楚之故各圖式的一些細節已予放大地顯示出。 第1A圖中顯示一基板8之一部份,其上製備多個半導 〇 體本體2。所示的一部份中,二個半導體本體2相鄰地配置 著。 半導體本體2較佳是包括一種半導體層序列。半導體 層序列中可形成一種用來產生輻射之活性區(未明顯地顯示 出)。半導體層序列較佳是以磊晶方式(大致上是藉由MOVPE 或MBE方法)來製成。基板8可作爲半導體本體2之半導體 層序列用的生長基板。然而,亦可與此方式不同而在一基 〇 板上製備該半導體本體,其與該生長基板不同。 各個半導體本體2藉由中間區25而在橫向中互相隔 開。中間區25在半導體本體此側向該基板8內部延伸。各 中間區25向基板中延伸至少lOym,較佳是至少20#m。 各中間區25特別是以濕式化學蝕刻或乾式化學蝕刻來製 成。在半導體本體2之遠離該基板8之此側上形成一種連接 層4。藉由此一連接層,則可簡易地將該半導體本體固定在 —載體上。 -17- 200937783 該連接層4例如可以一種焊接層來形成且另外可包含 一種金屬(例如,金、錫或銦)或金屬合金,其特別是具有上 述金屬之至少一種。 此外,第1A圖中顯示一已結構化的載體33之一部份, 其具有多個凸起35。各凸起較佳是藉由微結構化來形成, 其中各凸起之間較佳是平坦的載體之載體材料須去除。此 種去除例如可藉由機械方式及/或化學方式(大致上是濕式 康 化學蝕刻或乾式化學蝕刻)來達成。 該已結構化的載體較佳是含有一種材料或由此種材料 構成,此種材料之特徵爲一種良好的可微結構化特性、良 好的導熱性及/或高的機械穩定性。 特別是該已結構化的載體較佳是包括一種半導體材料 " 或由此半導體材料來構成。例如,此半導體材料可爲矽、 鍺或砷化鎵。 已結構化的載體33具有一界面30,其用來將半導體本 〇 體2固定在該已結構化的載體33上。在該界面上形成一結 合層45。藉由此一結合層’則可簡易地將該半導體本體2 機械穩定地固定在該已結構化的載體33上。該結合層45 可形成在各凸起35之間的區域中或以整面的方式而在該結 構化的載體上延伸。 如第1B圖所示,該基板8及已形成的各中間區25須 互相定位在半導體本體2和該結構化的載體之間,使該結 構化的載體33之各凸起35向中間區25內部延伸。該基板 -18- 200937783 8和結構化的載體33因此以梳狀(comb-shaped)方式互相接 合著。藉由該連接層4而製成一種機械穩定的複合物38, 其包括該結構化的載體33和該基板8。各凸起35之在垂直 方向(即,與該結構化的載體33之主延伸面垂直而延伸之方 向)中的尺寸須與該中間區25相配合,使各凸起35在該複 合物中可與該基板8相隔開。該基板8因此只經由半導體本 體2而與該已結構化的載體33在機械上相連接。因此,隨 Ο 後可簡易地將該基板8去除。 各凸起35因此在複合物38製成之前已形成。各凸起可 具有位於半導體本體側之側緣350,其傾斜於該界面而延 伸。對該界面所形成的角度較佳是介於30度(含)和60度(含) 之間。例如,在一由矽所構成的載體中可藉由異向性的濕 式化學蝕刻而以簡易的方式來形成一種大約54度的角度。 在製成該複合物之後,如第1C和1D圖所示,去除該 基板8。本實施例中首先在一機械過程中進行該去除過程’ G 如第ic圖所示,其中該基板薄化成一種殘餘厚度。此種機 械式的薄化例如可藉由硏磨、磨光或拋光來進行。 該基板之剩餘的部份在隨後之較佳是以化學方式來進 行的步驟中去除。這例如可藉由濕式化學蝕刻或乾式化學 蝕刻來達成。在該基板8去除之後,相鄰的半導體本體2 只經由該已結構化的載體33而在機械上互相連接。 各凸起35在垂直的方向中由半導體本體2中突出。該 已結構化的載體33現在用來使半導體本體2達成機械上的 -19- 200937783 穩定。因此,已不需要基板8。 在遠離該半導體本體2之此側上可使該已結構化的載 體33薄化。該已結構化的載體較佳是被薄化,使各凸起之 間的區域中該已結構化的載體之厚度介於5# m(含)和70// m(含)之間,較佳是在10 β m(含)和50 " m(含)之間,最佳是 在10//m(含)和30//m(含)之間。各凸起35用來使該已結構 化的載體達成機械上的穩定。在半導體本體2下方的區域 ©中,該已結構化的載體因此薄化至一種厚度,此時在無上 述的凸起(即,在平坦的載體的情況)下不能確保一種足夠的 機械穩定性。 就界面30而言,該複合物38在薄化之後在面向該半導 體本體2之此側上的尺寸大於遠離該半導體本體之此側上 的尺寸。該複合物之與該界面之面向該半導體本體之此側 上的界面相垂直的尺寸在薄化之後至少是與該界面之遠離 該半導體本體之此側上的界面相垂直的尺寸之15倍,特別 〇 是至少2倍。 在薄化之已結構化的載體33上可在遠離該半導體本體 2之此側上形成安裝層6。此處,該複合物38之每一存在著 半導體晶片的區域較佳是分別具有一安裝層。此安裝層用 來將半導體晶片簡易地固定在光電組件用的電路板、散熱 件或外殼中。 該安裝層較佳是含有一種金屬,例如,金、鉑、鈦、 銀、鋁或銦;該安裝層亦可含有一種金屬合金,其具有上 -20- 200937783 述材料中的至少一種。 如第1G圖所示,該複合物38劃分成多個分離的半導 體晶片1。此種劃分例如可藉由分裂、折斷或切鋸來進行。 一種化學方法(大致上是濕式或乾式化學蝕刻)亦可用來劃 分。 此種劃分因此可在該已結構化的載體33之區域中進 行’該區域中形成多個凸起35。因此,能以簡易的方式來 確保該已結構化的載體33之足夠的機械穩定性。 〇 上述之方法中,將半導體本體2固定在個別的晶片載 體3上’這亦可在晶圓複合物中進行,以藉由該方法來同 時製成多個半導體晶片。 製造多個半導體晶片用的方法之第二實施例顯示在第 2A至2F圖所示的中間步驟中。 如第2A圖所示’在基板8上製備多個半導體本體2, 其相鄰地配置著。這些半導體本體分別藉由中間區25而互 〇 相隔開》 各中間區25延伸至一界面30’其上配置著半導體本體 2 ° 半導體本體2藉由一種連接層4而固定在該基板§上。 基板8因此與半導體本體2之半導體層序列用的生長基板不 同。 該基板較佳是包含一種導熱性高的材料。例如,該基 板可包括一種半導體材料(大致上是矽、鍺或砷化鎵)或由此 -21 - 200937783 種材料來構成。 另一方式是,該基板可包含一種金屬(大致上是鎳、鉬 或鉬)或由金屬所構成。此種基板在很小的厚度中所顯示的 特徵是高的穩定性。 此外,該基板亦可包含陶瓷(大致上是氮化鋁或氮化 硼)。陶瓷材料可具有高的機械穩定性且同時具有高的導熱 性。 ^ 將半導體本體2固定在較佳是平坦的基板8上,這可在 〇 晶圓複合物中進行。即,在以磊晶方式生長半導體層序列 之後,半導體本體2來自半導體層序列,在生長基板上將 半導體層序列固定在基板8上。在固定在基板8上之後,該 生長基板由半導體層序列中去除,使半導體層序列保留在 基板8上。該生長基板之去除可藉由機械方式及/或化學方 式來達成。在雷射剝離方法(laser lift-off)中亦可使用相參 的輻射。 © 在該生長基板去除之後,可藉由濕式或乾式化學蝕刻 來形成各中間區25。 在半導體本體2之遠離該基板8之此側上,在半導體本 體2上分別配置一種接觸層7。此接觸層7用來使半導體本 體2可與外部形成電性接觸。此接觸層例如可藉由蒸鍍或 濺鍍來製成且較佳是包含一種金屬或金屬合金。特別是在 不是以外部的電壓來操作的半導體晶片中,此種接觸層亦 可省略。 -22- 200937783 情況需要時,在該生長基板去除之後,亦可在半 本體2上進行其它的製造步驟。例如,半導體本體2之 該基板8之表面可設有一種粗糙面。在發光二極體-半 晶片中,所產生的輻射之發射效率因此可獲得改良。 此外,製備一已結構化的載體33,其具有多個凸起 該已結構化的載體33之結構化特別是可像第1A圖所 方式來進行。具有垂直延伸之側緣350之各凸起35較 ^ 藉由乾式化學蝕刻來製成。 〇 如第2B圖所示,該已結構化的載體33和該基板 互相定位,使各凸起35向中間區25內部延伸。該已結 的載體33和該基板8藉由該固定層5而依據材料來互 接。該固定層例如可包含一種黏合劑或焊劑。 與第1A至1G圖所示的第一實施例不同之處在於 實施例中該界面30(其上配置著半導體本體2)藉由該基 之平坦的表面來形成。各凸起35和半導體本體2配置 ❹ 板8之該界面30上。 複合物38中,該已結構化的載體33在各凸起35 的區域中是與半導體本體2相隔開。半導體本體2和該 構化的載體33因此只經由該基板8和該固定層5而在 上互相連接。 在製成該複合物38之後,該基板8在該界面之遠 導體本體2之此側上被薄化。具有已薄化之基板之複 38顯示在第2C圖中。 導體 遠離 導體 35 » 示的 佳是 8須 構化 相連 ,本 板8 在基 之間 已結 機械 離半 合物 -23- 200937783 基板8在複合物中較佳是被薄化,使該基板的厚度介 於5#m(含)和7〇em(含)之間,較佳是在lOym(含)和50私 m(含)之間,特別佳時是在10 μ m(含)和30# m(含)之間。 該複合物38之機械穩定性藉由各凸起35來確保。因 此,該基板8可薄化至一種厚度,此厚度在一種無凸起之 平坦基板中不再足以確保一種足夠的機械穩定性。 除了將該基板薄化以外,該基板亦能以所期望的最終 厚度來製成。這特別是對於不易薄化的基板(其大致上含有 金屬或陶瓷)而言特別適當。 在已薄化的基板上施加一種安裝層6,如第1F圖所示, 這亦顯示在第2D圖中。 如第2E圖所示,該已結構化的載體33須薄化,使在 ' 各凸起35之間的區域中之該已結構化的載體被完全去除。 可藉由機械方式及/或化學方式來達成這種該已結構化 的載體之區域性的去除。 0 如第2F圖所示,該複合物38劃分成多個半導體晶片 1。此種劃分就如第1 G圖之方式來進行。 上述方法未必以所述的順序來進行。例如,可在該已 結構化的載體33被薄化之前施加各安裝層6。 第3A和3B圖分別顯示半導體晶片之第一實施例之切 面圖(第3A圖)和相關的俯視圖(第3B圖)。 半導體晶片1包括一種半導體本體2和一晶片載體3。 此晶片載體是半導體晶片之一部份且在機械上使半導體本 -24 - 200937783 體2穩定。在遠離該半導體本體2之此側上以平坦方式來形 成該晶片載體3。這樣可使該半導體晶片之安裝簡化。 半導體本體2包括一種半導體層序列,其具有一種用 來產生輻射的活性區(未明顯地顯示)。此半導體層序列可形 成半導體本體。半導體本體之半導體層序列用的生長基板 可去除。半導體晶片1因此可形成薄膜-半導體晶片。 半導體本體2藉由一種連接層4而配置在晶片載體3 之界面30上。 ❹ 晶片載體3具有一凸起35,其在橫向中圍繞該半導體 本體2。該凸起35因此形成一種框形的穩定件。該凸起35 在垂直方向中突出於半導體本體2。該晶片載體3藉由該凸 起35而達成機械上的穩定作用。以此種方式,則該晶片載 ' 體之形成於半導體本體2下方的區域可在較佳的機械穩定 性下變成特別薄。該晶片載體在半導體本體下方的區域中 之厚度較佳是介於5/z m(含)至70 y m (含)之間,更佳是在10 Q # m(含)至50# m(含)之間,最佳是在10// m(含)至30/z m(含) 之間。該晶片載體3在該區域中越薄,則半導體晶片操作 時所產生的熱可更佳地由半導體本體2中排出。半導體本 體(特別是活性區)之溫度在操作時因此可簡易地下降。 該界面30之面向該半導體本體之此側上的晶片載體之 垂直尺寸(即,該凸起35之高度)較佳是至少爲遠離該半導 體本體之此側上的晶片載體之垂直尺寸的1.5倍。例如,此 凸起之垂直尺寸介於50 至80/zm之間,但該半導體本 -25- 200937783 體2下方之該晶片載體3之垂直尺寸只具有10ym至30//m 之厚度。晶片載體之總厚度因此大約是lOQym。 就該界面30而言,該晶片載體3在該半導體本體側具 有一種較該界面之相面對的此側上還大的垂直尺寸。該晶 片載體排熱時所需的厚度因此可較小。同時,該晶片載體 具有一足夠大的機械穩定性,以便將該半導體晶片固定在 該半導體晶片所需的安裝位置上。半導體晶片1之固定過 ^ 程例如可在光電組件用之電路板上、散熱件上或外殻中進 ❹ 行。 本實施例中,晶片載體3以單件方式來形成。此外, 晶片載體3較佳是包含一種高導熱性的材料,此材料應同 時具有良好的微機械式可結構化特性。 特別佳時該晶片載體3包括矽或由矽構成。矽之特徵 是特別良好的機械式或化學式可結構化特性。亦可使用其 它的半導體材料,例如,鍺或砷化鎵。 © 在晶片載體3之遠離該半導體本體2之此側上,該半導 體晶片具有一安裝層6。此安裝層用來使該半導體晶片可 簡易地進行安裝。 該晶片載體3在半導體側具有一種側緣350,其傾斜於 該界面30而延伸。該凸起隨著至該界面之距離的增大而變 細。 該凸起35之橫切面之範圍較佳是小於半導體本體2之 橫向範圍。 -26- 200937783 此外,該凸起35之橫切面之最大橫向範圍較佳是在50 以m(含)和1mm(含)之間,特別佳時是在100/zm(含)和300 /z m (含)之間。 在半導體晶片之俯視圖中,半導體本體2較佳是塡入 至該晶片載體3之一種儘可能大的部份中。此種比例越大, 則半導體晶片面積之可產生有效輻射的部份亦越大。 在半導體晶片之俯視圖中,半導體本體2較佳是覆蓋 A 該晶片載體之基面之至少10%。例如,在半導體本體之大小 Ο 是0.3x0.3 mm2時,該晶片載體之基面可以具有0.7x0.7mm2 之大小。這對應於大約18%之覆蓋率。 半導體本體2(特別是活性區)較佳是含有一種III-V-半 導體材料。 III_V-半導體材料特別適合用來在紫外線 (InxGayAlmN)經由可見光(IiuGayAh…yN,特別是用於藍色 至綠色之輻射,或InxGayAlmP,特別是用於黃色至紅色之 〇 輻射)直至紅外線(IruGaAlh.yAs)的光譜區域中產生輻射。 此處 ’ OSxSl,OSySl 且 x + ySl’ 特別是 x#l,y 关 1,χ 夫0及/或y# 0。III-V-半導體材料特別是由上述材料所構 成,其在產生輻射時可達成高的內部量子效率。 在所示的實施例中,設有半導體晶片以產生相參的輻 射,且該半導體晶片以表面發射式半導體雷射(大致上是 VECSEL或碟片雷射)來構成。就輻射的產生而言,半導體 本體可以光學泵送方式來操作。經由電性接觸區可將外部 -27- 200937783 電壓施加至半導體本體上,這些接觸區因此已不需要。 在半導體晶片1操作時該半導體本體2之活性區中所產 生的熱可藉由該晶片載體3而有效地由半導體本體中排 出。活性區的溫度因此可下降。過早產生之熱超限(over-run) 現象之危險性因此可下降。此外,可防止該半導體本體中 熱透鏡的形成或至少減低該熱透鏡的形成。 半導體本體2可由於傾斜延伸的側緣350而簡易地由一 I 傾斜於該垂直方向而延之方向中受到光學泵送。 第4A和4B圖中分別顯示半導體晶片1之另一實施例 的切面圖(第4A圖)和相關的俯視圖(第4B圖)。 此‘一第二實施例基本上對應於第3A和3B圖所示的第 一實施例。不同之處在於,半導體本體2用來將電能轉換 成光學輻射功率。在半導體晶片操作時,電荷載體經由一 接觸層7和一安裝層6而由相面對的側面注入至半導體本體 2中。晶片載體3較佳是以可導電的方式來形成。 〇 與第一實施例不同之處在於,晶片載體3以多元件方 式來形成且具有一載體部31和一穩定部32。載體部31和 穩定部32經由一固定層5而穩定地互相機械式連接。該穩 定部32藉由一凸起35而形成。 該凸起35具有一垂直延伸的側緣350,其面向該半導 體本體2。在半導體本體2有相同的面積時,晶片載體3之 基面因此在半導體晶片之俯視圖中會變小。換言之,有效 面積(其中該半導體晶> 產生了輻射)在半導體晶片的大小 -28 - 200937783 相同之情況下將變大° 該固定層5沿著―隔離面而延伸’該隔離面中形成了 該界面30»該穩定部32和半導體本體2配置在該載體部31 之相同的表面上。即’須形成該半導體晶片1,使半導體本 體2和該使半導體晶片1達成機械穩定性的穩定部32可配 置在該界面之相同的側面上,半導體本體固定在此側面 上。在傳統之半導體晶片中,半導體本體之機械穩定性是 I 藉由厚的載體來達成’該載體配置在半導體本體下方。 ❹ 半導體本體2和晶片載體3之間,較佳是半導體本體2 和該連接層4之間’形成一種鏡面層23。此鏡面層23對該 半導體本體2中所產生的輻射而言較佳是具有一種高的反 射性。此鏡面層較佳是含有一種金屬,其大致上是金、銀、 鋁或釕、或具有上述材料之至少一種的金屬合金。該鏡面 層較佳是沈積在半導體本體上,這大致上是藉由濺鍍或蒸 鍍來達成。 〇 該鏡面層23和該連接層4之間可配置一種阻止層(未明 顯地顯示)。藉由該阻止層,可防止該連接層的材料擴散至 該鏡面層中或至少可使此種擴散大大地下降。該阻止層可 含有一種金屬,特別是由鈦、鉑、鎢和鎳所構成的群組中 之至少一種金屬。 另一方式是’半導體本體2中可藉由多個上下配置的 半導體層對(pair)來形成—種佈拉格鏡面。 具有上述晶片載體31之半導體晶片1之特徵是具有一 -29- 200937783 種對該半導體本體2中所產生的熱而言特別小的熱阻。此 種熱可特別有效地由半導體晶片1中排出。上述的構造特 別適用於高功率-半導體晶片,其大致上是消耗的電功率至 少是100mW(較佳是至少300mW)的發光二極體。半導體晶片 1亦可以RCLED來構成。 載體部31和穩定部32所使用的材料可不相同。特別是 該穩定部32可含有矽或由矽所構成,該載體部可含有一種 與矽不同的半導體(大致上是鍺或砷化鎵)或金屬(其大致上 〇 是鉬、鎳或鉬)或陶瓷(大致上是A1N或BN)或由上述材料所 構成。 本發明當然不限於依據各實施例中所作的描述。反 之,本發明包含每一新的特徵和各特徵的每一種組合,特 別是包含各申請專利範圍-或不同實施例之個別特徵之每一 種組合,當相關的特徵或相關的組合本身未明顯地顯示在 各申請專利範圍中或各實施例中時亦屬本發明。 〇 【圖式簡單說明】 第1A至1G圖依據以切面圖所示的中間步驟以用來製 造多個半導體晶片之方法的第一實施例。 第2A至2F圖依據以切面圖所示的中間步驟以用來製 造多個半導體晶片之方法的第二實施例。 第3A圖半導體晶片之第一實施例的切面圖。 第3B圖半導體晶片之第一實施例的俯視圖。 第4A圖半導體晶片之第二實施例的切面圖。 -30- 200937783 第4B圖半導體晶片之第二實施例的俯視圖。 【主要元件符號說明】
1 半導體晶片 2 半導體本體 3 晶片載體 4 連接層 5 固定層 6 安裝層 7 接觸層 8 基板 23 鏡面層 25 中間區 30 界面 3 1 載體部 32 穩定部 33 已結構化的載體 35 凸起 38 複合物 45 結合層 350 側緣 -31 -
Claims (1)
- 200937783 七、申請專利範圍: 1. 一種製造多個半導體晶片(1)之方法,其特徵爲以下各步 驟: a) 在基板(8)上製備多個半導體本體(2),其中該多個半 導體本體(2)藉由中間區(25)而互相隔開; b) 製備一已結構化的載體(33),其具有多個凸起(35); c) 將該已結構化的載體(33)相對於該基板(8)來進行定 ^ 位,使該已結構化的載體(33)之各凸起(35)朝向各半 導體本體(2)之間中間區(25)的內部延伸; d) 製造一機械穩性穩定的複合物(38),其包括該基板(8) 和該已結構化的載體(3 3 ); e) 將該複合物(38)劃分成多個半導體晶片(1)。 2. 如申請專利範圍第1項之方法,其中該劃分是分別在該已 結構化的載體(33)之各凸起(35)之區域中進行。 3. 如申請專利範圍第1或2項之方法,其中各凸起(35)藉由 〇 各凸起(35)之間載體材料之區域性的去除而形成》 4. 如申請專利範圍第1至3項中任一項之方法,其中該已結 構化的載體(33)含有矽或由矽構成。 5. 如申請專利範圍第1至4項中任一項之方法,其中該複合 物(38)在劃分之前具有一界面(30),該界面上配置著該半 導體本體(2)。 6. 如申請專利範圍第5項之方法,其中各凸起(35)在垂直於 界面(30)而延伸之方向上朝向該半導體本體(2)突出。 -32- 200937783 7.如申請專利範圍第5或6項之方法,其中該複合物(38)在 該半導體本體(2)之遠離該界面(30)之那一側上被薄化。 8 .如申請專利範圍第7項之方法,其中該複合物(3 8 )之與遠 離該半導體本體(2)之此側上的界面(30)相垂直的尺寸在 薄化之後,介於5#ro(含)和7〇em(含)之間。 9. 如申請專利範圍第7或8項之方法,其中該複合物(38)之 與該界面(30)之面向該半導體本體(2)之此側上的界面相 ^ 垂直的尺寸在薄化之後,大於與遠離該半導體本體(2)之 〇 此側上的界面相垂直的尺寸。 10. 如申請專利範圍第7或8項之方法,其中該複合物(38) 之與該界面(30)之面向該半導體本體(2)之此側上的界 面(30)相垂直的尺寸在薄化之後,至少是與遠離該半導 體本體(2)之此側上的界面相垂直的尺寸之二倍。 11. 如申請專利範圍第5至10項中任一項之方法,其中該界 面(30)藉由該已結構化的載體(33)來形成。 〇 12.如申請專利範圍第11項之方法,其中該已結構化的載體 (3 3 )以單件方式來形成。 13.如申請專利範圍第π或12項之方法,其中各凸起(35) 在製造該複合物(38)時是與該基板(8)相隔開。 1 4 .如申請專利範圍第π至丨3項中任一項之方法,其中各 中間區(25)在步驟c)之前形成,使各中間區(25)向基板 (8 )內部延伸。 15.如申請專利範圍第u至14項中任一項之方法,其中該 -33- 200937783 已結構化的載體(33)被薄化’使各凸起(25)之間的區域 中該已結構化的載體(33)之厚度介於5#πι(含)和70/z m (含)之間。 16.如申請專利範圍第11至15項中任一項之方法,其中在 步驟d)之前將一連接層(4)施加在各凸起(35)之間的該 已結構化的載體(3 3 )上及/或施加在半導體本體(2 )上。 1 7 .如申請專利範圍第1 1至1 6項中任一項之方法,其中在 該半導體本體具有一種半導體層序列且該基板(8)是該 半導體層序列用的生長基板。 18_如申請專利範圍第17項之方法,其中該生長基板(8)在 該複合物中至少以區域方式而被薄化或去除。 19. 如申請專利範圍第5至10項中任一項之方法,其中該界 面(30)是由基板(8)來形成。 20. 如申請專利範圍第19項之方法,其中該半導體本體(2) 固定在基板(8)上且然後將該半導體本體(2)之半導體層 〇 序列用的生長基板去除。 21. 如申請專利範圍第19或20項之方法,其中該已結構化 的載體(33)在各凸起(35)之間的複合物(38)中是與半導 體本體(2 )相隔開。 22. 如申請專利範圍第19或21項之方法,其中各凸起(35) 在步驟d)中藉由一固定層(5)而與該基板相連接。 23. 如申請專利範圍第19至22項中任一項之方法,其中該 已結構化的載體(33)在步驟d)之後在各凸起(35)之間完 -34- 200937783 全去除。 24.如申請專利範圍第19至23項中任一項之方法,其中該 基板(8)在該複合物(38)中須被薄化,使各凸起(35)之間 的區域中該基板(8)之厚度介於5/zra(含)和70/zm(含) 之間。 2 5, —種半導體晶片(1),包括:肀導體本體(2)和晶片載體 (3),其具有界面(30),界面(30)上固定著該半導體本體 ^ (2) ’其特徵爲,該晶片載體(3)在面向該半導體本體(2) 之此側上具有至少一凸起(35),其在垂直於該界面(30) 之方向中由該半導體本體(2)突出。 26.如申請專利範圍第25項之半導體晶片,其中至少一凸起 (35)在橫向中圍繞該半導體本體(2)。 27 .如申請專利範圍第25或26項之半導體晶片,其中該晶 片載體(3)在該半導體本體(2)之區域中具有一種介於5 /zra(含)和7〇vm(含)之間的厚度。 Q 28.如申請專利範圍第25或26項之半導體晶片,其中該晶 片載體(3)在該半導體本體(2)之區域中具有一種介於10 /zm(含)和3〇em(含)之間的厚度。 29 .如申請專利範圍第25至28項中任一項之半導體晶片, 其中該晶片載體(3)之與該界面(3 0)之面向該半導體本 體(2)之此側上的界面(30)相垂直之尺寸至少是與該界 面之遠離該半導體本體(2)之此側上的界面相垂直之尺 寸的二倍。 -35- 200937783 30. 如申請專利範圍第25至29項中任一項之半導體晶片’ 其中至少一凸起(35)含有矽或由矽構成。 31. 如申請專利範圍第25至30項中任一項之半導體晶片’ 其中該晶片載體(3)具有載體部(31)和穩定部(32),此二 部經由一固定層(5)而互相連接,且該界面在該載體部 (3 1 )和該穩定部(3 2 )之間的隔離面中延伸。 32 .如申請專利範圍第25至30項中任一項之半導體晶片, 其中該晶片載體(3)以單件形式來形成。 3 3 .如申請專利範圍第2 5至3 2項中任一項之半導體晶片, 其中至少一凸起(35)在半導體本體(2)之此側上具有一 側緣(3 5 0 ),其垂直於該界面(3 0 )而延伸。 3 4 .如申請專利範圍第2 5至3 2項中任一項之半導體晶片, 其中至少一凸起(35)在半導體本體(2)之此側上具有一 側緣(350),其以不同於90度的角度而對該界面(30)延 伸。 〇 35.如申請專利範圍第25至34項中任一項之半導體晶片, 其用來產生相參-、非相參-或部份相參之輻射。 36 .如申請專利範圍第25至35項中任一項之半導體晶片, 其含有一種III-V -化合物半導體材料》 3 7 ·如申請專利範圍第2 5至3 6項中任一項之半導體晶片, 其依據申請專利範圍第1至24項中任一項之方法來製 成。 -36-
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007061469 | 2007-12-20 | ||
DE102008014121A DE102008014121A1 (de) | 2007-12-20 | 2008-03-13 | Verfahren zur Herstellung von Halbleiterchips und Halbleiterchip |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200937783A true TW200937783A (en) | 2009-09-01 |
Family
ID=40690052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097148007A TW200937783A (en) | 2007-12-20 | 2008-12-10 | Method for the production of semiconductor chips and semiconductor chip |
Country Status (7)
Country | Link |
---|---|
US (1) | US20110175238A1 (zh) |
EP (1) | EP2223333A2 (zh) |
KR (1) | KR20100105711A (zh) |
CN (1) | CN101903995B (zh) |
DE (1) | DE102008014121A1 (zh) |
TW (1) | TW200937783A (zh) |
WO (1) | WO2009079982A2 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008008595A1 (de) | 2007-12-21 | 2009-06-25 | Osram Opto Semiconductors Gmbh | Oberflächenemittierender Halbleiterlaser und Verfahren zu dessen Herstellung |
US10109612B2 (en) * | 2013-12-13 | 2018-10-23 | Taiwan Semiconductor Manufacturing Company | Tools and systems for processing semiconductor devices, and methods of processing semiconductor devices |
DE102017108385A1 (de) | 2017-04-20 | 2018-10-25 | Osram Opto Semiconductors Gmbh | Laserbarren und Halbleiterlaser sowie Verfahren zur Herstellung von Laserbarren und Halbleiterlasern |
CN113118966B (zh) * | 2019-12-31 | 2022-08-16 | 清华大学 | 一种用于化学机械抛光的承载头及其使用方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4440935A1 (de) * | 1994-11-17 | 1996-05-23 | Ant Nachrichtentech | Optische Sende- und Empfangseinrichtung |
JP4126749B2 (ja) * | 1998-04-22 | 2008-07-30 | ソニー株式会社 | 半導体装置の製造方法 |
US6885522B1 (en) * | 1999-05-28 | 2005-04-26 | Fujitsu Limited | Head assembly having integrated circuit chip covered by layer which prevents foreign particle generation |
TWI292227B (en) * | 2000-05-26 | 2008-01-01 | Osram Opto Semiconductors Gmbh | Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan |
DE10033502A1 (de) * | 2000-07-10 | 2002-01-31 | Osram Opto Semiconductors Gmbh | Optoelektronisches Modul, Verfahren zu dessen Herstellung und dessen Verwendung |
US6724794B2 (en) * | 2001-06-29 | 2004-04-20 | Xanoptix, Inc. | Opto-electronic device integration |
TW560018B (en) * | 2001-10-30 | 2003-11-01 | Asia Pacific Microsystems Inc | A wafer level packaged structure and method for manufacturing the same |
US6969204B2 (en) * | 2002-11-26 | 2005-11-29 | Hymite A/S | Optical package with an integrated lens and optical assemblies incorporating the package |
AU2002360892A1 (en) * | 2002-12-04 | 2004-06-23 | Infineon Technologies Ag | Bidirectional emitting and receiving module |
DE10308866A1 (de) * | 2003-02-28 | 2004-09-09 | Osram Opto Semiconductors Gmbh | Beleuchtungsmodul und Verfahren zu dessen Herstellung |
AT412928B (de) * | 2003-06-18 | 2005-08-25 | Guenther Dipl Ing Dr Leising | Verfahren zur herstellung einer weissen led sowie weisse led-lichtquelle |
US6900509B2 (en) * | 2003-09-19 | 2005-05-31 | Agilent Technologies, Inc. | Optical receiver package |
US6998691B2 (en) * | 2003-09-19 | 2006-02-14 | Agilent Technologies, Inc. | Optoelectronic device packaging with hermetically sealed cavity and integrated optical element |
EP1690300B1 (en) * | 2003-11-04 | 2012-06-13 | Panasonic Corporation | Manufacturing method of semiconductor light emitting device |
CN1860329A (zh) * | 2004-01-29 | 2006-11-08 | 松下电器产业株式会社 | Led照明光源 |
JP4572312B2 (ja) * | 2004-02-23 | 2010-11-04 | スタンレー電気株式会社 | Led及びその製造方法 |
US20060012020A1 (en) * | 2004-07-14 | 2006-01-19 | Gilleo Kenneth B | Wafer-level assembly method for semiconductor devices |
WO2006015133A2 (en) * | 2004-07-30 | 2006-02-09 | Novalux, Inc. | Projection display apparatus, system, and method |
WO2006090804A1 (ja) * | 2005-02-23 | 2006-08-31 | Mitsubishi Chemical Corporation | 半導体発光デバイス用部材及びその製造方法、並びにそれを用いた半導体発光デバイス |
US7884024B2 (en) * | 2005-02-24 | 2011-02-08 | Dcg Systems, Inc. | Apparatus and method for optical interference fringe based integrated circuit processing |
DE102005061553B4 (de) * | 2005-12-22 | 2013-07-11 | Infineon Technologies Ag | Chipmodul |
US7442564B2 (en) * | 2006-01-19 | 2008-10-28 | Cree, Inc. | Dispensed electrical interconnections |
US7282391B1 (en) * | 2006-03-21 | 2007-10-16 | International Business Machines Corporation | Method for precision assembly of integrated circuit chip packages |
DE102007030129A1 (de) * | 2007-06-29 | 2009-01-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement |
US7968899B2 (en) * | 2007-08-27 | 2011-06-28 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | LED light source having improved resistance to thermal cycling |
-
2008
- 2008-03-13 DE DE102008014121A patent/DE102008014121A1/de not_active Withdrawn
- 2008-12-08 EP EP08865326A patent/EP2223333A2/de not_active Withdrawn
- 2008-12-08 US US12/746,096 patent/US20110175238A1/en not_active Abandoned
- 2008-12-08 WO PCT/DE2008/002056 patent/WO2009079982A2/de active Application Filing
- 2008-12-08 KR KR1020107016080A patent/KR20100105711A/ko not_active Application Discontinuation
- 2008-12-08 CN CN200880122155.5A patent/CN101903995B/zh not_active Expired - Fee Related
- 2008-12-10 TW TW097148007A patent/TW200937783A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US20110175238A1 (en) | 2011-07-21 |
DE102008014121A1 (de) | 2009-06-25 |
WO2009079982A3 (de) | 2009-10-15 |
EP2223333A2 (de) | 2010-09-01 |
CN101903995A (zh) | 2010-12-01 |
KR20100105711A (ko) | 2010-09-29 |
CN101903995B (zh) | 2012-08-22 |
WO2009079982A2 (de) | 2009-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20190189838A1 (en) | Semiconductor light emitting device including a window layer and a light-directing structure | |
US6956246B1 (en) | Resonant cavity III-nitride light emitting devices fabricated by growth substrate removal | |
US8680548B2 (en) | Semiconductor light emitting device and method of fabricating semiconductor light emitting device | |
JP6294402B2 (ja) | 半導体構造の処理方法 | |
US8178372B2 (en) | Method for production of a plurality of semiconductor chips, and a semiconductor component | |
JP6680670B2 (ja) | トップエミッション型半導体発光デバイス | |
US8835937B2 (en) | Optoelectronic component, device comprising a plurality of optoelectronic components, and method for the production of an optoelectronic component | |
US9899578B2 (en) | Process for preparing a semiconductor structure for mounting | |
TW201029232A (en) | Radiation-emitting semiconductor chip | |
US20080113460A1 (en) | Laser Lift-Off of Sapphire From a Nitride Flip-Chip | |
US9666771B2 (en) | Method of forming a wavelength converted light emitting device | |
CN103650171A (zh) | 将半导体装置结合到支持衬底的方法 | |
JP2015513226A (ja) | 発光半導体部品および発光半導体部品の製造方法 | |
CN102714255B (zh) | 具有薄n型区域的III-V族发光器件 | |
US20150270446A1 (en) | Method for Fabricating a Plurality of Opto-Electronic Semiconductor Chips, and Opto-Electronic Semiconductor Chip | |
US9099574B2 (en) | Optoelectronic semiconductor chip and method for producing it | |
US20200058840A1 (en) | Optoelectronic semiconductor chip and method of producing an optoelectronic semiconductor chip | |
CN111509116A (zh) | 具有厚金属层的半导体发光器件 | |
TW200937783A (en) | Method for the production of semiconductor chips and semiconductor chip | |
US7995633B2 (en) | Method for producing a semiconductor laser, and semiconductor laser | |
KR102328383B1 (ko) | 광전자 반도체 칩을 제조하기 위한 방법, 및 광전자 반도체 칩 | |
US20220406757A1 (en) | Method for Producing Radiation-Emitting Semiconductor Chips, Radiation-Emitting Semiconductor Chip and Radiation-Emitting Component | |
US10854793B2 (en) | Method for producing an optoelectronic component and optoelectronic component | |
US20190140145A1 (en) | Light-Emitting Device and Method for Manufacturing a Light-Emitting Device | |
JP2021507527A (ja) | 変換素子を製造する方法および変換素子 |