CN101901834A - 场效应晶体管及其制造方法 - Google Patents
场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN101901834A CN101901834A CN201010194163.XA CN201010194163A CN101901834A CN 101901834 A CN101901834 A CN 101901834A CN 201010194163 A CN201010194163 A CN 201010194163A CN 101901834 A CN101901834 A CN 101901834A
- Authority
- CN
- China
- Prior art keywords
- layer
- defective
- nitride
- based iii
- vzu huahewubandaoti
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 45
- 230000002950 deficient Effects 0.000 claims abstract description 125
- 230000012010 growth Effects 0.000 claims abstract description 92
- 238000005530 etching Methods 0.000 claims abstract description 46
- 230000004888 barrier function Effects 0.000 claims abstract description 36
- 150000004767 nitrides Chemical class 0.000 claims description 94
- 239000000758 substrate Substances 0.000 claims description 78
- 238000003754 machining Methods 0.000 claims description 30
- 238000001312 dry etching Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 22
- 238000000576 coating method Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000011248 coating agent Substances 0.000 claims description 16
- 239000000203 mixture Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 claims description 7
- 239000002994 raw material Substances 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 125000001309 chloro group Chemical class Cl* 0.000 claims 1
- 229910002704 AlGaN Inorganic materials 0.000 abstract description 20
- 230000006378 damage Effects 0.000 abstract description 5
- 229910052594 sapphire Inorganic materials 0.000 description 16
- 239000010980 sapphire Substances 0.000 description 16
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 11
- 238000000407 epitaxy Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 229910052799 carbon Inorganic materials 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- VOITXYVAKOUIBA-UHFFFAOYSA-N triethylaluminium Chemical compound CC[Al](CC)CC VOITXYVAKOUIBA-UHFFFAOYSA-N 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- 230000005533 two-dimensional electron gas Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 150000001804 chlorine Chemical class 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 230000007812 deficiency Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052984 zinc sulfide Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000005065 mining Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Abstract
本发明提供一种场效应晶体管及其制造方法。该场效应晶体管是具有低接触电阻且能够避免导通电阻的增大、维持高沟道迁移率的实现常闭动作的场效应晶体管。该场效应晶体管由于使AlGaN势垒层(6)的薄层部(6a)形成在第二GaN层(4)的V缺陷(13)以及与V缺陷(13)相连接的第三GaN层(5)的非生长区域(G1)上，因此无需进行蚀刻也能够使薄层部(6a)的厚度比平坦部(6b)的厚度薄。因此，不会由于蚀刻损伤使沟道迁移率下降，能够避免使导通电阻增大。
Description
技术领域
本发明涉及一种由氮化物类Ⅲ-Ⅴ族化合物半导体制造的场效应晶体管，特别涉及常闭型场效应晶体管及其制造方法。
背景技术
目前，作为使用氮化物类Ⅲ-Ⅴ族化合物半导体的AlGaN-GaN异质结构(ヘテロ構造)的场效应晶体管(HFET)，将采用纤锌矿结构(ウルツ鉱構造)的氮化物类Ⅲ-Ⅴ族化合物半导体的C面(与表示晶体纵向的C轴垂直的平坦的面)设计成与基板表面平行。因此，在AlGaN-GaN界面通过压电效应、自发极化诱导电子而形成二维电子气(2DEG)。其结果，在上述晶体管中，即使栅极电压为零，当在源极-漏极之间施加电压时，也会使漏极电流流通，因此，将该晶体管称为常开型晶体管。
但是，考虑到在一般电路中的应用时，更希望使用栅极电压为零的情况下不会流通漏极电流的常闭型晶体管，因此，尝试了用于实现常闭化的几种方法。
即，在专利文献1(日本特开2000-277724号公报)中，公开了通过采用干式蚀刻减薄栅极电极下方的AlGaN层的厚度来调整2DEG量以谋求实现常闭化的技术。
另外，在非专利文献1(电子情报通信学会技术研究报告ED2005-205、MW2005-159、pp.35～39(2006-1))中，公开了通过利用不产生压电效应、自发极化的纤锌矿结构的无极性面来谋求实现常闭化的技术。
另外，在非专利文献2(phys.stat，sol.(a)Vol.204、No.6、pp.2064～2067(2007))中，公开了通过使用与Si的MOS晶体管相同的、未采用AlGaN-GaN异质结构的MIS(Metal Insulator Semiconductor：金属绝缘体半导体)结构晶体管来谋求实现常闭化的技术。
但是，在实现常闭化时成为问题的是如何解决以下(1)和(2)两点。
(1)避免导通电阻的增大；
(2)维持高沟道迁移率。
对此，在专利文献1的技术中，由于在源极-漏极区域存在2DEG，因此能够避免在接触区域中导通电阻增大，但是，由于在沟道区域中2DEG减少，并且通过干式蚀刻进行薄层化造成的损伤导致使沟道迁移率下降，因此产生导通电阻的增大。
另外，如非专利文献1的技术那样，当采用纤锌矿结构的无极性面(例如a面或m面)时，与利用AlGaAs-GaAs结构时同样，为了生成载流子，必须对AlGaN层进行掺杂。此时，为了降低源极、漏极的接触电阻，不得不增加AlGaN层的掺杂浓度，但是，如果过度增加掺杂浓度，则导致栅极漏电流增大。
另外，在非专利文献2的技术中，与形成2DEG的情况相比，由于沟道迁移率低，因此，存在无论怎样都不能降低导通电阻的问题。
由此可知，在具有低接触电阻且维持高沟道迁移率的状态下实现常闭型晶体管是多么困难。
发明内容
本发明的课题在于提供一种具有低接触电阻且能够避免导通电阻的增大、维持高沟道迁移率的实现常闭动作的场效应晶体管及其制造方法。
为了解决上述课题，本发明的场效应晶体管，其特征在于，具有：
基板，其具有在表面的预先规定的部位形成的表面加工部；
缓冲层，其形成在所述基板上；
第一氮化物类Ⅲ-Ⅴ族化合物半导体层，其形成在所述缓冲层上，并且具有在对应于所述表面加工部的部位生成的位错，但不具有以所述位错为核的V形的非生长区域即V缺陷；
第二氮化物类Ⅲ-Ⅴ族化合物半导体层，其形成在所述第一氮化物类Ⅲ-Ⅴ族化合物半导体层上，并且具有以所述位错为核的V形的非生长区域即V缺陷；
第三氮化物类Ⅲ-Ⅴ族化合物半导体层，其以不填埋所述V缺陷的方式形成在所述第二氮化物类Ⅲ-Ⅴ族化合物半导体层上，并且具有与所述V缺陷相连接的非生长区域，但不具有与所述V缺陷不同的新的V缺陷；
第四氮化物类Ⅲ-Ⅴ族化合物半导体层，其形成在所述第三氮化物类Ⅲ-Ⅴ族化合物半导体层上，具有薄层部和平坦部，该薄层部沿着所述V缺陷及与所述V缺陷相连接的非生长区域形成，该平坦部与所述薄层部相连接并在所述V缺陷之外形成，厚度比所述薄层部厚；
由所述第一至第三氮化物类Ⅲ-Ⅴ族化合物半导体层构成沟道层，由所述第四氮化物类Ⅲ-Ⅴ族化合物半导体层构成势垒层，由所述第三氮化物类Ⅲ-Ⅴ族化合物半导体层和所述第四氮化物类Ⅲ-Ⅴ族化合物半导体层构成异质结。
根据该发明的场效应晶体管，在由所述沟道层和势垒层构成的异质结界面附近的、构成所述沟道层一部分的第三氮化物类Ⅲ-Ⅴ族化合物半导体层中，在面对所述势垒层的平坦部的区域，形成与所述平坦部的厚度与组成相对应的二维电子气。另一方面，在构成所述沟道层一部分的第二、第三氮化物类Ⅲ-Ⅴ族化合物半导体层中、面对所述势垒层的薄层部的区域，几乎不形成二维电子气。因此，通过在所述势垒层中的所述薄层部上形成栅极电极，可以实现进行常闭动作的场效应晶体管。
另外，由于所述势垒层的薄层部形成在所述V缺陷及与所述V缺陷相连接的非生长区域上，因此，不进行蚀刻也能够使该薄层部的厚度比平坦部的厚度薄。因此，根据该发明，能够避免导通电阻的增大，而不会由于蚀刻损坏使沟道迁移率下降。作为一个具体例，所述势垒层的薄层部的厚度设定在所述平坦部的厚度的50％以下。
另外，在一实施方式的场效应晶体管中，所述V缺陷有规则地排列。
根据该实施方式，在栅极电极的下方容易集中配置所述V缺陷。
另外，在一实施方式的场效应晶体管中，具有栅极电极，该栅极电极形成在有规则地排列的所述V缺陷之上。
根据该实施方式，由于栅极电极形成在所述势垒层中的所述V缺陷上的薄层部上，因此能够实现进行常闭动作的场效应晶体管。
另外，在一实施方式的场效应晶体管中，具有绝缘膜，该绝缘膜形成在所述第四氮化物类Ⅲ-Ⅴ族化合物半导体层与栅极电极之间。
根据该实施方式，与未形成绝缘膜的情况相比，由于能够使夹断电压(ピンチオフ)增大，因此适用于电路应用。作为一个具体例，在未形成所述绝缘膜的情况下夹断电压为0V左右，与此相对，能够通过形成所述绝缘膜，使夹断电压保持在+2～+3V左右。
另外，本发明的场效应晶体管的制造方法，其特征在于，
在基板上使用抗蚀剂或者具有耐蚀性的材料形成掩模图案；
通过对所述基板中未被所述掩模图案覆盖的部分进行蚀刻，在所述基板的预先规定的部分形成凸状的表面加工部；
接着在所述基板上形成缓冲层；
在从对应于所述凸状的表面加工部的部位生成位错、但不生成以所述位错为核的V形非生长区域即V缺陷的生长温度条件下，使构成沟道层的第一氮化物类Ⅲ-Ⅴ族化合物半导体层在所述缓冲层上生长；
在生成所述V缺陷的生长温度条件下，使构成沟道层的第二氮化物类Ⅲ-Ⅴ族化合物半导体层在所述第一氮化物类Ⅲ-Ⅴ族化合物半导体层上生长；
在生成不填埋所述第二氮化物类Ⅲ-Ⅴ族化合物半导体层中生成的V缺陷并且与所述V缺陷相连接的非生长区域、但不生成与所述V缺陷不同的新的V缺陷的生长温度条件下，使构成沟道层的第三氮化物类Ⅲ-Ⅴ族化合物半导体层在所述第二氮化物类Ⅲ-Ⅴ族化合物半导体层上生长；
在所述第三氮化物类Ⅲ-Ⅴ族化合物半导体层上形成第四氮化物类Ⅲ-Ⅴ族化合物半导体层，该第四氮化物类Ⅲ-Ⅴ族化合物半导体层构成具有薄层部和平坦部的势垒层，且与所述第三氮化物类Ⅲ-Ⅴ族化合物半导体层构成异质结，该薄层部沿着所述V缺陷及与所述V缺陷相连接的非生长区域形成，该平坦部与所述薄层部相连接并在所述V缺陷之外形成，厚度比所述薄层部厚。
根据本发明的场效应晶体管的制造方法，由利用掩模图案蚀刻所述基板而形成的凸状的表面加工部引起的位错，形成在第一氮化物类Ⅲ-Ⅴ族化合物半导体层中，以所述位错为核的V缺陷形成在第二氮化物类Ⅲ-Ⅴ族化合物半导体层中，与所述V缺陷相连接的非生长区域形成在第三氮化物类Ⅲ-Ⅴ族化合物半导体层中。另外，所述势垒层的薄层部形成在所述V缺陷及与所述V缺陷相连接的非生长区域上，由于不进行蚀刻也能够使该薄层部厚度比平坦部薄，因此不会使沟道迁移率下降。另外，在构成沟道层一部分的第二、第三氮化物类Ⅲ-Ⅴ族化合物半导体层中、面对所述势垒层的薄层部的区域，几乎不形成二维电子气。因此，能够通过在所述势垒层中的所述薄层部上形成栅极电极来维持高沟道迁移率，并且可以实现进行常闭动作的场效应晶体管。
另外，在一实施方式的场效应晶体管的制造方法中，对所述基板进行蚀刻的方法为干式蚀刻、湿式蚀刻或者干式蚀刻与湿式蚀刻的组合。
根据该实施方式，根据所述基板的材质的不同，能够在可进行湿式蚀刻的情况下进行湿式蚀刻，在难以进行湿式蚀刻的情况下进行干式蚀刻。另外，也能够将干式蚀刻与湿式蚀刻组合以充分发挥两者的特长。
另外，在一实施方式的场效应晶体管的制造方法中，当所述基板由不容易进行湿式蚀刻的材料制成时，利用干式蚀刻对所述基板进行蚀刻。
根据该实施方式，当所述基板由使用溶液难以进行湿式蚀刻的蓝宝石、碳化硅(SiC)或GaN等氮化物类Ⅲ-Ⅴ族化合物半导体层制成时，能够通过采用干式蚀刻，容易地蚀刻所述基板。
另外，在一实施方式的场效应晶体管的制造方法中，用于所述干式蚀刻的蚀刻气体为氯类气体。
根据该实施方式，通过利用氯类气体(氯气、氯化硅、氯化硼等)作为干式蚀刻的蚀刻气体，能够对由使用溶液难以进行湿式蚀刻的材料制成的基板有效地进行蚀刻。
另外，本发明的场效应晶体管的制造方法，其特征在于，
在基板上对用于选择生长的掩模材料进行构图，在所述基板上的预先规定的部位利用已构图的所述掩模材料形成表面加工部；
接着在所述基板上形成缓冲层；
在从对应于所述表面加工部的部位生成位错、但不生成以所述位错为核的V形非生长区域即V缺陷的生长温度条件下，使构成沟道层的第一氮化物类Ⅲ-Ⅴ族化合物半导体层在所述缓冲层上生长；
在生成所述V缺陷的生长温度条件下，使构成沟道层的第二氮化物类Ⅲ-Ⅴ族化合物半导体层在所述第一氮化物类Ⅲ-Ⅴ族化合物半导体层上生长；
在生成不填埋所述第二氮化物类Ⅲ-Ⅴ族化合物半导体层中生成的V缺陷并且与所述V缺陷相连接的非生长区域、但不生成与所述V缺陷不同的新的V缺陷的生长温度条件下，使构成沟道层的第三氮化物类Ⅲ-Ⅴ族化合物半导体层生长在所述第二氮化物类Ⅲ-Ⅴ族化合物半导体层上；
在所述第三氮化物类Ⅲ-Ⅴ族化合物半导体层上形成第四氮化物类Ⅲ-Ⅴ族化合物半导体层，该第四氮化物类Ⅲ-Ⅴ族化合物半导体层构成具有薄层部和平坦部的势垒层，且与所述第三氮化物类Ⅲ-Ⅴ族化合物半导体层构成异质结，该薄层部沿着所述V缺陷及与所述V缺陷相连接的非生长区域形成，该平坦部与所述薄层部相连接并在所述V缺陷之外形成，厚度比所述薄层部厚。
根据本发明的制造方法，由于在所述基板上通过对掩模材料进行构图来形成表面加工部，因此，无需蚀刻基板也能够维持基板表面的平坦性。即，在对基板表面进行干式蚀刻加工的情况下，不可避免地会在基板的表面产生加工造成的粗糙。另外，根据该实施方式，与通过干式蚀刻加工来形成表面加工部的情况相比，能够对表面加工部更加精细地进行构图。
另外，在一实施方式的场效应晶体管的制造方法中，所述用于选择生长的掩模材料为氧化硅。
根据该实施方式的制造方法，通过将作为用于选择生长的掩模材料(表面加工部)设为氧化硅(SiO2)，由于难以在所述表面加工部上沉积GaN，因此在所述表面加工部上容易进行选择生长。
另外，在一实施方式的场效应晶体管的制造方法中，所述第一氮化物类Ⅲ-Ⅴ族化合物半导体层的生长温度在1000℃以上。
根据该实施方式的制造方法，能够防止在所述第一氮化物类Ⅲ-Ⅴ族化合物半导体层中形成凹坑。
另外，在一实施方式的场效应晶体管的制造方法中，所述第二氮化物类Ⅲ-Ⅴ族化合物半导体层的生长温度在700℃以上且900℃以下。
根据该实施方式的制造方法，与所述生长温度的下限不足700℃的情况相比，或者与所述生长温度的上限超过900℃的情况相比，能够容易地在所述第二氮化物类Ⅲ-Ⅴ族化合物半导体层中形成V缺陷。
另外，在一实施方式的场效应晶体管的制造方法中，所述第二氮化物类Ⅲ-Ⅴ族化合物半导体层的层厚在100nm以下。
根据该实施方式的制造方法，通过使所述第二氮化物类Ⅲ-Ⅴ族化合物半导体层的层厚在100nm以下，能够在尽量使结晶性差的区域变薄的基础上可靠地生成V缺陷。即，低温生长的第二氮化物类Ⅲ-Ⅴ族化合物半导体层与其前后制成的层(第一、第三氮化物类Ⅲ-Ⅴ族化合物半导体层)相比，结晶性差。
另外，在一实施方式的场效应晶体管的制造方法中，在使所述第二氮化物类Ⅲ-Ⅴ族化合物半导体层生长时，作为Ⅲ族的有机金属原料，采用具有乙基的有机金属。
根据该实施方式的制造方法，能够避免大量的碳被掺杂在第二氮化物类Ⅲ-Ⅴ族化合物半导体层中这样的不良现象。即，在利用具有乙基的有机金属(三乙基镓(TEG)、三乙基铝(TEA))使第二氮化物类Ⅲ-Ⅴ族化合物半导体层低温生长时，能够避免发生大量的碳被掺杂在第二氮化物类Ⅲ-Ⅴ族化合物半导体层中这样的不良现象。
另外，在一实施方式的场效应晶体管的制造方法中，所述第三氮化物类Ⅲ-Ⅴ族化合物半导体层的生长温度在950℃以上且1100℃以下。
根据该实施方式的制造方法，通过将所述生长温度的下限温度设定在950℃，即使接受产生少量凹坑这一结果，也能够做到在第三氮化物类Ⅲ-Ⅴ族化合物半导体层中不生成新的V缺陷。另外，通过将所述生长温度的上限温度设定在1100℃，能够通过促进横向生长，做到V缺陷不被填埋。
另外，在氮化物类Ⅲ-Ⅴ族化合物半导体中，以与InGaN相同程度的生长温度使需要1000℃以上生长温度的AlGaN晶体生长的情况下，则以晶体中的贯通位错或者形成在晶体中的层叠位错为核，形成晶体不生长的V形部分即所谓V缺陷。另一方面，已知这样的事实，例如，在被图案化的蓝宝石基板(PSS基板)上生长的GaN中，当通过横向生长在图案上延伸的晶体融合时，在图案的顶点部分形成贯通位错。
通过将上述两个现象组合，能够在任意的位置形成V缺陷。由于该V缺陷对于发光元件产生增大漏电流等恶劣影响，因此有必要极力抑制该V缺陷的产生，但是，在本发明中，通过积极利用在发光元件中被视为问题的V缺陷，有助于实现晶体管的常闭化。
在此，为了不使晶体管特性极度下降，不优选仅将形成V缺陷的第二氮化物类Ⅲ-Ⅴ族化合物半导体层作为沟道层。这是因为在生成V缺陷的温度下生长的氮化物类Ⅲ-Ⅴ族化合物半导体层的结晶性差。
于是，使在不生成V缺陷的生长温度下生长的第一氮化物类Ⅲ-Ⅴ族化合物半导体层生长，接着，使生成有V缺陷的第二氮化物类Ⅲ-Ⅴ族化合物半导体层生长一定厚度，然后，使在抑制V缺陷的生长且不填埋形成在第二氮化物类Ⅲ-Ⅴ族化合物半导体层中的V缺陷的生长温度下生长的、构成沟道层的第三氮化物类Ⅲ-Ⅴ族化合物半导体层生长，由此，与在低温下使所有层生长的情况相比，能够实现优异的晶体管特性。
根据本发明的场效应晶体管，由第四氮化物类Ⅲ-Ⅴ族化合物半导体层构成的势垒层的薄层部，形成在第二氮化物类Ⅲ-Ⅴ族化合物半导体层的V缺陷以及与所述V缺陷相连接的第三氮化物类Ⅲ-Ⅴ族化合物半导体层的非生长区域上。因此，根据本发明，不对所述薄层部进行蚀刻也能够使该薄层部的厚度比平坦部薄，能够在栅极电极区域下维持无蚀刻损伤的状态，避免沟道迁移率的下降，避免导通电阻的增大，并且实现进行常闭动作的场效应晶体管。
附图说明
图1是表示本发明的场效应晶体管的第一实施方式的层结构的立体图；
图2是包括所述第一实施方式的电极的晶体管结构的剖面图；
图3A是用于说明该第一实施方式的场效应晶体管的制造工序的立体图；
图3B是用于说明上述制造工序的立体图；
图3C是用于说明上述制造工序的立体图；
图3D是用于说明上述制造工序的立体图；
图3E是用于说明上述制造工序的立体图；
图3F是用于说明上述制造工序的立体图；
图4A是用于说明本发明的场效应晶体管的第二实施方式的制造工序的立体图；
图4B是用于说明上述制造工序的立体图；
图4C是用于说明上述制造工序的立体图；
图4D是用于说明上述制造工序的立体图；
图4E是用于说明上述制造工序的立体图；
图4F是用于说明上述制造工序的立体图；
图5是包括上述第二实施方式的电极的晶体管结构的剖面图。
附图标记说明
1，51蓝宝石基板
2，52低温生长GaN缓冲层
3，53第一GaN层
4第二GaN层
5第三GaN层
6，56 AlGaN势垒层
6a，56a薄层部
6b，56b平坦部
7，8，57，58源极-漏极电极
9，59栅极电极
10，60沟道层
11凸状的表面加工部
12，63贯通位错
13，65V缺陷
13A壁面
22，72二维电子气
23延长V缺陷
G1，G51非生长区域
61 SiO2膜
62点状的SiO2膜
具体实施方式
通过以下的详细说明及附图能够更加充分地理解本发明。附图只是用来进行说明，并不限定本发明。
下面，根据图示的实施方式更加详细地说明本发明。
(第一实施方式)
图1是表示本发明的场效应晶体管的第一实施方式的层结构的立体图，图2是包括所述第一实施方式的电极的晶体管结构的剖面图。另外，图3A～图3E及图3F是用于说明该第一实施方式的场效应晶体管的制造工序的立体图和剖面图。
首先，说明该第一实施方式的场效应晶体管的制造工序。
首先，在图3A所示的蓝宝石基板1上涂覆抗蚀剂或具有耐蚀性的材料，接着如图3B所示，利用光刻技术，在成为栅极电极下方的区域形成由所述抗蚀剂构成的多个点状的掩模图案10。该多个点状的掩模图案10有规则地排成一列。另外，所述抗蚀剂为AZ类，厚度设定在10μm。
接着，通过使用氯气的ICP-RIE(感应耦合等离子-反应性离子蚀刻)，对蓝宝石基板1仅蚀刻1μm。此时，由于蚀刻过程中的热等，点状的掩模图案10逐渐缩小。因此，如图3C所示，通过所述蚀刻，在所述点状的掩模图案10下方的蓝宝石基板1上，形成大致前端尖细的山形的凸状表面加工部11。
接着，如图3D所示，作为Ga原料气体使用TEG(三乙基镓)，在通过表面加工形成有凸状的表面加工部11的蓝宝石基板1上，在基板温度550℃的条件下，使低温生长GaN缓冲层2生长到厚度为50nm。然后，在基板温度1150℃的条件下，使作为第一氮化物类Ⅲ-Ⅴ族化合物半导体层的第一GaN层3生长到厚度为3μm。此时，从与蓝宝石基板1上的GaN缓冲层2相接的底面横向生长的第一GaN层3在凸状的表面加工部11的顶点部分融合时形成贯通位错12。该贯通位错12与形成在所述底面的位错不同，在生长过程中不会消失。另外，该第一GaN层3由于在基板温度1150℃的条件下生长，不生成以所述贯通位错12为核的V缺陷。通过将所述第一GaN层3的生长温度设定在1000℃以上，能够防止在第一GaN层3中形成凹坑。
接着，如图3E所示，在所述第一GaN层3上，在基板温度850℃的条件下，使作为第二氮化物类Ⅲ-Ⅴ族化合物半导体层的第二GaN层4生长到厚度为50nm。此时，在该第二GaN层4中，形成以所述贯通位错12为核的V形非生长区域即V缺陷13。作为一个具体例，该V缺陷13在面内方向的大小为50nm÷tan62°＝约27nm。如图3F的剖面图所示，作为一个具体例，规定所述V缺陷13的壁面13A与第二GaN层4的底面4A所构成的角度θ为62°。另外，与所述基板温度的下限不足700℃的情况相比，或者与所述基板温度的上限超过900℃的情况相比，通过使所述第二GaN层4在基板温度850℃的条件下生长，能够在所述第二GaN层4中容易地形成V缺陷13。另外，通过使所述第二GaN层4的层厚设定在100nm以下，能够在尽量减薄结晶性差的区域的基础上可靠地形成V缺陷13。即，低温生长的第二GaN层4与在其前后制成的层(第一、第三GaN层3，5)相比结晶性差。
另外，在使所述第二GaN层4生长时，作为Ⅲ族有机金属原料，优选采用具有乙基的有机金属。此时，能够避免发生大量的碳被掺杂在第二GaN层4中的不良现象。即，在使用具有乙基的有机金属(三乙基镓(TEG)、三乙基铝(TEA))使第二GaN层4低温生长的情况下，不发生大量的碳被掺杂在第二GaN层4中的不良现象。如果使用具有甲基的有机金属(三甲基镓(TEG)、三甲基铝(TEA))使第二GaN层4低温生长，恐怕会发生大量的碳被掺杂在第二GaN层4中的不良现象。
然后，如图1和图2所示，以不填埋所述第二GaN层4的V缺陷13的方式，在基板温度1000℃的条件下，使GaN仅生长1μm的厚度，形成作为第三氮化物类Ⅲ-Ⅴ族化合物半导体层的第三GaN层5。该第三GaN层5成为结晶性改善GaN层。该第三GaN层5由于在基板温度1000℃的条件下生长，生成不填埋V缺陷13并且与所述V缺陷13相连接的非生长区域G1，但不生成与所述V缺陷13不同的新的V缺陷。另外，通过在所述第二GaN层4上形成所述第三GaN层5，由V缺陷13和非生长区域G1构成的延长V缺陷23在面内方向的大小被扩大到约0.56μm。
另外，通过将所述第三GaN层5的生长温度的下限温度设定为950℃，即使产生少量的凹坑，也能够做到在第三GaN层5中不生长新的V缺陷。另外，通过将所述生长温度的上限温度设定在1100℃，由于横向生长被促进，能够做到V缺陷13不被填埋。
接着，如图1和图2所示，使作为第四氮化物类Ⅲ-Ⅴ族化合物半导体层的AlGaN势垒层6生长。该AlGaN势垒层6为Al的组分为25％、层厚25nm。该AlGaN势垒层6具有薄层部6a和平坦部6b，其中，薄层部6a沿着所述V缺陷13及与V缺陷13相连接的非生长区域G1形成，平坦部6b与该薄层部6a相连接并形成在V缺陷13之外，厚度比薄层部6a厚。另外，作为一个具体例，所述势垒层6的薄层部6a的厚度在所述平坦部6b的厚度25nm的50％以下。
由此，形成图1的立体图所示的本实施方式的层结构。这样，由所述AlGaN势垒层6和第三GaN层5构成异质结，在该AlGaN势垒层6的平坦部6b与所述第三GaN层5的界面形成浓度约为8×1012cm-2的二维电子气22。另外，所述第一至第三的GaN层3～5构成沟道层10。
在该图1的层结构上，利用抗蚀剂进行构图如图2所示那样形成源极电极7和漏极电极8。作为构成该源极7、漏极电极8的欧姆电极金属，能够采用Hf/Al/Hf/Au、Ti/Al/Mo/Au。另外，形成源极7、漏极电极8时的热处理条件随着金属的膜厚不同而不同，在该实施方式中将该热处理条件设定为在800℃下进行一分钟。
接着，如图2所示，对沉积栅极电极9的区域进行构图，以在所述AlGaN势垒层6上形成栅极电极9，完成该实施方式的场效应晶体管。另外，作为上述栅极电极9的材料，能够采用Pt、Ni、Pd、WN(氮化钨)等，在该实施方式中采用了WN。
这样形成的晶体管显示了夹断电压为0V的常闭动作。另外，由于所述势垒层6的薄层部6a形成在所述V缺陷13及与所述V缺陷13相连接的非生长区域G1上，因此，不进行蚀刻也能够使该薄层部6a的厚度比平坦部6b的厚度薄。因此，根据该实施方式，不会由于蚀刻损伤使沟道迁移率下降，能够避免导通电阻的增大。
另外，在上述实施方式中，对蓝宝石基板进行干式蚀刻形成了凸状的表面加工部11，但是，在根据基板的材质可进行湿式蚀刻的情况下能够进行湿式蚀刻，在难以进行湿式蚀刻的情况下能够进行干式蚀刻。另外，也能够将干式蚀刻和湿式蚀刻组合而充分发挥两者的特长。本来，在由难以使用溶液湿式蚀刻的蓝宝石、碳化硅(SiC)或GaN等氮化物类Ⅲ-Ⅴ族化合物半导体层制成上述基板的情况下，能够通过采用干式蚀刻容易地蚀刻所述基板。另外，通过将氯类气体(氯气、氯化硅、氯化硼等)作为干式蚀刻的蚀刻气体使用，能够对由难以使用溶液湿式蚀刻的材料制成的基板有效地进行蚀刻。
(第二实施方式)
接着，依次参照图4A～图4F的立体图，说明本发明场效应晶体管的第二实施方式的制造工序。
首先，如图4B所示，利用CVD(化学气相生长)或溅射法，在图4A所示的蓝宝石基板51上形成厚度为200nm的SiO2膜61。在此，对于该SiO2膜61的成膜方法不做特别的限定，若采用CVD法，则能够采用热CVD法、等离子体CVD法等。此外，所述成膜方法也可以采用溅射法。在该实施方式中，作为一个具体例，所述SiO2膜61的成膜方法采用了使用SiH4和氧气的等离子体CVD法。
接着，如图4C所示，在所述SiO2膜61上利用抗蚀剂进行构图，以在成为栅极电极正下方的区域形成由所述抗蚀剂构成的多个点状的掩模图案73。该多个点状的掩模图案73规则地排成一列。接着，如图4D所示，将所述掩模图案73作为蚀刻掩模利用缓冲氢氟酸进行蚀刻，在成为栅极电极正下方的区域以点状残留SiO2膜62。利用为了在蓝宝石基板51上选择生长而构图的掩模材料，该点状的SiO2膜62构成表面加工部。
接着，如图4E所示，作为Ga原料气体使用TEG(三乙基镓)，在残留了点状SiO2膜62的蓝宝石基板51上，在基板温度550℃的条件下，使低温生长GaN缓冲层52生长到50nm的厚度。然后，在基板温度1150℃的条件下，使作为第一氮化物类Ⅲ-Ⅴ族化合物半导体层的第一GaN层53生长到3μm的厚度。此时，从与蓝宝石基板51上的GaN缓冲层52相接的底面横向生长的第一GaN层53，在作为表面加工部的点状SiO2膜62的大致中央部分融合时形成贯通位错63。该贯通位错63与形成在所述底面的位错不同，在生长过程中不会消失。另外，该第一GaN层53通过在基板温度1150℃的条件下生长，不生成以所述贯通位错63为核的V缺陷。通过使所述第一GaN层53的生长温度设定在1000℃以上，能够防止凹坑形成在第一GaN层53中。
接着，如图4F所示，在所述第一GaN层53上，在基板温度850℃的温度下，使作为第二氮化物类Ⅲ-Ⅴ族化合物半导体层的第二GaN层54生长到50nm的厚度。由此，在该第二GaN层54上形成以所述贯通位错63为核的V形非生长区域即V缺陷65。该V缺陷65在面内方向的大小约为27nm。另外，与所述基板温度的下限不足700℃的情况相比，或者与所述基板温度的上限超过900℃的情况相比，通过使所述第二GaN层54在基板温度850℃的条件下生长，能够在所述第二GaN层54上容易地形成V缺陷65。
另外，通过将所述第二GaN层54的层厚形成为100nm以下，能够在尽量使结晶性差的区域较薄的基础上可靠地形成V缺陷65。即，低温生长的第二GaN层54与其前后制成的层(第一、第三GaN层53，55)相比结晶性差。
另外，在使所述第二GaN层54生长时，作为Ⅲ族的有机金属原料，优选采用具有乙基的有机金属。此时，能够避免发生大量的碳被掺杂在第二GaN层54中的不良现象。即，在使用具有乙基的有机金属(三乙基镓(TEG)、三乙基铝(TEA))使第二GaN层54低温生长的情况下，大量的碳被掺杂在第二GaN层54中的不良现象不会发生。
然后，如图5所述，以不填埋所述第二GaN层54的V缺陷65的方式，在基板温度1000℃的条件下，使GaN仅生长1μm的厚度，形成作为第三氮化物类Ⅲ-Ⅴ族化合物半导体层的第三GaN层55。该第三GaN层55成为结晶性改善GaN层。通过在基板温度1000℃的条件下使该第三GaN层55生长，生成不填埋V缺陷65并且与所述V缺陷65相连接的非生长区域G51，但不生成与所述V缺陷65不同的新的V缺陷。另外，通过在所述第二GaN层54上形成所述第三GaN层55，由V缺陷65和非生长区域G51构成的延长V缺陷在面内方向的大小被扩大到约0.56μm。
另外，通过将所述第三GaN层55的生长温度的下限温度设定在950℃，即使产生少量的凹坑，也能够做到在第三GaN层55上不生长新的V缺陷。另外，通过将所述生长温度的上限温度设定在1100℃，根据促进横向生长，能够做到V缺陷65不被填埋。
接着，使AlGaN势垒层56生长。该AlGaN势垒层56为Al的组分为25％、层厚为25nm。该AlGaN势垒层56具有薄层部56a和平坦部56b，其中，薄层部56a沿着所述V缺陷65及与V缺陷65相连接的非生长区域G51形成，平坦部56b与该薄层部56a相连接并形成在V缺陷65之外，厚度比薄层部56a厚。
由此，形成图5的剖面图所示的本实施方式的层结构。这样，由所述AlGaN势垒层56和第三GaN层55构成异质结，在该AlGaN势垒层56的平坦部56b与所述第三GaN层55的界面形成浓度约为8×1012cm-2的二维电子气72。另外，所述第一至第三GaN层53～55构成沟道层60。
然后，在所述层结构上，利用抗蚀剂进行构图以形成源极电极57和漏极电极58。作为构成该源极电极57、漏极电极58的欧姆电极金属，能够采用Hf/Al/Hf/Au、Ti/Al/Mo/Au。另外，形成源极电极57、漏极电极58时的热处理条件随着金属的膜厚不同而不同，在该实施方式中将该热处理条件设定为在800℃下进行一分钟。
接着，如图5所示，对沉积栅极电极59的区域进行构图，以在所述AlGaN势垒层56上形成栅极电极59，完成该实施方式的场效应晶体管。另外，作为栅极电极59的材料，能够采用Pt、Ni、Pd、WN(氮化钨)等，在该实施方式中采用了WN。
这样形成的晶体管进行夹断电压为0V的常闭动作。另外，由于所述势垒层56的薄层部56a形成在所述V缺陷65及与所述V缺陷65相连接的非生长区域G51上，因此，不进行蚀刻也能够使该薄层部56a的厚度比平坦部56b的厚度薄。因此，根据该实施方式，不会由于蚀刻损伤造成沟道迁移率下降，能够避免导通电阻的增大。另外，根据所述晶体管的制造方法，由于通过在所述蓝宝石基板51上对掩模材料SiO2进行构图，形成作为表面加工部的点状SiO2膜，因此，无需对基板51进行蚀刻也能够维持基板表面的平坦性。即，在对基板表面进行干式蚀刻加工时，不可避免地会在基板51的表面产生加工粗糙。另外，根据所述制造方法，与通过利用干式蚀刻的加工来形成表面加工部的情况相比，能够对表面加工部进行更加精细的构图。另外，通过将构成作为表面加工部的点状SiO2膜62的、用于选择生长的掩模材料设为氧化硅(SiO2)，由于在所述点状SiO2膜62上难以沉积GaN，因此在所述点状的SiO2膜62上容易进行选择生长。
另外，在所述实施方式中，作为基板采用了蓝宝石基板，但是，作为所述基板，也可以采用碳化硅(SiC)或GaN等氮化物类Ⅲ-Ⅴ族化合物半导体层。
(第三实施方式)
在本发明的第三实施方式中，与前述的第一实施方式或第二实施方式相比，增加了如下工序。即、在将栅极电极9，59形成在AlGaN势垒层6，56上之前，将由SiO2(厚度为10nm)构成的栅极绝缘膜(未图示)沉积在AlGaN势垒层6，56上，然后，沉积栅极电极9，59。由此，能够制造作为该第三实施方式的MIS型FET。除了制造构成所述栅极绝缘膜的SiO2之外，该第三实施方式的其他制造条件与前述的第一实施方式或第二实施方式中叙述的制造条件相同。
根据该第三实施方式，与未形成有该栅极绝缘膜的情况相比，通过形成所述栅极绝缘膜，能够使夹断电压增大，因此适于电路应用。作为一个具体例，通过形成所述栅极绝缘膜，使夹断电压上升到约+3V，能够实现更好的常闭动作。
以上说明了本发明的实施方式，但是不言而喻，可以对实施方式进行各种变更。这样的变更不应视为脱离了本发明的精神和范围，本领域技术人员根据所掌握的知识能够理解的所有变更都包含在权利要求的保护范围中。
Claims (15)
1.一种场效应晶体管，其特征在于，具有：
基板，其具有在表面的预先规定的部位形成的表面加工部；
缓冲层，其形成在所述基板上；
第一氮化物类Ⅲ-Ⅴ族化合物半导体层，其形成在所述缓冲层上，并且具有在对应于所述表面加工部的部位生成的位错，但不具有以所述位错为核的V形的非生长区域即V缺陷；
第二氮化物类Ⅲ-Ⅴ族化合物半导体层，其形成在所述第一氮化物类Ⅲ-Ⅴ族化合物半导体层上，并且具有以所述位错为核的V形的非生长区域即V缺陷；
第三氮化物类Ⅲ-Ⅴ族化合物半导体层，其以不填埋所述V缺陷的方式形成在所述第二氮化物类Ⅲ-Ⅴ族化合物半导体层上，并且具有与所述V缺陷相连接的非生长区域，但不具有与所述V缺陷不同的新的V缺陷；
第四氮化物类Ⅲ-Ⅴ族化合物半导体层，其形成在所述第三氮化物类Ⅲ-Ⅴ族化合物半导体层上，具有薄层部和平坦部，该薄层部沿着所述V缺陷及与所述V缺陷相连接的非生长区域形成，该平坦部与所述薄层部相连接并在所述V缺陷之外形成，厚度比所述薄层部厚；
由所述第一至第三氮化物类Ⅲ-Ⅴ族化合物半导体层构成沟道层，由所述第四氮化物类Ⅲ-Ⅴ族化合物半导体层构成势垒层，由所述第三氮化物类Ⅲ-Ⅴ族化合物半导体层和所述第四氮化物类Ⅲ-Ⅴ族化合物半导体层构成异质结。
2.如权利要求1所述的场效应晶体管，其特征在于，
所述V缺陷有规则地排列。
3.如权利要求2所述的场效应晶体管，其特征在于，
具有栅极电极，该栅极电极形成在有规则地排列的所述V缺陷之上。
4.如权利要求1至3中的任一项所述的场效应晶体管，其特征在于，
具有绝缘膜，该绝缘膜形成在所述第四氮化物类Ⅲ-Ⅴ族化合物半导体层与栅极电极之间。
5.一种场效应晶体管的制造方法，其特征在于，
在基板上使用抗蚀剂或者具有耐蚀性的材料形成掩模图案；
通过对所述基板中未被所述掩模图案覆盖的部分进行蚀刻，在所述基板的预先规定的部分形成凸状的表面加工部；
接着在所述基板上形成缓冲层；
在从对应于所述凸状的表面加工部的部位生成位错、但不生成以所述位错为核的V形非生长区域即V缺陷的生长温度条件下，使构成沟道层的第一氮化物类Ⅲ-Ⅴ族化合物半导体层在所述缓冲层上生长；
在生成所述V缺陷的生长温度条件下，使构成沟道层的第二氮化物类Ⅲ-Ⅴ族化合物半导体层在所述第一氮化物类Ⅲ-Ⅴ族化合物半导体层上生长；
在生成不填埋所述第二氮化物类Ⅲ-Ⅴ族化合物半导体层中生成的V缺陷并且与所述V缺陷相连接的非生长区域、但不生成与所述V缺陷不同的新的V缺陷的生长温度条件下，使构成沟道层的第三氮化物类Ⅲ-Ⅴ族化合物半导体层在所述第二氮化物类Ⅲ-Ⅴ族化合物半导体层上生长；
在所述第三氮化物类Ⅲ-Ⅴ族化合物半导体层上形成第四氮化物类Ⅲ-Ⅴ族化合物半导体层，该第四氮化物类Ⅲ-Ⅴ族化合物半导体层构成具有薄层部和平坦部的势垒层，且与所述第三氮化物类Ⅲ-Ⅴ族化合物半导体层构成异质结，该薄层部沿着所述V缺陷及与所述V缺陷相连接的非生长区域形成，该平坦部与所述薄层部相连接并在所述V缺陷之外形成，厚度比所述薄层部厚。
6.如权利要求5所述的场效应晶体管的制造方法，其特征在于，
对所述基板进行蚀刻的方法为干式蚀刻、湿式蚀刻或者干式蚀刻与湿式蚀刻的组合。
7.如权利要求6所述的场效应晶体管的制造方法，其特征在于，
当所述基板由不容易进行湿式蚀刻的材料制成时，利用干式蚀刻对所述基板进行蚀刻。
8.如权利要求7所述的场效应晶体管的制造方法，其特征在于，
用于所述干式蚀刻的蚀刻气体为氯类气体。
9.一种场效应晶体管的制造方法，其特征在于，
在基板上对用于选择生长的掩模材料进行构图，在所述基板上的预先规定的部位利用已构图的所述掩模材料形成表面加工部；
接着在所述基板上形成缓冲层；
在从对应于所述表面加工部的部位生成位错、但不生成以所述位错为核的V形非生长区域即V缺陷的生长温度条件下，使构成沟道层的第一氮化物类Ⅲ-Ⅴ族化合物半导体层在所述缓冲层上生长；
在生成所述V缺陷的生长温度条件下，使构成沟道层的第二氮化物类Ⅲ-Ⅴ族化合物半导体层在所述第一氮化物类Ⅲ-Ⅴ族化合物半导体层上生长；
在生成不填埋所述第二氮化物类Ⅲ-Ⅴ族化合物半导体层中生成的V缺陷并且与所述V缺陷相连接的非生长区域、但不生成与所述V缺陷不同的新的V缺陷的生长温度条件下，使构成沟道层的第三氮化物类Ⅲ-Ⅴ族化合物半导体层生长在所述第二氮化物类Ⅲ-Ⅴ族化合物半导体层上；
在所述第三氮化物类Ⅲ-Ⅴ族化合物半导体层上形成第四氮化物类Ⅲ-Ⅴ族化合物半导体层，该第四氮化物类Ⅲ-Ⅴ族化合物半导体层构成具有薄层部和平坦部的势垒层，且与所述第三氮化物类Ⅲ-Ⅴ族化合物半导体层构成异质结，该薄层部沿着所述V缺陷及与所述V缺陷相连接的非生长区域形成，该平坦部与所述薄层部相连接并在所述V缺陷之外形成，厚度比所述薄层部厚。
10.如权利要求9所述的场效应晶体管的制造方法，其特征在于，
用于选择生长的所述掩模材料为氧化硅。
11.如权利要求5至10中的任一项所述的场效应晶体管的制造方法，其特征在于，
所述第一氮化物类Ⅲ-Ⅴ族化合物半导体层的生长温度在1000℃以上。
12.如权利要求5所述的场效应晶体管的制造方法，其特征在于，
所述第二氮化物类Ⅲ-Ⅴ族化合物半导体层的生长温度在700℃以上且900℃以下。
13.如权利要求12所述的场效应晶体管的制造方法，其特征在于，
所述第二氮化物类Ⅲ-Ⅴ族化合物半导体层的层厚在100nm以下。
14.如权利要求5至13中的任一项所述的场效应晶体管的制造方法，其特征在于，
当使所述第二氮化物类Ⅲ-Ⅴ族化合物半导体层生长时，作为Ⅲ族的有机金属原料采用具有乙基的有机金属。
15.如权利要求5至14中的任一项所述的场效应晶体管的制造方法，其特征在于，
所述第三氮化物类Ⅲ-Ⅴ族化合物半导体层的生长温度在950℃以上且1100℃以下。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP128802/09 | 2009-05-28 | ||
| JP2009128802A JP4786730B2 (ja) | 2009-05-28 | 2009-05-28 | 電界効果型トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101901834A true CN101901834A (zh) | 2010-12-01 |
| CN101901834B CN101901834B (zh) | 2012-04-25 |
Family
ID=43219246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010194163XA Expired - Fee Related CN101901834B (zh) | 2009-05-28 | 2010-05-28 | 场效应晶体管及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20100301393A1 (zh) |
| JP (1) | JP4786730B2 (zh) |
| CN (1) | CN101901834B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104205298A (zh) * | 2012-03-30 | 2014-12-10 | 应用材料公司 | 在硅基板上形成iii/v族共形层的方法 |
| CN108735601A (zh) * | 2018-04-16 | 2018-11-02 | 厦门市三安集成电路有限公司 | 利用原位生长图形化势垒层制备的hemt及其方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101845508B1 (ko) | 2011-04-27 | 2018-04-05 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| JP5883331B2 (ja) * | 2012-01-25 | 2016-03-15 | 住友化学株式会社 | 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法 |
| US20150255547A1 (en) * | 2012-03-29 | 2015-09-10 | Agency For Science, Technology And Research | III-Nitride High Electron Mobility Transistor Structures and Methods for Fabrication of Same |
| KR20140066015A (ko) | 2012-11-22 | 2014-05-30 | 삼성전자주식회사 | 이종 접합 전계 효과 트랜지스터 및 제조 방법 |
| US20160013276A1 (en) * | 2013-04-12 | 2016-01-14 | Sharp Kabushiki Kaisha | Nitride semiconductor device |
| ITUB20155536A1 (it) | 2015-11-12 | 2017-05-12 | St Microelectronics Srl | Transistore hemt di tipo normalmente spento includente una trincea contenente una regione di gate e formante almeno un gradino, e relativo procedimento di fabbricazione |
| CN105489725B (zh) * | 2016-01-25 | 2018-10-16 | 厦门市三安光电科技有限公司 | 一种led芯片结构及制作方法 |
| US10818778B2 (en) * | 2017-11-27 | 2020-10-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Heterogeneous semiconductor device substrates with high quality epitaxy |
| CN112397571B (zh) * | 2021-01-18 | 2021-04-23 | 苏州纳维科技有限公司 | 一种氮化镓衬底及半导体复合衬底 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156524A (ja) * | 1998-09-14 | 2000-06-06 | Matsushita Electronics Industry Corp | 半導体装置、半導体基板とそれらの製造方法 |
| JP2003277196A (ja) * | 2002-03-26 | 2003-10-02 | Hitachi Cable Ltd | 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス |
| JP2008210836A (ja) * | 2007-02-23 | 2008-09-11 | Sanken Electric Co Ltd | 電界効果半導体装置及びその製造方法 |
| US20090008676A1 (en) * | 2007-07-06 | 2009-01-08 | Sanken Electric Co., Ltd. | Normally-off field-effect semiconductor device, and method of fabrication |
| JP2009076845A (ja) * | 2007-08-29 | 2009-04-09 | Sanken Electric Co Ltd | 電界効果半導体装置及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3801125B2 (ja) * | 2001-10-09 | 2006-07-26 | 住友電気工業株式会社 | 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法 |
| US20080006201A1 (en) * | 2001-09-19 | 2008-01-10 | Sumitomo Electric Industries, Ltd. | Method of growing gallium nitride crystal |
| US7105865B2 (en) * | 2001-09-19 | 2006-09-12 | Sumitomo Electric Industries, Ltd. | AlxInyGa1−x−yN mixture crystal substrate |
| JP4559190B2 (ja) * | 2003-11-06 | 2010-10-06 | 昭和電工株式会社 | 化合物半導体素子 |
| JP2007048842A (ja) * | 2005-08-08 | 2007-02-22 | Toshiba Corp | 窒化物半導体素子 |
| US7691732B2 (en) * | 2008-06-18 | 2010-04-06 | Sumitomo Electric Industries, Ltd. | Manufacturing method of nitride substrate, nitride substrate, and nitride-based semiconductor device |
| JP5306904B2 (ja) * | 2009-05-28 | 2013-10-02 | シャープ株式会社 | 窒化物半導体発光ダイオード素子およびその製造方法 |
-
2009
- 2009-05-28 JP JP2009128802A patent/JP4786730B2/ja not_active Expired - Fee Related
-
2010
- 2010-05-27 US US12/788,872 patent/US20100301393A1/en not_active Abandoned
- 2010-05-28 CN CN201010194163XA patent/CN101901834B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156524A (ja) * | 1998-09-14 | 2000-06-06 | Matsushita Electronics Industry Corp | 半導体装置、半導体基板とそれらの製造方法 |
| JP2003277196A (ja) * | 2002-03-26 | 2003-10-02 | Hitachi Cable Ltd | 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス |
| JP2008210836A (ja) * | 2007-02-23 | 2008-09-11 | Sanken Electric Co Ltd | 電界効果半導体装置及びその製造方法 |
| US20090008676A1 (en) * | 2007-07-06 | 2009-01-08 | Sanken Electric Co., Ltd. | Normally-off field-effect semiconductor device, and method of fabrication |
| JP2009076845A (ja) * | 2007-08-29 | 2009-04-09 | Sanken Electric Co Ltd | 電界効果半導体装置及びその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104205298A (zh) * | 2012-03-30 | 2014-12-10 | 应用材料公司 | 在硅基板上形成iii/v族共形层的方法 |
| CN104205298B (zh) * | 2012-03-30 | 2017-05-24 | 应用材料公司 | 在硅基板上形成iii/v族共形层的方法 |
| US9799737B2 (en) | 2012-03-30 | 2017-10-24 | Applied Materials, Inc. | Method for forming group III/V conformal layers on silicon substrates |
| CN108735601A (zh) * | 2018-04-16 | 2018-11-02 | 厦门市三安集成电路有限公司 | 利用原位生长图形化势垒层制备的hemt及其方法 |
| CN108735601B (zh) * | 2018-04-16 | 2021-04-16 | 厦门市三安集成电路有限公司 | 利用原位生长图形化势垒层制备的hemt及其方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101901834B (zh) | 2012-04-25 |
| JP4786730B2 (ja) | 2011-10-05 |
| US20100301393A1 (en) | 2010-12-02 |
| JP2010278199A (ja) | 2010-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101901834B (zh) | 场效应晶体管及其制造方法 | |
| JP5572976B2 (ja) | 半導体装置 | |
| JP5323527B2 (ja) | ＧａＮ系電界効果トランジスタの製造方法 | |
| CN100468770C (zh) | 具有保护层和低损凹槽的氮化物基晶体管及其制造方法 | |
| US20090001381A1 (en) | Semiconductor device | |
| JP2021526308A (ja) | 半導体デバイス及びその製造方法 | |
| JPWO2005015642A1 (ja) | 半導体装置及びその製造方法 | |
| CN108352306A (zh) | 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法 | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP7013710B2 (ja) | 窒化物半導体トランジスタの製造方法 | |
| JP2010153837A (ja) | ＧａＮ系電界効果トランジスタおよびその製造方法 | |
| JP2008091595A (ja) | 半導体装置およびその製造方法 | |
| JP2010232377A (ja) | 半導体素子 | |
| JP2009049121A (ja) | ヘテロ接合型電界効果トランジスタ及びその製造方法 | |
| US20100244044A1 (en) | GaN-BASED FIELD EFFECT TRANSISTOR | |
| CN106298887A (zh) | 一种高阈值电压高迁移率凹槽栅mosfet的制备方法 | |
| JP2009206163A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2013021330A (ja) | 窒化物系半導体素子 | |
| CN102916046A (zh) | 硅衬底上氮化物高压器件及其制造方法 | |
| TWI797814B (zh) | 半導體結構及其製作方法 | |
| JP2009111204A (ja) | 電界効果トランジスタ及びその製造方法 | |
| CN115472689A (zh) | 一种具有超结结构的高电子迁移率晶体管及其制备方法 | |
| CN108389894A (zh) | 一种高电子迁移率晶体管外延结构 | |
| CN103377926A (zh) | 一种常闭型氮化镓场效应晶体管的制造方法 | |
| CN206441733U (zh) | 一种高阈值电压高迁移率凹槽栅mosfet结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120425 Termination date: 20150528 |
|
| EXPY | Termination of patent right or utility model |