CN101895260A

CN101895260A - 幂级数型数字预失真器及其控制方法

Info

Publication number: CN101895260A
Application number: CN2010101845149A
Authority: CN
Inventors: 大河原纯哉; 铃木恭宜; 楢桥祥一
Original assignee: NTT Docomo Inc
Current assignee: NTT Docomo Inc
Priority date: 2009-05-21
Filing date: 2010-05-21
Publication date: 2010-11-24
Anticipated expiration: 2030-05-21
Also published as: JP5113871B2; EP2254241A3; US8184739B2; US20100295612A1; KR20100126221A; EP2254241A2; KR101097093B1; CN101895260B; JP2011004387A

Abstract

本发明提供幂级数型数字预失真器及其控制方法。幂级数型数字预失真器构成为包括：合成器，合成线性传递路径的输出和奇数阶失真产生路径的输出；AD变换器，将来自功率放大器输出的反馈信号变换为数字反馈信号；奇数阶失真向量控制部，控制奇数阶失真产生路径中的奇数阶失真向量调整部的向量调整；抵消信号产生部，根据输入发送信号产生抵消信号；合成器，被插入到反馈信号路径中，用于合成抵消信号和反馈信号路径的信号；以及抵消信号控制部，控制抵消信号产生部，以便在合成器中由抵消信号抑制反馈信号中的主波分量。

Description

幂级数型数字预失真器及其控制方法

技术领域

本发明涉及幂级数型数字预失真器(predistorter)及其控制方法。

背景技术

在微波发送功率放大器的非线性失真补偿方法中有幂级数型数字前置补偿法(S.Mizuta，Y.Suzuki，S.Narahashi，and Y.Yamao，“A New AdjustmentMethod for the Frequency-Dependent IMD Compensator of the DigitalPredistortion Linearizer，”IEEE Radio and Wireless Symposium 2006，pp.255-258，Jan.2006)。

预失真器是对输入发送信号附加失真补偿信号以补偿在高频率功率放大器中因放大器的非线性特性而产生的失真分量的装置，图1表示以往的幂级数型数字预失真器(以下，简称为数字预失真器)100P的构成例子。在该例子中数字的输入发送信号是由I相信号和Q相信号(也称为I/Q信号)组成的情况，因此对输入端子7_I、7_Q提供的I/Q信号的各自的路径上所设置的构成要素会根据需要而设置两个相同的，但由于是公知技术，因此在以下的说明中省略I/Q信号的单独的信号路径的说明，并且将输入I/Q信号也简称为输入发送信号。

该数字预失真器100P包括：分配器11；由延迟器构成的线性传递路径12；由3阶失真产生器131和3阶失真向量调整器141构成的3阶失真产生路径P_DG3；用于合成线性传递路径12的输出和3阶失真产生路径P_DG3的输出的合成器15；放大装置60；取出放大装置60的输出的一部分作为反馈信号的定向耦合器(directional coupler)21；对反馈信号进行频率变换的频率下变换器22；对下变换后的反馈信号进行正交解调的正交解调器23；将解调后的I/Q反馈信号变换为数字信号的模拟数字变换器31；从变换为数字信号的反馈信号中检测失真分量从而调整在3阶失真向量调整器141中设定的向量系数(振幅和相位)的3阶失真向量控制器321。定向耦合器21、频率下变换器22、正交解调器23构成反馈信号生成部20P。

放大装置60包括将附加了失真补偿信号的输入数字I/Q信号变换为模拟I/Q信号的数字模拟变换器61、对模拟I/Q信号进行正交调制的正交调制器62、将调制输出的频率变换为载波频率的频率上变换器63、对频率变换后的高频信号进行功率放大的功率放大器64，功率放大后的高频信号从输出端子8例如经由未图示的双工器而提供给天线。

数字预失真器100P的输入数字发送信号通过分配器11而被分配给线性传递路径12和3阶失真产生路径P_DG3。在3阶失真产生路径P_DG3中，被分配的输入发送信号通过3阶失真产生器131而成为3次方，产生3阶失真分量。通过采用在3阶失真向量调整器141中设定的向量系数(相位和振幅)来调整3阶失真分量的相位和振幅，从而获得失真补偿信号(将为获得失真补偿信号而调整失真分量的相位和振幅的处理在以下称为向量调整)。通过线性传递路径12中包含的未图示的延迟器来调整从分配器11经由线性传递路径12而到达合成器15的输入发送信号的延迟时间，以使其与从分配器11经由3阶失真产生路径P_DG3而到达合成器15的输入发送信号的延迟时间一致，即两条路径的信号的定时一致。来自线性传递路径12的输入发送信号和来自3阶失真产生路径P_DG3的失真补偿信号在合成器15中被相加，并作为预失真器100P的输出而被提供给放大装置60。

功率放大器64的输出信号的一部分通过定向耦合器21而被取出作为反馈信号，并在频率下变换器22中被变换为中间频带，通过正交解调器23而被解调成I/Q信号。解调后的I/Q信号在模拟数字变换器(ADC)31中被变换为数字反馈信号，并被提供给3阶失真向量控制器321。3阶失真向量控制器321观测与数字反馈信号中的主波分量频带邻近的频带的3阶失真分量，并控制在3阶失真向量调整器141中设定的向量系数使得该3阶失真分量的功率成为最小，从而补偿在功率放大器64内产生的3阶失真分量。

在图1中，输入到ADC31的反馈信号不仅包含在功率放大器64中产生的失真分量，还包括主波分量(这里所说的主波分量相当于对数字预失真器的输入发送信号)。由于失真分量的功率比主波分量的功率低，因此如果在ADC31中使ADC31的满刻度(full scale)与考虑了该输入发送信号电平的所预测的最大值的值对应而进行模拟数字变换，则无法充分获得想要检测的失真分量的量化精度。这时会发生以下情况，即使通过3阶失真向量控制器321来控制在3阶失真向量调整器141中设定的向量系数，也无法在3阶失真向量控制器321中以足够的大小来观测功率放大器64的输出中的3阶失真分量的变化。3阶失真向量控制器321需要对所观测的3阶失真分量进行3阶失真向量调整器141的控制，直到判定为3阶失真分量的功率通过3阶失真向量调整器141的控制而被最小化为止。

根据以上情况，为了使数字预失真器的失真补偿最佳化(提高精度)，在ADC31中高精度地对失真分量进行数字化，即提高失真分量的量化精度成为课题。

发明内容

本发明的目的在于提供一种通过在ADC31的前级、或者在ADC31的前级和后级中从输入到ADC31的信号中抑制主波分量，从而可通过控制器高精度地测定失真分量，能够生成精度高的失真补偿信号的幂级数型数字预失真器及其控制方法。

为了解决上述课题，本发明的幂级数型数字预失真器包括：线性传递路径，传递输入发送信号；奇数阶失真产生路径，其串联地包括产生输入发送信号的奇数阶失真分量的奇数阶失真产生部和用于调整奇数阶失真分量的向量的奇数阶失真向量调整部，并且将向量调整后的奇数阶失真分量作为失真补偿信号输出；第1合成器，合成线性传递路径的输出和奇数阶失真产生路径的输出，并将其设为幂级数型数字预失真器的输出；反馈信号路径，从功率放大器的输出的一部分生成反馈信号；模拟数字变换器，将来自反馈信号路径的反馈信号变换为数字反馈信号；奇数阶失真向量控制部，控制奇数阶失真向量调整部的向量调整，以抑制数字反馈信号中的奇数阶失真分量；抵消信号产生部，处理输入发送信号从而产生模拟抵消信号；第2合成器，被插入到反馈信号路径中，用于合成模拟抵消信号和反馈信号路径的信号；以及抵消信号控制部，基于数字反馈信号来控制抵消信号产生部，以便在第2合成器中由抵消信号抑制反馈信号中的主波分量。

根据该结构，由于抑制提供给模拟数字变换器的反馈信号中的主波分量，因而能够使主波分量被抑制的、从而更接近失真分量的电压的反馈信号的电压与模拟数字变换器的输入最大范围相符合，并且能够更高精度地检测出反馈信号中的失真分量，从而能够生成更高精度的失真补偿信号。

还可以设置：增益调整器，其被插入到模拟数字变换器的输入侧，调整第2合成器的输出的增益从而提供给模拟数字变换器；以及增益控制器，监视模拟数字变换器的输出，控制增益调整器的增益，使得增益控制器的输出电压接近模拟数字变换器的输入最大范围。

根据该结构，能够与模拟数字变换器的输入最大范围对其而自动地调整主波分量被抑制的反馈信号，因此能够生成精度更高的失真补偿信号。

或者，还可以设置：副抵消信号产生部，处理输入发送信号从而产生副抵消信号；第3合成器，其被插入到模拟数字变换器的输出侧，对模拟数字变换器的输出合成副抵消信号；以及副抵消信号控制部，监视第3合成器的输出，并控制副抵消信号产生部，使得在第3合成器中副抵消信号抑制数字反馈信号中的残留主波分量。

根据该结构，能够抑制残留主波分量，因此能够生成精度更高的失真补偿信号。

或者，还可以设置：数字陷波滤波器，其被插入到模拟数字变换器的输出侧，抑制模拟数字变换器的输出中的主波分量。

或者，还可以设置：奇数阶失真频率特性补偿器，其被插入到奇数阶失真产生路径中，通过补偿系数来调整奇数阶失真分量的频率特性；以及奇数阶失真频率特性补偿系数控制器，基于反馈信号中包含的奇数阶失真分量的频率特性来生成补偿系数，并将其提供给奇数阶频率特性补偿器。

根据该结构，能够更高精度地补偿放大器产生的奇数阶失真分量。

本发明的幂级数型数字预失真器的控制方法包括：抵消信号延迟控制处理，设定延迟器的延迟时间使得数字反馈信号中的主波分量成为最小或者预先决定的目标值以下；抵消信号向量控制处理，设定对于抵消信号向量调整器的向量系数使得数字反馈信号中的主波分量成为最小或者上述目标值以下；以及奇数阶失真向量控制处理，设定对于奇数阶失真向量调整部的向量系数使得数字反馈信号中的失真分量成为最小或者上述目标值以下。

根据该方法，能够高精度地检测出反馈信号中的失真分量，因此能够生成精度高的失真补偿信号。

上述控制方法还可以包括：副抵消信号延迟控制处理，设定第2延迟时间使得在模拟数字变换器的输出侧设置的第3合成器的输出中的主波分量成为最小或者预先决定的第2目标值以下；以及副抵消信号向量控制处理，设定对于副抵消信号向量调整器的向量系数使得第3合成器的输出中的主波分量成为最小或者上述第2目标值以下。

根据该控制方法，由于能够抑制残留主波分量，因此能够进行精度更高的失真检测，从而能够生成精度更高的失真补偿信号。

本发明在数字预失真器中，在ADC31的前级、或者在ADC31的前级和后级中抑制输入到反馈信号路径的ADC31的信号的主波分量，从而可通过失真向量控制器高精度地测定失真分量，能够生成精度高的失真补偿信号。

附图说明

图1是表示以往的幂级数型预失真器的构成例的方框图。

图2是表示本发明的数字预失真器的原理性结构的方框图。

图3是表示本发明的数字预失真器的第1实施例的方框图。

图4是表示图3的实施例中的控制处理的流程图。

图5A是表示图3的实施例中的控制处理流程的一例的图。

图5B是表示控制处理流程的另一例的图。

图5C是表示控制处理流程的其他例子的图。

图5D是表示控制处理流程的又一其他例子的图。

图6是表示对图3的实施例附加了导频信号产生器和输入开关以及输出开关的变形实施例的方框图。

图7A是表示图6的实施例中的控制处理流程的一例的图。

图7B是表示控制处理流程的其他例子的图。

图7C是表示控制处理流程的又一其他例子的图。

图8是表示将图3的实施例中的3阶失真向量控制器321和抵消信号向量控制器52和延迟控制器51一体化了的变形实施例的方框图。

图9是表示对图3的实施例附加了5阶失真产生路径的变形实施例的方框图。

图10A是表示图9的变形实施例中的5阶失真向量控制处理的流程图。

图10B是表示整体的控制处理流程的图。

图11A表示图9的变形实施例中的控制处理流程的又一例子。

图11B是表示控制处理流程的其他例子的图。

图12是表示对图3的实施例附加了增益调整器35、增益控制器36和DAC37的变形实施例的方框图。

图13A是表示增益控制处理的流程图。

图13B是表示图12的变形实施例中的控制处理流程的一例的图。

图13C是表示控制处理流程的其他例子的图。

图14是表示对图3的实施例附加了副抵消信号产生部40A和延迟控制器51A和副抵消信号向量控制器52A的变形实施例的方框图。

图15A是表示副抵消信号延迟控制处理的流程图。

图15B是表示副抵消信号向量控制处理的流程图。

图16A是表示图15的变形实施例中的控制处理流程的图。

图16B是表示控制处理流程的其他例子的图。

图17是表示对图3的实施例附加了数字陷波滤波器38的变形实施例的方框图。

图18A是表示图17的变形实施例中的控制处理流程的图。

图18B是表示控制处理流程的其他例子的图。

图19是表示该发明的数字预失真器的第2实施例的方框图。

图20是表示该发明的数字预失真器的第3实施例的方框图。

图21是表示该发明的数字预失真器的第4实施例的方框图。

图22是表示图21的实施例中的3阶失真频率特性补偿器的3阶失真分量的频带分割的例子的图。

图23A是表示图21的实施例中的3阶失真频率特性补偿器的构成例子的方框图。

图23B是表示3阶失真频率特性补偿系数控制器的构成例子的方框图。

图23C是表示3阶失真频率特性补偿系数控制器的其他构成例子的方框图。

图24是表示图21的实施例中的3阶失真频率特性补偿控制处理的流程图。

图25A是表示图21的实施例中的整体的控制处理流程的图。

图25B是表示图21的实施例中的整体的控制处理流程的其他例子的图。

图26是表示在图21的实施例中追加了用于5阶失真分量补偿的结构的变形例的方框图。

图27是用于说明图26的变形实施例中的5阶失真分量的频带分割的图。

图28是表示图26的变形实施例中的5阶失真频率特性补偿控制处理的方框图。

图29A是表示图26的变形实施例的整体的控制处理流程的图。

图29B是表示整体的控制处理流程的其他例子的图。

图30是表示图26的变形实施例的整体的控制处理流程的其他例子的图。

图31是表示图26的变形实施例的整体的控制处理流程的又一其他例子的图。

图32是表示在图21的实施例中追加了进行反馈路径的增益调整的结构的变形例的方框图。

图33A是表示图32的变形实施例的整体的控制处理流程的图。

图33B是表示整体的控制处理流程的其他例子的图。

图34是表示对图21的实施例追加了通过副抵消信号进行主波分量的抵消的结构的变形例的方框图。

图35A是表示图34的变形实施例的整体的控制处理流程的图。

图35B是表示整体的控制处理流程的其他例子的图。

图36是表示在图21的实施例中追加了通过陷波滤波器抑制主波分量的结构的变形实施例的图。

图37A是表示图36的变形实施例的整体的控制处理流程的图。

图37B是表示整体的控制处理流程的其他例子的图。

具体实施方式

[原理性结构]

图2针对本发明的幂级数型数字预失真器的原理性结构，将与图1中的结构对应的部分赋予同一参照标号来表示。

本发明的幂级数型数字预失真器(以下，简称为预失真器)100包括线性传递路径12、奇数阶失真产生部13、奇数阶失真向量调整部14、合成器15、反馈信号生成部20、模拟数字变换器31、失真向量控制部32、抵消信号产生部40、抵消信号控制部50。奇数阶失真产生部13和奇数阶失真向量调整部14形成奇数阶失真产生路径PDG。与图1的以往技术的最大区别在于，在反馈信号生成部20内与反馈信号路径PF串联设置了合成器24，由抵消信号产生部40产生的抵消信号在合成器24中与反馈信号合成，从而抑制输入到ADC31的反馈信号中的主波分量。

提供给输入端子7的数字输入发送信号(以下，简称为输入发送信号)通过线性传递路径12被提供给合成器15。输入发送信号也被提供给奇数阶失真产生器13，通过对输入发送信号进行奇数(3以上)次方，从而产生输入发送信号的奇数阶失真分量，该奇数阶失真分量在奇数阶失真向量调整部14中进行向量调整后被作为失真补偿信号提供给合成器15。合成器15合成线性传递路径12的输出和奇数阶失真产生路径P_DG的输出，并将其作为预失真器的输出提供给包含与图1同样的功率放大器的放大装置60。线性传递路径12、奇数阶失真产生部13、奇数阶失真向量调整部14、合成器15、奇数阶失真向量调整部32的动作原理与图1中的线性传递路径12、3阶失真产生器131、3阶失真向量调整器141、合成器15、3阶失真向量控制器321的动作原理相同。

输入端子7的输入发送信号还被提供给抵消信号产生部40。抵消信号产生部40处理输入发送信号从而生成模拟的抵消信号。抵消信号在ADC31的输入侧的反馈信号路径P_F中的合成器24中与反馈信号合成。合成了该抵消信号的反馈信号通过ADC31而变换为数字反馈信号，并被提供给抵消信号控制部50。抵消信号控制部50控制抵消信号产生器40，使得来自ADC31的数字反馈信号中的主波分量(与输入发送信号相同的分量)的功率成为最小(或者预先设定的目标值以下)。由此，输入到ADC31的反馈信号中的主波分量被抑制，因此能够考虑主波分量被抑制了的反馈信号的振幅而预先决定ADC31的输入最大范围，从而对于包含失真分量的反馈信号能够以相应高的精度来进行AD变换。这样以高精度进行了AD变换后的反馈信号被提供给失真向量控制部32，并检测与该反馈信号中的主波分量相邻的频带的失真分量，能够对奇数阶失真向量调整部14进行向量系数的设定，使得该失真分量的功率成为最小(或者上述目标值以下)。结果，本发明的预失真器100能够高精度地对输入发送信号合成可消除相互调制失真的失真补偿信号。

在图2所示的本发明的原理性结构中，奇数阶失真产生部13也可以如后述的实施例那样用3阶失真产生器来构成，也可以用5阶以上的失真产生器来构成，或者也可以用多个不同的奇数阶失真产生器来构成。这时，在奇数阶失真向量调整部14中对应于各奇数阶失真产生器设置奇数阶失真向量调整器，在失真向量控制部32中对应于各奇数阶失真向量调整器设置奇数阶失真向量控制器。

[第1实施例]

图3表示本发明的幂级数型数字预失真器的第1实施例。该预失真器的实施例是对图1的以往技术应用了图2所示的本发明的原理的实施例，对于与图1中的构成部分相同的部分赋予相同的参照标号。因此，这里输入数字发送信号是I/Q信号。图2中的奇数阶失真产生部13、奇数阶失真向量调整部14、失真向量控制部32分别作为与图1同样的3阶失真产生器131、3阶失真向量调整器141、3阶失真向量控制器321来实施。在图3的实施例中，抵消信号产生部40由延迟器41、抵消信号向量调整器42和数字模拟变换器(DAC)43构成，抵消信号控制部50由延迟控制器51和抵消信号向量控制器52构成。反馈信号生成部20除了与图1中的反馈信号生成部20P同样的定向耦合器21、频率下变换器22、正交解调器23之外，还在正交解调器23的输出侧具有合成器24。

将提供给输入端子7_I、7_Q的输入发送信号通过分配器11而分配给线性传递路径12、3阶失真产生器131、延迟器41。另外，分配器仅表示了一个，但也可以根据信号的分配数而设置必要的个数。延迟器41将输入发送信号延迟由延迟控制器51设定的时间τ，延迟后的输入发送信号在抵消信号向量调整器42中被调整为由抵消信号向量控制器52设定的振幅和相位，获得数字抵消信号。数字抵消信号通过DAC43被变换为模拟抵消信号，并且在合成器43中与反馈信号合成。与抵消信号合成了的反馈信号通过ADC31而被变换为数字反馈信号。

延迟控制器51观测ADC31的输出中的主波分量，并且设定延迟器41的延迟时间τ，使得从分配器11经过合成器15而被提供给放大装置60并且经由反馈信号路径P_F而到达合成器24的主波分量(输入发送信号)的延迟时间和从分配器11经由抵消信号产生部40而作为抵消信号到达合成器24的输入发送信号的延迟时间一致，即，两个路径的信号的定时一致。抵消信号向量控制器52同样地观测ADC31的输出，并控制抵消信号向量调整器42，使得经由放大装置60、反馈信号路径PF而到达合成器24的主波分量(输入发送信号)和通过抵消信号产生部40而作为抵消信号提供给合成器24的输入发送信号的相位和振幅分别一致。

以下，参照图3和图4说明第1实施例的预失真器的控制。假设预失真器的输入I/Q信号遵从W-CDMA等无线方式帧格式，并周期性地包含同步用导频信号。在调整延迟器41的延迟时间时，利用该同步用导频信号。假设抵消信号向量调整器42的振幅设定系数被初始设定为非零的值。

[抵消信号延迟控制处理S10]

延迟控制器51将延迟器41的延迟时间τ设定为任意的初始值(S11)。实际为了容易测定，简单的是将延迟时间τ的初始值设定为0，使得经由了放大装置60、反馈信号路径PF的信号和经由了抵消信号产生部40的信号出现很大的延迟时间差。延迟控制器51分别测定从分配器11所分配的输入发送信号中的同步用导频信号的时刻t₁、经由放大装置60和反馈信号路径P_F而到达ADC31的主波分量中包含的同步用导频信号的时刻(反馈信号输出时刻)t₂和功率P₂、经由抵消信号产生部40和合成器24而作为抵消信号到达ADC31的输入发送信号中包含的同步用导频信号的时刻(抵消信号输出时刻)t₃和功率P₃(S12)。比较测定的时刻t₂和t₃(S13)，若不一致则转移到步骤S14，并判定是否功率P₂、P₃的任一个都比预先决定的阈值P_th大，如果大则转移到步骤S15。在步骤S15中，计算测定的时刻t₂和t₁的差Δt，并将其作为延迟器41的延迟时间τ而对延迟器41进行设定。若在步骤S13中t₂和t₃一致，则不变更延迟器41的设定就结束控制处理S10。在步骤S14中P₂、P₃为阈值P_th以下时，即使t₂和t₃不一致，抵消信号也会将主分量抑制期望的程度，因此仍然设为当前设定的延迟时间τ而结束控制处理S10。

也可以代替步骤S15，如虚线所示那样，在步骤S16中将延迟器41中所设定的延迟时间τ增加预先决定的小的延迟时间Δd后返回到步骤S12，重复步骤S12、S13、S14、S16，直到t₂和t₃一致或者P₂、P₃成为P_th以下为止。这时，不需要步骤S12中的时刻t₁的测定。步骤S11～S15(或者S16)构成抵消信号延迟控制处理S10。

延迟控制器51将决定了延迟器41的延迟时间τ的情况通知给3阶失真向量控制器321和抵消信号向量控制器52。接着的基于抵消信号向量控制器52的抵消信号向量控制处理S20和基于3阶失真向量控制器321的3阶失真向量控制处理S30独立且并行地执行。

[抵消信号向量控制处理S20]

抵消信号向量控制器52观测ADC31的输出中的残留主波分量(同步用导频信号分量)的功率P_WM(S21)，判定主波分量功率P_WM是否成为最小(或者预先决定的目标值以下)(S22)，如果没有成为最小则调整抵消信号向量调整器42的向量系数(S23)，并返回到步骤S21，通过重复步骤S21、S22、S23直到主波分量功率P_WM成为最小(或者上述目标值以下)为止，从而决定将主波分量功率P_WM设为最小(或者上述目标值以下)的抵消信号向量调整器42的向量系数。抵消信号向量控制器52将决定了抵消信号向量调整器42的向量系数的情况通知给延迟控制器51。

[3阶失真向量控制处理S30]

3阶失真向量控制器321观测来自ADC31的主波分量被抑制的信号中的与主波分量的频带相邻的频带的失真分量、即3阶失真分量功率P_WD3(S31)，判定3阶失真分量功率P_WD3是否成为最小(或者预先决定的目标值以下)(S32)，如果没有成为最小(或者上述目标值以下)则调整3阶失真向量调整器141的向量系数(S33)，并返回到步骤S31，通过重复步骤S31、S32、S33直到3阶失真分量功率P_WD3成为最小(或者上述目标值以下)为止，从而决定3阶失真向量调整器141的向量系数。3阶失真向量控制器321将决定了3阶失真向量调整器141的向量系数的情况通知给延迟控制器51。

[重复控制处理S40]

延迟控制器51在从抵消信号向量控制器52和3阶失真向量控制器321接受了系数决定的通知之后，测定ADC31的输出中的3阶失真分量功率P_WD3(S41)，判定3阶失真分量功率P_WD3是否成为规定的值P_Dth以下(S42)，若果没有则返回到控制处理S10，并重复抵消信号延迟控制处理S10、抵消信号向量控制处理S20、3阶失真向量控制处理S30、重复控制处理S40直到P_WD3成为规定值P_Dth以下为止。

另外，3阶失真向量控制器321在步骤S32的判定中判定为3阶失真分量功率P_WD3为最小(或者预先决定的目标值以下)时，也可以将该值P_WD3通知给延迟控制器51，延迟控制器51在控制处理S40中不进行步骤S41的失真分量功率的测定，而在步骤S42中将从3阶失真向量控制器321通知的3阶失真分量功率P_WD3与规定值P_Dth进行比较从而判定是否要重复整体控制处理。

图5的A、B、C、D所示的控制处理流程表示图4所示的控制处理流程中的抵消信号延迟控制处理S10、抵消信号向量控制处理S20、3阶失真向量控制处理S30、重复控制处理S40的处理顺序的变形例。A是前述那样的将抵消信号向量控制处理S20和3阶失真向量控制处理S30相互独立且并行地执行的情况。图5B是在A中交换了处理S10和S20的情况，抵消信号延迟控制处理S10和3阶失真向量控制处理S30相互独立且并行地执行。在重复控制处理S40中检测出的3阶失真分量功率P_WD3成为规定值P_Dth以下之前，重复处理S20、S10、S30、S40。

图5的C是顺序协调地执行处理S10、S20、S30、S40的情况。即，延迟控制器51通过图4的抵消信号延迟控制处理S10决定延迟时间τ，对延迟器41设定延迟时间τ时，将已设定的情况通知给抵消信号向量控制器52。抵消信号向量控制器52在接受通知时开始图4的抵消信号向量控制处理S20，在对于抵消信号向量调整器42的向量系数的设定结束时，将设定结束通知给3阶失真向量控制器321。3阶失真向量控制器321在接受通知时，开始图4的3阶失真向量控制处理S30，在对于3阶失真向量调整器141的向量系数的设定结束时，将设定结束通知给延迟控制器51。延迟控制器51在重复控制处理S40中检测出的3阶失真分量功率P_WD3成为规定值P_Dth以下之前，重复处理S10、S20、S30、S40。在图5的C中如虚线所示那样，也可以重复处理S10、S20，直到满足规定条件为止(例如重复次数、或者主波分量功率成为规定值以下为止)。

图5的D表示在C中交换了处理S10和S20的顺序的情况。各处理内容与C的情况相同，省略说明。

在图3所示的结构中，可以用模拟电路来构成抵消信号向量调整器42。在用模拟电路来构成的情况下，DAC43设置在延迟器41和抵消信号向量调整器42之间。

[变形实施例1]

在图3的实施例中利用输入发送信号中周期性地包含的同步用导频信号执行了各控制器中的控制处理，但也可以使用独立的导频信号(以下，称为独立导频信号)。将使用独立导频信号的例子作为第1实施例的变形实施例表示在图6中。该结构是在图3的第1实施例中追加了导频信号产生器18、输入开关17和输出开关19的结构，其中输入开关17选择性地切换导频信号产生器18的输出和输入端子7_I、7_Q而连接到分配器11，输出开关19被插入到定向耦合器21和输出端子8之间，切换放大装置60的输出的导通(on)和截止(off)。

图7的A、B、C中表示该图6所示的预失真器中的控制处理流程的3个代表性例子。

[控制处理流程A]

开关设定(S01)：代替使用输入发送信号中的同步用导频信号，而使用在导频信号产生器18中产生的脉冲波作为独立导频信号来进行延迟时间τ的控制。因此，首先将输入开关17连接到导频信号产生器18侧，将输出开关19设为截止。

使用了独立导频信号的抵消信号延迟控制处理S10P：该处理只是在使用独立导频信号这一点上不同，基本上与图4中的抵消信号延迟控制处理S10相同。即，处理动作与图4中的步骤S11～S15(S16)相同，使用独立导频信号来测定发送信号输入时刻t₁，进而测定反馈信号输出时刻t₂和功率P₂，测定抵消信号输出时刻t₃和功率P₃，并基于这些测定结果来决定延迟时间τ，对延迟器41进行设定。延迟控制器51将决定了延迟器41的延迟时间τ的情况通知给3阶失真向量控制器321和抵消信号向量控制器52。

开关设定(S02)：将输入开关17连接到输入端子7_I、7_Q侧，将输出开关19设为导通。

抵消信号向量控制处理S20：使用输入发送信号进行与图4的抵消信号向量控制处理S20同样的控制处理，调整抵消信号向量调整器42的向量系数。

3阶失真向量控制处理S30：使用输入发送信号进行与图4的3阶失真向量控制处理S30同样的控制处理，调整3阶失真向量调整器141的向量系数。

重复控制处理S40：使用输入发送信号进行与图4的重复控制处理S40同样的控制处理，在3阶失真分量功率P_WD3成为规定值P_Dth以下之前，重复整体的控制处理S01、S10P、S02、S20、S30、S40。

另外，控制处理S20和S30可以独立且并行地执行，也可以在结束控制处理S20之后执行控制处理S30。

[控制处理流程B]

开关设定(S01)：与控制处理流程A的情况同样地，将输入开关17连接到导频信号产生器18侧，将输出开关19设为截止。

使用了独立导频信号的抵消信号延迟控制处理S10P：与上述的控制处理流程A中的控制处理S10P相同，使用独立导频信号进行在延迟器41中设定的延迟时间τ的控制。

使用了独立导频信号的抵消信号向量控制处理S20P：使用来自导频信号产生器18的独立导频信号进行与图4的抵消信号向量控制处理S20同样的控制处理，调整抵消信号向量调整器42的向量系数。

重复控制处理S40：使用输入发送信号进行与图4的重复控制处理S40同样的控制处理，在3阶失真分量功率P_WD3成为规定值P_Dth以下之前，重复整体的控制处理S01、S10P、S20P、S02、S30、S40。

[控制处理流程C]

使用了独立导频信号的抵消信号延迟控制处理S10P：与上述的控制处理流程A中的控制处理S10P相同，使用独立导频信号进行在延迟器41中设定的延迟时间τ的控制。将设定结束通知给抵消信号向量控制器52和3阶失真向量控制器321。

使用了独立导频信号的3阶失真向量控制处理S30P：使用独立导频信号进行与图4的3阶失真向量控制处理S30同样的控制处理，调整3阶失真向量调整器141的向量系数。

使用了独立导频信号的重复控制处理S40P：使用独立导频信号进行与图4的重复控制处理S40同样的控制处理，在3阶失真分量功率P_WD3成为规定值P_Dth以下之前，重复整体的控制处理S10P、S20P、S30P、S40P。

在控制处理流程C中，控制处理S20P和S30P可以独立且并行地执行，也可以在执行了控制处理S20P之后执行控制处理S30P。

在上述的图6的变形实施例中，导频信号产生器18也可以代替脉冲波而周期性地输出W-CDMA信号等实际发送的信号作为独立导频信号。

[变形实施例2]

在图3的实施例中，也可以设为如图8所示那样将延迟控制器51、抵消信号向量控制器52、3阶失真向量控制器321作为控制部70而一体化的结构。控制部70构成为能够单独调整抵消信号向量调整器42的向量系数、3阶失真向量调整器141的向量系数和延迟器41的延迟时间τ。

[变形实施例3]

图9的变形实施例表示除了在功率放大器中作为相互调制失真而产生的3阶失真分量之外，还能够补偿5阶失真分量的预失真器。该预失真器的结构是对图3所示的第1实施例附加了由5阶失真产生器132和5阶失真向量调整器142构成的5阶失真产生路径P_DG5、合成3阶失真产生路径P_DG3的输出信号和5阶失真产生路径P_DG5的输出信号并将其提供给合成器15的合成器33、控制5阶失真向量调整器142的向量系数以将反馈信号中的5阶失真分量设为最小(或者预先决定的目标值以下)的5阶失真向量控制器322的结构。也可以将3阶失真向量控制器321、抵消信号向量控制器52、延迟控制器51和5阶失真向量控制器322一体化而构成。

输入发送信号从分配器11还被分配给5阶失真产生器132，通过对输入发送信号进行5次方运算从而生成5阶失真分量，并被提供给5阶失真向量调整器142。5阶失真向量调整器142根据5阶失真向量控制器322的控制而调整5阶失真分量的相位和振幅后提供给合成器33，并且与3阶失真向量调整器141的输出合成后成为失真补偿信号。作为来自合成器33的3阶失真分量和5阶失真分量的合成输出的失真补偿信号在合成器15中与线性传递路径12的输出合成而成为预失真器的输出。

基于5阶失真向量控制器322的5阶失真向量控制处理S50如图10A所示那样，相对于ADC31的输出中的与主波分量相邻的频带的3阶失真分量，测定与更加外侧相邻的5阶失真分量的功率P_WD5(S51)，判定所测定的5阶失真分量功率P_WD5是否成为最小(或者预先决定的目标值以下)(S52)，若没有成为最小则调整5阶失真向量调整器142的向量系数(S53)，并返回到步骤S51，重复步骤S51、S52、S53直到5阶失真分量功率P_WD5成为最小(或者上述目标值以下)为止。

图10B表示图9的变形实施例中的控制处理流程。

抵消信号延迟控制处理S10：与图4中的抵消信号延迟控制处理S10相同。即，进行与图4中的步骤S11～S15(S16)相同的控制处理，使用输入发送信号的同步用导频信号来测定发送信号输入时刻t₁，进而测定反馈信号输出时刻t₂和功率P₂，测定抵消信号输出时刻t₃和功率P₃，并基于这些测定结果来决定延迟时间τ，对延迟器41进行设定。延迟控制器51将决定了延迟器41的延迟时间τ的情况通知给3阶失真向量控制器321、5阶失真向量控制器322和抵消信号向量控制器52。

抵消信号向量控制处理S20：进行与图4的抵消信号向量控制处理S20同样的控制处理，调整抵消信号向量调整器42的向量系数。

3阶失真向量控制处理S30：进行与图4的3阶失真向量控制处理S30同样的控制处理，调整3阶失真向量调整器141的向量系数。

5阶失真向量控制处理S50：进行图10A的5阶失真向量控制处理S50，调整5阶失真向量调整器142的向量系数。这时在S51中，5阶失真向量控制器322也可以还测定P_WD3，在S52中，也可以判定P_WD3和P_WD5之和是否成为最小(或者预先决定的目标值以下)，并且也可以在P_WD3和P_WD5之和成为最小(或者上述目标值以下)之前重复S51、S52、S53。

重复控制处理S40’：进行与图4的重复控制处理S40同样的控制处理，在失真分量功率P_WD成为规定值P_Dth以下之前重复整体的控制处理S10、S20、S30、S50、S40’。其中，这里作为失真分量功率P_WD可以使用3阶失真分量功率P_WD3和5阶失真分量功率P_WD5之和，并判定该和是否成为规定值P_Dth以下，也可以判定P_WD3、P_WD5是否分别成为规定值P_Dth以下，也可以事先对3阶失真、5阶失真分别决定不同的规定值，并判定P_WD3、P_WD5是否成为各自的规定值以下。这些P_WD3、P_WD5可以是延迟控制器51从ADC31的输出中检测，或者也可以将在3阶失真向量控制处理S30以及5阶失真向量控制处理S50中分别测定的P_WD3、P_WD5通知给延迟控制器51，并使用它们。或者，也可以是延迟控制器51测定主波分量的频带外功率，并将其视为失真功率P_WD而与规定值P_Dth进行比较。

另外，控制处理S20、S30、S50可以独立且并行地执行，也可以在结束了控制处理S20之后执行控制处理S30，并接着执行S50。

图11的A和B分别表示与图9的变形实施例中的图10B不同的控制处理流程的例子。

[控制处理流程A]

抵消信号延迟控制处理S10：与图4中的延迟控制处理S10相同，进行在延迟器41中设定的延迟时间τ的控制。

5阶失真向量控制处理S50：进行图10A的5阶失真向量控制处理S50，调整5阶失真向量调整器142的向量系数。

重复控制处理S40’：进行与图10B中的的重复控制处理S40’同样的控制处理，在失真分量功率P_WD成为规定值P_Dth以下之前重复整体的控制处理S10、S20、S30、S50、S40’。另外，控制处理S30和S50独立且并行地进行。此外，控制处理S 10和S20可以交换其顺序。

[控制处理流程B]

抵消信号延迟控制处理S10：与图4中的控制处理S10相同，进行在延迟器41中设定的延迟时间τ的控制。

重复控制处理S40’：进行与图10B中的的重复控制处理S40’同样的控制处理，在失真分量功率P_WD成为规定值P_Dth以下之前重复整体的控制处理S10、S20、S30、S50、S40’。

另外，如图11B中虚线所示那样，可以在满足规定的条件之前重复控制处理S10、S20。规定的条件例如可以是规定的重复次数，也可以是主波分量功率成为规定值以下的条件。此外，也可以交换控制处理S10和S20的顺序。

进而，如虚线所示，可以在满足规定的条件之前重复控制处理S30、S50。规定的条件例如可以是规定的重复次数，也可以是失真分量功率成为规定值以下的条件。此外，控制处理S30和S50可以交换其顺序。

也可以对图9所示的变形实施例的结构追加与图6中所示同样的导频信号产生器18、输入开关17和输出开关19，并使用独立导频信号执行各控制器的控制处理。

在图9的变形实施例中，也可以根据需要而追加H阶(H为7以上的奇数)失真产生路径和用于调整H阶失真产生路径中的H阶失真向量调整器的向量系数的H阶失真向量控制器。

[变形实施例4]

图12是在图3所示的第1实施例中附加了用于调整合成器24的输出反馈信号的电压的增益调整器(AGC)35、用于控制增益调整器35的增益的增益控制器36、对从增益控制器36提供给增益调整器35的控制信号进行数字模拟变换的数字模拟变换器(DAC)37的变形实施例。这时，也可以将3阶失真向量控制器321、抵消信号向量控制器52、延迟控制器51和增益控制器36作为一体化的控制器来构成。

增益控制器36监视ADC31的输出，并调整AGC35的增益以使增益调整器35的输出电压成为ADC31的输入电压的满刻度(full scale)。若在合成器24中利用来自抵消信号产生部40的抵消信号来抑制主波分量，则合成器24的输出电压会相应减小。因此，为了最大程度地利用ADC31的输入电压范围，通过AGC35来放大合成器24的输出电压，使得AGC35的输出电压、因此ADC31的输出电压的绝对值(反馈信号的振幅)|V_F|与ADC31的输入最大范围几乎一致。AGC35的控制周期可以与抵消信号产生部40的主波分量抑制的控制周期相同。

图13A表示增益控制器36的增益控制处理S60的例子。增益调整器35预先将增益G_n的初始值G₀设定为1，并将整数n的初始值设定为0(S61)。增益控制器36判定ADC31的输出的数字反馈信号的振幅|V_F|是否小于与ADC31的输入最大范围对应的预先决定的值V_MX(S62)，如果小，则将当前的增益G_n增加预先决定的幅度ΔG后对AGC35进行设定(S64)，并且将n增加1(S65)后返回到步骤S62。在步骤S63中|V_F|成为V_MX以上之前重复执行步骤S62～S65。在步骤S63中|V_F|成为V_MX以上时，对AGC35设定前一次的增益G_n-1(步骤S66)。

图13B和C表示图12的变形实施例中的整体的控制处理流程的两个例子，分别与图5的A和C所示的控制处理流程相对应。

在图13B中，在抵消信号延迟控制处理S10中通过与图4中的控制处理S10相同的控制处理，对延迟器41设定延迟时间τ，在增益控制处理S60中通过图13A的控制处理，经由DAC37对AGC35设定增益G_n-1。以下，抵消信号向量控制处理S20、3阶失真向量控制处理S30、重复控制处理S40分别与图4中的控制处理S20、S30、S40相同。

在图13C的控制处理流程中，除了增益控制处理S60被插入到控制处理S20和S30之间以外，与图5的C所示的控制处理流程相同。

图12所示的控制反馈信号的增益的结构也可以应用于其他所有的实施例及变形实施例中。

[变形实施例5]

图14是在图3所示的第1实施例中追加由延迟器41A和副抵消信号向量调整器42A构成并且根据从分配器11所分配的输入发送信号来生成副抵消信号的副抵消信号产生部40A、合成ADC31的输出和来自副抵消信号产生部40A的副抵消信号从而进一步抑制反馈信号中的残留主波分量的合成器38，并且附加了由副抵消信号向量控制器52A和延迟控制器51A构成的副抵消信号控制部50A的变形实施例，其中副抵消信号向量控制器52A控制副抵消信号向量调整器42A的向量系数以将主波分量设为最小(或者预先决定的目标值以下)，而延迟控制器51A控制延迟器41A的延迟时间τ₂，使得在合成器38中反馈信号输出和副抵消信号输出的延迟时间一致。也可以设为将3阶失真向量控制器321、抵消信号向量控制器52、延迟控制器51、81和副抵消信号向量控制器82一体化的控制器。

与图3的实施例的情况同样地，假设预失真器的输入发送信号遵从W-CDMA等无线方式帧格式，并且周期性地包含同步用导频信号。来自分配器11的输入发送信号也被提供给副抵消信号产生部40A的延迟器41A。用于设定延迟器41的延迟时间τ的延迟控制器51的控制处理、用于设定抵消信号向量调整器42的向量系数的抵消信号向量控制器52的控制处理、以及用于设定3阶失真向量调整器141的向量系数的3阶失真向量控制器321的控制处理，分别与在图3、4中说明的控制处理相同，省略其说明。

图15A表示延迟控制器51A用于对延迟器41A设定延迟时间τ₂的副抵消信号延迟控制处理S60。控制原理与图4所示的控制处理S10相同，在调整延迟器41A的延迟时间τ₂时也利用发送信号中的同步用导频信号。假设副抵消信号向量调整器42A的振幅设定系数被初始设定为非零的值。

[副抵消信号延迟控制处理S60]

延迟控制器51A将延迟器41A的延迟时间τ₂设定为任意的初始值，例如0(S61)。延迟控制器51A分别测定来自分配器11的输入发送信号中的同步用导频信号的输入时刻t₄、经由放大装置60、反馈信号路径P_F、ADC31而到达合成器38的反馈信号的主波分量中所包含的同步用导频信号的输出时刻(反馈信号输出时刻)t₅和功率P₅、经由副抵消信号产生部40A而到达合成器38的输入发送信号(副抵消信号)中所包含的同步用导频信号的输出时刻(副抵消信号输出时刻)t₆和功率P₆(S62)。比较测定的时刻t₅和t₆(S63)，如果不一致则转移到步骤S64，判定是否功率P₅、P₆的任一个都大于预先决定的阈值P_th，如果大则转移到步骤S65。在步骤S65中，计算测定的时间t₅和t₄的差Δt，并将其作为延迟器41A的延迟时间τ₂对延迟器41A进行设定。在步骤S63中如果t₅与t₆一致，则不改变延迟器41A的设定而结束控制处理S60。在步骤S64中P₅、P₆为阈值P_th以下时，即使t₅和t₆不一致，副抵消信号也会将主波分量抑制期望的程度，因此仍然设为当前设定的延迟时间τ₂而结束控制处理S60。

也可以代替步骤S65，如虚线所示那样，在步骤S66中将延迟器41A中所设定的延迟时间τ₂增加预先决定的小的延迟时间Δd后返回到步骤S62，重复步骤S62、S63、S64、S66，直到P₅、P₆成为P_th以下为止。这时，不需要步骤S62中的时刻t₄的测定。步骤S61～S65(或者S66)构成副抵消信号延迟控制处理S60。

[副抵消信号向量控制处理S70]

图15的B表示副抵消信号向量控制器52A的控制处理。副抵消信号向量控制器52A观测合成器38的输出中的残留主波分量(同步用导频信号分量)的功率P_WM(S71)，判定主波分量功率P_WM是否成为最小(或者预先决定的目标值以下)(S72)，如果没有成为最小则调整副抵消信号向量调整器42A的向量系数(S73)，并返回到步骤S71，通过重复步骤S71、S72、S73直到主波分量功率P_WM成为最小(或者上述目标值以下)为止，从而决定将主波分量功率P_WM设为最小(或者上述目标值以下)的副抵消信号向量调整器42A的向量系数。

图16A表示图14的变形实施例中的整体的控制处理流程的例子。

抵消信号延迟控制处理S10：延迟控制器51与图4中的控制处理S10同样地对延迟器41决定并设定延迟时间τ。

副抵消信号延迟控制处理S60：延迟控制器51A通过在图15A中说明的控制处理对延迟器41A设定延迟时间τ₂。此外，将设定结束分别通知给抵消信号向量控制器42、副抵消信号向量控制器42A、3阶失真向量控制器321。

独立且并行地执行接着的三个控制处理S20、S70、S30。

抵消信号向量控制处理S20：抵消信号向量控制器52与图4中的控制处理S20同样地对抵消信号向量调整器42决定并设定向量系数。

副抵消信号向量控制处理S70：副抵消信号向量控制器52A通过在图15B中说明的控制处理对副抵消信号向量调整器42A设定向量系数。

3阶失真向量控制处理S30：3阶失真向量控制器321与图4中的控制处理S30同样地对3阶失真向量调整器141设定向量系数。

重复控制处理S40：延迟控制器51与图4中的控制处理S40同样地判定是否要重复执行整体控制处理。

在图16A的例子中表示了独立且并行地执行控制处理S20、S70、S30的情况，但也可以独立且并行地执行S20、S70，然后执行控制处理S30。

图16B表示图14的变形实施例中的控制处理流程的其他例子。

抵消信号延迟控制处理S10：延迟控制器51与图4中的控制处理S 10同样地对延迟器41设定延迟时间τ。

抵消信号向量控制处理S20：抵消信号向量控制器52与图4中的控制处理S20同样地对抵消信号向量调整器42设定向量系数。

副抵消信号延迟控制处理S60：延迟控制器51A通过在图15A中说明的控制处理对延迟器41A设定延迟时间τ₂。

在图16B的控制处理流程中，也可以如虚线所示那样在满足规定的条件之前重复执行控制处理S10和S20。此外，也可以如虚线所示那样控制处理S60和S70也在满足规定的条件之前重复执行。规定的条件例如可以是重复次数，也可以是主波分量功率成为规定值以下的条件。

也可以与图6的变形实施例同样地，对图14的结构追加导频信号发生器18、切换导频信号产生器18和输入端子7_I、7_Q的输入开关17、切换功率放大器64的输出的导通/截止的输出开关19，并且使用独立导频信号来执行各控制器的控制处理。

[变形实施例6]

图17是在图3所示的第1实施例中，在ADC31的输出侧附加了进一步抑制主波分量的数字陷波滤波器38的变形实施例。数字陷波滤波器38的动作导通时，将输入反馈信号变换为频域信号，抑制主波频带的信号分量，并变换为时域，动作截止时使信号原样通过。

图18A表示图17的变形实施例中的控制处理流程的例子。

抵消信号延迟控制处理S10：与图4中的控制处理S10相同，延迟控制器51进行在延迟器41中设定的延迟时间τ的控制。

陷波滤波器控制处理SF1：延迟控制器51将数字陷波滤波器38的动作设为导通，并抑制残留主波分量。将滤波器设定结束通知给抵消信号向量控制器52和3阶失真向量控制器321。

抵消信号向量控制处理S20：抵消信号向量控制器52进行与图4的抵消信号向量控制处理S20同样的控制处理，调整抵消信号向量调整器42的向量系数。

3阶失真向量控制处理S30：3阶失真向量控制器321进行与图4的3阶失真向量控制处理S30同样的控制处理，调整3阶失真向量调整器141的向量系数。

重复控制处理S40：延迟控制器51进行与图4中的重复控制处理S40同样的控制处理，如果3阶失真分量功率P_WD3不是规定值P_Dth3以下，则经由控制处理SF2而重复整体的控制处理S10、SF1、S20、S30、S40。

陷波滤波器控制处理SF2：在重复整体的控制处理时，延迟控制器51将数字陷波滤波器的动作设为截止，并返回到控制处理S10。

图18B表示图17的变形实施例中的整体控制处理流程的其他例子。

陷波滤波器控制处理SF1：延迟控制器51将数字陷波滤波器38的动作设为导通，并抑制残留主波分量。将滤波器设定结束通知给3阶失真向量控制器321。

重复控制处理S40：延迟控制器51进行与图4中的重复控制处理S40同样的控制处理，如果3阶失真分量功率P_WD3不是规定值P_Dth3以下，则经由控制处理SF2而重复整体的控制处理S10、S20、SF1、S30、S40。

如前述那样，在第1实施例中表示了通过在合成器24中合成来自正交解调器23的反馈信号和来自数字模拟变换器43的抵消信号从而抵消输入到模拟数字变换器(ADC)31的信号的主波分量的例子，但合成抵消信号和反馈信号可以是在反馈信号路径的其他位置上。以下表示其实施例。

[第2实施例]

图19表示本发明的第2实施例。该数字预失真器的结构是在图3所示的实施例的结构中，将合成器24转移到正交解调器23的输入侧，并且在抵消信号产生部40内设置了用于对DAC43的模拟I/Q输出进行正交调制的正交调制器44的结构。正交调制器44的输出作为抵消信号被提供给合成器24，并与频率下变换器22的输出合成，合成输出被提供给正交解调器23。

延迟控制器51、抵消信号向量控制器52、3阶失真向量控制器321的各自的控制处理与图3的实施例的情况完全相同，省略其说明。

在图19所示的第2实施例中，也可以设为包括图9所示的5阶失真产生路径P_DG5和5阶失真向量控制器322的结构。动作与图9的结构相同。

在图19所示的第2实施例中，也可以设为包括图12所示的增益调整器(AGC)35和增益控制器36以及DAC37的结构。动作与图12的结构相同。

在图19所示的第2实施例中，也可以设为包括图14所示的副抵消信号产生部40A和合成器38的结构。动作与图14的结构相同。

在图19所示的第2实施例中，也可以设为包括图17所示的数字陷波滤波器38的结构。动作与图17的结构相同。

如上所述在第2实施例中，通过利用合成器24来合成频率下变换器22的输出信号和正交变换器44的输出信号，从而抑制输入到正交解调器23的反馈信号中的主波分量。

[第3实施例]

图20表示本发明的第3实施例。该数字预失真器是在图19所示的实施例的结构中，将合成器24转移到频率下变换器22的输入侧，并且在抵消信号产生部40内设置了用于对正交调制器44的输出进行频率上变换的频率上变换器45的结构。频率上变换器45的输出作为高频率的抵消信号被提供给合成器24，与定向耦合器21的输出合成，合成输出被提供给频率下变换器22。

在图20所示的第3实施例中，也可以设为包括图9所示的5阶失真产生路径PDG5和5阶失真向量控制器322的结构。动作与图9的结构相同。

在图20所示的第3实施例中，也可以设为包括图12所示的增益调整器(AGC)35和增益控制器36以及DAC37的结构。动作与图12的结构相同。

在图20所示的第3实施例中，也可以设为包括图14所示的副抵消信号产生部40A和合成器38的结构。动作与图14的结构相同。

在图20所示的第3实施例中，也可以设为包括图17所示的数字陷波滤波器38的结构。动作与图17的结构相同。

[第4实施例]

图21表示本发明的第4实施例。图21的第4实施例是构成为能够对具有频率依赖性的3阶失真分量进行补偿的预失真器。第4实施例是在图3所示的第1实施例的结构中，追加了在3阶失真向量调整器141的后级被插入到3阶失真产生路径PDG3的3阶失真频率特性补偿器151、调整在3阶失真频率特性补偿器151中设定的多个3阶失真频率特性补偿系数(以下，有时也简称为补偿系数)的3阶失真频率特性补偿系数控制器323的结构。

在图21中，3阶失真频率特性补偿器151也可以插入到3阶失真产生器131和3阶失真向量调整器141之间。此外，是在正交解调器23的输出侧具有合成器24的结构，但也可以与图19同样地构成为将合成器24设置在正交解调器23的输入侧，在DAC43的输出侧设置正交调制器44，将正交调制器44的输出提供给合成器24。或者，也可以与图20同样地构成为将合成器24设置在频率下变换器22的输入侧，在DAC43的输出侧设置正交调制器44，并在其输出设置频率上变换器45，将频率上变换器45的输出提供给合成器24。

图22是概念性地表示由3阶失真产生器131产生的3阶失真分量D3的频带和输入发送信号的主波分量MS的频带之间的关系的图。3阶失真分量D3整体的带宽W_D3为虚线所示的主波分量MS的带宽W_M的3倍。3阶失真频率特性补偿器151调整由3阶失真产生器131产生的3阶失真分量的频率特性并在合成器15中与线性传递路径的输入发送信号进行合成，从而能够以更高的精度来补偿在功率放大器64中产生的3阶失真分量。

图23A表示3阶失真频率特性补偿器151的结构。3阶失真频率特性补偿器151由串并行变换部(以下，称为S/P部)151A、FFT部151B、复数乘法运算部151C、IFFT部151D、并串行变换部(以下，称为P/S部)151E构成。

S/P部151A按照根据DAC61的采样率而设定的样本数SP_DAC的每一个，对3阶失真向量调整器141的输出进行串行并行变换。FFT部151B通过SP_DAC个点的FFT(Fast Fourier Transformation；快速傅立叶变换)将S/P部151A的输出从时域变换为频域。复数乘法运算部151C将如图22那样通过FFT部151B获得的3阶失真分量D3的频带域整体(bandwidth)分割为J个(J是2以上的整数)，并对各自的分割频带SB₁～SB_J乘以从3阶失真频率特性补偿系数控制器323提供的3阶失真频率特性补偿系数C₁～C_J。例如，若假设在各分割频带SB_j中包含Q_j个(Q_j是1以上的整数)的FFT部151B的输出，则对各分割频带SB_j的Q_j个的FFT部151B的输出分别乘以相同的补偿系数C_j。IFFT部151D通过SP_DAC个点的IFFT(Inverse Fast Fourier Transformation；快速傅立叶反变换)将复数乘法运算部151C的输出从频域变换为时域。P/S部151E对IFFT部151D的输出进行并行串行变换，并将其作为3阶失真产生路径P_DG3的输出提供给图21的合成器21。这时，当存在成为比图22的分割频带SB₁低的频率以及比分割频带SB_J高的频率的FFT部151B的输出时，这些FFT部151B的输出被直接提供给IFFT部151D。

如图23B所示，3阶失真频率特性补偿系数控制器323由串并行变换部(S/P部)323A、FFT部323B、功率检测部323C、补偿系数决定部323D构成。S/P部323A按照根据ADC31的采样率而设定的样本数SP_ADC的每一个，对来自ADC31的数字反馈信号输出进行串行并行变换。FFT部323B通过SP_ADC个点的FFT将S/P部323A的输出变换为频域。功率检测部323C从FFT部323B的输出检测与复数乘法运算部151C中的分割频带对应的各分割频带的功率P_WD3，1～P_WD3，J，补偿系数决定部323D决定使各分割频带的功率P_WD3，1～P_WD3，J成为最小(或者预先决定的目标值以下)的补偿系数C₁～C_J。决定的补偿系数C₁～C_J在3阶失真频率特性补偿器151的复数乘法运算部151C中乘以与分割频带SB₁～SB_J对应的FFT部151B的输出。

图24表示3阶失真频率特性补偿系数控制器323的3阶失真频率特性补偿控制处理S80。这里，假设对每个分割频带SB_j调整3阶失真频率特性补偿系数C_j，调整3阶失真频率特性补偿系数的顺序j＝1，...，J已预先给定。

指定调整3阶失真频率特性补偿系数C_j的分割频带SB_j(S81)。以下，以指定了分割频带SB_j的情况进行说明。测定分割频带SB_j中的功率P_WD3，j(S82)，判定测定的功率P_WD3，j是否成为最小(或者预先设定的目标值以下)(S83)。如果没有则调整与分割频带SB_j对应的3阶失真频率特性补偿系数C_j(S84)，并返回到步骤S82，重复步骤S82、S83、S84直到功率P_WD3，j成为最小(或者上述目标值以下)为止。在步骤S83中判定为功率P_WD3，j成为最小(或者上述目标值以下)时，判定是否获得了对于所分割的全部分割频带SB_j(j＝1，...，J)的3阶失真频率特性补偿系数C_j(S85)，在没有获得时，返回到步骤S81，以下，重复执行步骤S81～S85直到在步骤S85中判定为获得了全部补偿系数C₁～C_J为止。

在图24中，对分割频带SB_j一个个顺序调整使功率P_WD3，j成为最小(或者上述目标值以下)的3阶失真频率特性补偿系数C_j，但也可以对任意多个分割频带(例如，全部分割频带、两个分割频带等)的每一个并行地进行调整。这时，在3阶失真频率特性补偿系数控制器323中，并行地测定要调整的多个分割频带的功率P_WD3，j。

图25A表示第4实施例中的控制处理流程。

抵消信号延迟控制处理S10：与图4中的抵消信号延迟控制处理S10相同。即，进行与图4中的步骤S11～S15(S16)同样的控制处理，使用输入发送信号中的同步用导频信号来测定发送信号输入时刻t₁，进而测定反馈信号输出时刻t₂和功率P₂，测定抵消信号输出时刻t₃和功率P₃，并基于这些测定结果来决定延迟时间τ，对延迟器41进行设定。延迟控制器51将决定了延迟器41的延迟时间τ的情况通知给3阶失真向量控制器321、3阶失真频率特性补偿系数控制器323和抵消信号向量控制器52。

3阶失真向量控制处理S30：进行与图4的3阶失真向量控制处理S30同样的控制处理，调整3阶失真向量调整器141的向量系数。这时，也可以使用图22所示的3阶失真分量D3的、在主波分量频带FB_M上侧的频带(3阶失真分量上侧频带)FB_D3U的功率P_WD3U和在主波分量频带FB_M下侧的频带(3阶失真分量下侧频带)FB_D3L的功率P_WD3L中的任一个来代替3阶失真分量功率P_WD3。功率P_WD3U在3阶失真频率特性补偿系数控制器323中根据与3阶失真分量上侧频带FB_D3U对应的各分割频带内的功率之和来计算，同样地，功率P_WD3L根据与3阶失真分量下侧频带FB_D3L对应的各分割频带内的功率之和来计算。或者，也可以将由3阶失真频率特性补偿系数控制器323测定的各分割频带中的功率P_WD3，j通知给延迟控制器51，并根据所通知的失真分量的功率而分别获得功率P_WD3U和P_WD3L。在使用了3阶失真频率特性补偿器151的其他所有实施例中，控制处理S30中观测的功率可以设为P_WD3U和P_WD3L中的任一个。

3阶失真频率特性补偿控制处理S80：进行图24的3阶失真频率特性补偿控制处理S80同样的控制处理，调整提供给3阶失真频率特性补偿器151的3阶失真频率特性补偿系数。

重复控制处理S40：进行与图4的重复控制处理S40同样的控制处理，在3阶失真分量功率P_WD3成为规定值P_Dth之前重复整体的控制处理S10、S20、S30、S80、S40。功率P_WD3可以是由延迟控制器51从ADC31的输出中检测，或者也可以将在3阶失真频率特性补偿控制处理S80中测定的各分割频带中的功率P_WD3j通知给延迟控制器51，并取得所通知的所有分割频带的失真分量的功率之和(P_WD3，1+P_WD3，2+...+P_WD3，J)作为P_WD3。这时，也可以不判定3阶失真分量功率P_WD3，而是在功率P_WD3U和P_WD3L以及主波分量频带FB_M内的功率P_WDM分别成为预先设定的规定值以下之前重复整体的控制处理S10、S20、S30、S80、S40。功率P_WDM通过与P_WD3U或P_WD3L相同的方法来观测。功率P_WD3U和P_WD3L以及P_WDM的规定值可以分别相同，也可以不同。在使用了3阶失真频率特性补偿器151的其他所有实施例中也同样地，在控制处理S40中，可以不判定3阶失真分量功率P_WD3，而是在功率P_WD3U和P_WD3L以及P_WDM分别成为规定值以下之前进行重复处理。

在图25A的控制处理流程中，也可以交换控制处理S10和S20。这时，控制处理S10、S30是独立且并行地执行。

可以如图25B所示那样将控制处理S10、S20、S30、S80、S40按照这一顺序进行。在图25B的控制处理流程的情况下，可以如虚线所示那样重复控制处理S10、S20直到满足规定的条件为止。规定的条件例如可以是规定的重复次数，也可以是主波分量功率成为规定值以下的条件。此外，也可以交换控制处理S10和S20的顺序。

在图25A和B的任一个控制处理流程中，通过利用抵消信号向量控制处理S20来抑制反馈信号中的主波分量，从而能够将3阶失真分量在其所有频带(还包含主波分量频带)中高精度地检测出，因此在3阶失真频带特性补偿控制处理S80中能够进行精度更高的3阶失真频率特性补偿控制。

进而，也可以如图25B的虚线所示那样，重复控制处理S30、S80直到满足规定的条件为止。规定的条件例如可以是规定的重复次数，也可以是3阶失真分量功率P_WD3成为规定值以下的条件，也可以是功率P_WD3U和P_WD3L以及P_WDM分别成为规定值以下的条件。这时，可以省略步骤S40。

在上述中，参照图22说明了在3阶失真分量D3的所有频带中对各自的分割频带进行补偿的情况，但为了减少运算处理量，也可以只将图22所示的3阶失真分量上侧频带FB_D3U和3阶失真分量下侧频带FB_D3L作为频率特性补偿的对象。这时，图23B所示的3阶失真频率特性补偿系数控制器323的补偿系数决定部323D对3阶失真分量上侧频带FB_D3U和下侧频带FB_D3L的各分割频带SB_j决定使功率P_WD3，j成为最小(或者预先决定的目标值以下)的补偿系数C_j，但将主波分量频带FB_M的各分割频带的补偿系数都设为固定值，例如1。因而，图23A所示的3阶失真频率特性补偿器151中的复数乘法运算部151C对于与3阶失真分量上侧频带FB_D3U和3阶失真分量下侧频带FB_D3L的各分割频带SB_j对应的FFT部151B的输出乘以补偿系数C_j，但对于与主波分量频带FB_M对应的FFT部151B的输出乘以补偿系数1(即，原样输出)。此外，对于3阶失真分量D3的分割仅对作为频率特性补偿的对象的3阶失真分量上侧频带FB_D3U和3阶失真分量下侧频带FB_D3L进行，上侧和下侧分别都将分割数设为1以上。

图23B所示的3阶失真频率特性补偿系数控制器323的S/P部323A和FFT部323B可以通过如图23C所示那样用于使各分割频带SB_j通过的J个带通滤波器(BPF)构成，或者也可以通过用于阻止各分割频带SB_j以外的分割频带的J个带阻滤波器(BEF)构成。

[第4实施例的第1变形例]

可以对图21所示的第4实施例的结构追加与图6所示的结构相同的导频信号产生器18、输入开关17和输出开关19，并利用独立导频信号来执行各控制器的控制处理。其中，在调整3阶失真频率特性补偿系数时，独立导频信号不是使用脉冲波，而是使用WCDMA信号等实际发送的信号。

关于以下所示的各变形例的结构，也可以设为追加了导频信号产生器18、输入开关17和输出开关19的结构。

[第4实施例的第2变形例]

图26的结构是在图21的第4实施例中，为了补偿5阶失真分量而与图9的结构同样地追加包括5阶失真产生器132和5阶失真向量调整器142的5阶失真产生路径P_DG5、5阶失真向量控制器322，并且在5阶失真产生路径P_DG5中的5阶失真向量调整器142的后级还附加5阶失真频率特性补偿器152，追加了用于调整提供给5阶失真频率特性补偿器152的多个5阶失真频率特性补偿系数的5阶失真频率特性补偿系数控制器324的结构。以下，主要说明追加的结构和动作。

图27是概念性地表示由5阶失真产生器132产生的5阶失真分量D5的频带和作为输入发送信号的主波分量MS的频带之间的关系的图。5阶失真分量D5整体的带宽W_D5为虚线所示的主波分量MS的带宽W_M的5倍。5阶失真频率特性补偿器152的结构与图23A的3阶失真频率特性补偿器151相同，如图27所示那样将5阶失真分量D5的全部频带分割为K个(K为2以上的整数)分割频带SB_k(k＝1，...，K)。5阶失真频率特性补偿系数控制器324的结构也与图23B或者23C的3阶失真频率特性补偿系数控制器323相同。

5阶失真频率特性补偿系数控制器324的5阶失真频率特性补偿控制处理S90如图28所示那样，与图24所示的3阶失真频率特性补偿控制处理S80相同，省略其说明。

具备5阶失真频率特性补偿器152和5阶失真频率特性补偿系数控制器324的结构中的整体的控制处理流程如图29A所示那样，在图10B所示的控制处理流程中，在并行地实施了控制处理S30和S50以及S20之后，顺序执行3阶失真频率特性补偿控制处理S80和5阶失真频率特性补偿控制处理S90。或者如图29B所示那样，在图11A所示的控制处理流程中，在控制处理S30和S50结束之后，顺序执行控制处理S80和5阶失真频率特性补偿控制处理S90。

在控制处理S50中，也可以使用图27所示的5阶失真分量D5的、在主波分量频带FB_M上侧的频带(5阶失真分量上侧频带)FB_D5U的功率P_WD5U和在主波分量频带FB_M下侧的频带(5阶失真分量下侧频带)FB_D5L的功率P_WD5L中的任一个来代替5阶失真分量的功率P_WD5。功率P_WD5U在5阶失真频率特性补偿系数控制器324中根据与5阶失真分量上侧频带FB_D5U对应的各分割频带内的功率之和来计算，同样地，功率P_WD5L根据与5阶失真分量下侧频带FB_D5L对应的各分割频带内的功率之和来计算。或者，也可以将由5阶失真频率特性补偿系数控制器324测定的各分割频带中的功率P_WD5，j通知给延迟控制器51，并根据所通知的功率而分别获得功率P_WD5U和P_WD5L。在使用了5阶失真频率特性补偿器152的其他所有实施例中，控制处理S50中观测的功率可以设为P_WD5U和P_WD5L中的任一个。

在控制处理S40’中，也可以不判定失真分量功率P_WD，而是在功率P_WD5U和P_WD5L以及P_WDM分别成为预先设定的规定值以下之前重复整体的控制处理S10、S20、S30、S50、S80、S90、S40’。功率P_WD5U和P_WD5L以及P_WDM的规定值可以分别相同，也可以不同。在使用了5阶失真频率特性补偿器152的其他所有实施例中也同样可以应用。并且，也可以还观测功率P_WD3U和P_WD3L，在功率P_WD3U、P_WD3L、P_WD5U、P_WD5L和P_WDM分别成为预先设定的规定值以下之前进行重复整体的控制处理S10、S20、S30、S50、S80、S90、S40’。

作为与图11B所示的控制处理流程对应的控制处理流程，成为以下所示的任一个控制处理流程。

[控制处理流程B’-1]

如图30所示，在执行了图11B中的控制处理S50之后，顺序进行3阶失真频率特性补偿控制处理S80和5阶失真频率特性补偿控制处理S90。这时，也可以如虚线所示那样，重复控制处理S80和控制处理S90直到满足规定的条件为止。规定的条件例如可以是规定的重复次数，也可以是失真分量功率P_WD成为规定值以下的条件，也可以是功率P_WD5U和P_WD5L以及P_WDM分别成为规定值以下的条件，也可以是功率P_WD3U、P_WD3L、P_WD5U、P_WD5L和P_WDM分别成为预先设定的规定值以下的条件。这时，可以省略步骤S40’。

[控制处理流程B’-2]

如图31所示，在结束了图11B中的控制处理S30之后，进行3阶失真频率特性补偿控制处理S80。接着顺序进行控制处理S50和5阶失真频率特性补偿控制处理S90。这时，也可以如虚线所示那样，重复控制处理S30和控制处理S80直到满足规定的条件为止。规定的条件例如可以是规定的重复次数，也可以是3阶失真分量功率P_WD3成为规定值以下的条件。进而，也可以如虚线所示那样，重复控制处理S50和控制处理S90直到满足规定的条件为止。规定的条件例如可以是规定的重复次数，也可以是失真分量功率P_WD成为规定值以下的条件，也可以是功率P_WD5U和P_WD5L以及P_WDM分别成为规定值以下的条件。这时，可以省略步骤S40’。

在图26的结构中，参照图27说明了在5阶失真分量D5的所有频带中对各自的分割频带进行补偿的情况，但为了减少运算处理量，也可以只将图27所示的FB_D5U和FB_D5L作为频率特性补偿的对象。5阶失真分量的上侧频带FB_D5U和下侧频带FB_D5L的带宽分别为主波分量带宽W_M的2倍。在图26中的5阶失真频率特性补偿系数控制器324中，决定对5阶失真分量上侧频带FB_D5U和下侧频带FB_D5L的各分割频带SB_k决定使功率P_WD5，k成为最小(或者预先决定的目标值以下)的补偿系数C_k，但将主波分量频带FB_M的各分割频带的补偿系数都设为固定值1。因而，在图26的5阶失真频率特性补偿器152中，对于与5阶失真分量上侧频带FB_D5U和5阶失真分量下侧频带FB_D5L的各分割频带SB_k对应的5阶失真频率特性补偿器152中的FFT部的输出乘以补偿系数C_k，但对于与主波分量频带FB_M对应的5阶失真频率特性补偿器152中的FFT部的输出乘以补偿系数1(即，原样输出)。此外，对于5阶失真分量D5的分割仅对作为频率特性补偿的对象的5阶失真分量上侧频带FB_D5U和5阶失真分量下侧频带FB_D5L进行，上侧和下侧分别都将分割数设为1以上。

[第4实施例的第3变形例]

在图21的第4实施例中，也可以根据需要而追加包含H阶(H为7以上的奇数)失真向量调整器和H阶失真向量控制器的H阶失真产生路径、用于调整H阶失真产生路径中的H阶失真向量调整器的向量系数的H阶失真向量控制器、调整H阶失真频率特性补偿器的H阶失真频率特性补偿系数的H阶失真频率特性补偿系数控制器。

[第4实施例的第4变形例]

如图32所示，在图21的第4实施例中，也可以与图12的结构同样地设为包括增益调整器35和增益控制器36以及DAC37的结构。控制处理流程如图33A所示那样，在图13B所示的控制处理流程中，在实施了控制处理S20和S30之后，进行3阶失真频率特性补偿控制处理S80。或者，如图33B所示那样，在图13C所示的控制处理流程中，在实施了控制处理S30之后，进行控制处理S80。这时，也可以如虚线所示那样，重复控制处理S30和S80直到满足规定的条件为止。规定的条件例如可以是规定的重复次数，也可以是3阶失真分量功率P_WD3成为规定值以下的条件，也可以是功率P_WD3U和P_WD3L以及P_WDM分别成为规定值以下的条件。这时，可以省略步骤S40。

[第4实施例的第5变形例]

如图34所示，在图21的第4实施例中，也可以与图14的结构同样地设为包括副抵消信号产生部40A、副抵消信号控制部50A、合成器38的结构。控制处理流程如图35A所示那样，在图16A所示的控制处理流程中，在实施了控制处理S20、S70、S30之后，进行3阶失真频率特性补偿控制处理S80。这时，也可以独立且并行地执行控制处理S20、S70，然后执行控制处理S30。或者如图35B所示那样，在图16B所示的控制处理流程中，在实施了控制处理S30之后，进行控制处理S80。这时，也可以如虚线所示那样，重复控制处理S60和S70直到满足规定的条件为止。规定的条件例如可以是规定的重复次数，也可以是主波分量功率成为预先决定的规定值以下的条件。此外，也可以如虚线所示那样，重复控制处理S30和S80直到满足规定的条件为止。规定的条件例如可以是规定的重复次数，也可以是3阶失真分量功率P_WD3成为规定值以下的条件，也可以是功率P_WD3U和P_WD3L以及P_WDM分别成为规定值以下的条件。这时，可以省略步骤S40。

[第4实施例的第6变形例]

如图36所示，在图21的第4实施例中，也可以与图17的结构同样地设为包括数字陷波滤波器38的结构。这时，只对3阶失真分量上侧频带FB_D3U和3阶失真分量下侧频带FB_D3L作为频率特性补偿的对象。控制处理流程如图37A所示那样，在图18A所示的控制处理流程中，在实施了控制处理S20和S30之后，进行3阶失真频率特性补偿控制处理S80。或者如图37B所示那样，在图18B所示的控制处理流程中，在实施了控制处理S30之后，进行控制处理S80。这时，也可以如虚线所示那样，重复控制处理S30和S80直到满足规定的条件为止。规定的条件例如可以是规定的重复次数，也可以是3阶失真分量功率P_WD3成为规定值以下的条件，也可以是功率P_WD3U和P_WD3L分别成为规定值以下的条件。这时，可以省略步骤S40。

Claims

1.一种幂级数型数字预失真器，其通过对输入发送信号合成失真补偿信号后提供给功率放大器，从而补偿在该功率放大器中产生的失真分量，该幂级数型数字预失真器的特征在于，包括：

线性传递路径，传递输入发送信号；

奇数阶失真产生路径，其串联地包括产生上述输入发送信号的奇数阶失真分量的奇数阶失真产生部和用于调整上述奇数阶失真分量的向量的奇数阶失真向量调整部，并且将向量调整后的奇数阶失真分量作为失真补偿信号输出；

第1合成器，合成上述线性传递路径的输出和上述奇数阶失真产生路径的输出，并将其设为上述幂级数型数字预失真器的输出；

反馈信号路径，从功率放大器的输出的一部分生成反馈信号；

模拟数字变换器，将来自上述反馈信号路径的上述反馈信号变换为数字反馈信号；

奇数阶失真向量控制部，控制上述奇数阶失真向量调整部的向量调整，以抑制上述数字反馈信号中的奇数阶失真分量；

抵消信号产生部，处理上述输入发送信号从而产生模拟抵消信号；

第2合成器，被插入到上述反馈信号路径中，用于合成上述模拟抵消信号和上述反馈信号路径的信号；以及

抵消信号控制部，基于上述数字反馈信号来控制上述抵消信号产生部，以便在上述第2合成器中由上述抵消信号抑制上述反馈信号中的主波分量。

2.如权利要求1所述的幂级数型数字预失真器，其特征在于，还包括：

奇数阶失真频率特性补偿器，其被插入到上述奇数阶失真产生路径中，按照所提供的补偿系数来补偿上述奇数阶失真分量的频率特性；以及

奇数阶失真频率特性补偿系数控制器，检测上述数字反馈信号中包含的奇数阶失真分量的频率特性，并基于检测出的频率特性来控制对上述奇数阶失真频率补偿器提供的补偿系数。

3.如权利要求1或2所述的幂级数型数字预失真器，其特征在于，

上述抵消信号产生部包括：延迟器，通过将上述输入发送信号延迟已设定的延迟时间从而对上述抵消信号提供延迟；以及抵消信号向量调整器，调整上述延迟了的输入发送信号的向量系数即相位和振幅，

上述抵消信号控制部包括：延迟控制器，监视上述数字反馈信号，控制在上述延迟器中设定的延迟时间，使得经由上述第1合成器而到达位于上述反馈信号路径中的上述第2合成器的上述输入发送信号的延迟时间和经由上述抵消信号产生部而到达上述第2合成器的输入发送信号的延迟时间一致；以及抵消信号向量控制器，控制基于上述抵消信号向量调整器的向量系数即相位和振幅，使得上述数字反馈信号中的主波分量减小。

4.如权利要求3所述的幂级数型数字预失真器，其特征在于，

上述输入发送信号周期性地包含同步用导频信号，

上述延迟控制器构成为，检测上述模拟数字变换器的输出中的上述抵消信号所包含的同步用导频信号和上述模拟数字变换器的输出中的上述数字反馈信号所包含的同步用导频信号，并设定在上述延迟器中设定的延迟时间，使得经由上述第1合成器而到达位于上述反馈信号路径中的上述第2合成器的上述输入发送信号的延迟时间和经由上述抵消信号产生部而到达上述第2合成器的输入发送信号的延迟时间一致。

5.如权利要求3或4所述的幂级数型数字预失真器，其特征在于，

上述输入发送信号是I/Q信号，

上述抵消信号产生部还包括：第2数字模拟变换器，将上述抵消信号向量调整器的输出变换为上述模拟抵消信号，

上述反馈信号路径包括：频率下变换器，对功率放大器输出的一部分进行频率下变换；正交解调器，对下变换后的信号进行正交解调从而将解调I/Q信号作为上述反馈信号来生成；以及对来自上述正交解调器的上述反馈信号合成上述抵消信号的上述第2合成器。

6.如权利要求1至5的任一项所述的幂级数型数字预失真器，其特征在于，还包括：

增益调整器，其被插入到上述模拟数字变换器的输入侧，调整上述第2合成器的输出的增益从而提供给上述模拟数字变换器；以及

增益控制器，监视上述模拟数字变换器的输出，控制上述增益调整器的增益，使得上述增益控制器的输出电压接近上述模拟数字变换器的输入最大范围。

7.如权利要求1至6的任一项所述的幂级数型数字预失真器，其特征在于，还包括：

副抵消信号产生部，处理上述输入发送信号从而产生副抵消信号；

第3合成器，其被插入到上述模拟数字变换器的输出侧，对上述模拟数字变换器的输出合成上述副抵消信号；以及

副抵消信号控制部，监视上述第3合成器的输出，并控制上述副抵消信号产生部，使得在上述第3合成器中上述副抵消信号抑制上述数字反馈信号中的残留主波分量。

8.如权利要求7所述的幂级数型数字预失真器，其特征在于，

上述副抵消信号产生部包括：第2延迟器，将上述输入发送信号延迟已设定的第2延迟时间；以及副抵消信号向量调整器，调整上述第2延迟器的输出的向量从而将其作为上述副抵消信号来输出，

上述副抵消信号控制部包括：副抵消信号延迟器，设定上述第2延迟器的第2延迟时间使得上述第3合成器的输出中的主波分量成为最小或者预先决定的第2目标值以下；以及副抵消信号向量控制器，设定对于上述副抵消信号向量调整器的向量系数即振幅和相位，使得上述第3合成器的输出中的主波分量成为最小或者上述第2目标值以下。

9.如权利要求1至8的任一项所述的幂级数型数字预失真器，其特征在于，还包括：

数字陷波滤波器，其被插入到上述模拟数字变换器的输出侧，抑制上述模拟数字变换器的输出中的主波分量。

10.一种权利要求3所述的幂级数型数字预失真器的控制方法，其特征在于，该控制方法包括：

抵消信号延迟控制处理，设定上述延迟器的延迟时间使得上述数字反馈信号中的主波分量成为最小或者预先决定的目标值以下；

抵消信号向量控制处理，设定对于上述抵消信号向量调整器的向量系数使得上述数字反馈信号中的主波分量成为最小或者上述目标值以下；以及

奇数阶失真向量控制处理，设定对于上述奇数阶失真向量调整部的向量系数使得上述数字反馈信号中的失真分量成为最小或者上述目标值以下。

11.如权利要求10所述的幂级数型数字预失真器的控制方法，其特征在于，还包括：

奇数阶失真频率特性补偿控制处理，检测在上述数字反馈信号中包含的奇数阶失真分量的频率特性，并基于检测出的频率特性来控制补偿系数；以及

奇数阶失真频率特性补偿处理，按照上述补偿系数来补偿上述奇数阶失真分量的频率特性。

12.如权利要求10或11所述的幂级数型数字预失真器的控制方法，其特征在于，

在上述抵消信号延迟控制处理结束后，独立且并行地执行上述抵消信号向量控制处理和上述奇数阶失真向量控制处理。

13.如权利要求10或11所述的幂级数型数字预失真器的控制方法，其特征在于，

在上述抵消信号延迟控制处理结束后执行上述抵消信号向量控制处理，并在上述抵消信号向量控制处理结束后执行上述奇数阶失真向量控制处理。

14.如权利要求10或11所述的幂级数型数字预失真器的控制方法，其特征在于，

上述幂级数型数字预失真器还包括：第2延迟器，将上述输入发送信号延迟已设定的第2延迟时间；副抵消信号向量调整器，调整上述第2延迟器的输出的向量从而将其作为副抵消信号来输出；以及第3合成器，被插入到上述模拟数字变换器的输出侧，对上述模拟数字变换器的输出合成上述副抵消信号，

上述控制方法还包括：

副抵消信号延迟控制处理，设定上述第2延迟时间使得上述第3合成器的输出中的主波分量成为最小或者预先决定的第2目标值以下；以及

副抵消信号向量控制处理，设定对于上述副抵消信号向量调整器的向量系数使得上述第3合成器的输出中的主波分量成为最小或者上述第2目标值以下。

15.如权利要求14所述的幂级数型数字预失真器的控制方法，其特征在于，

在上述抵消信号延迟控制处理结束后执行上述副抵消信号延迟控制处理，并在上述副抵消信号延迟控制处理结束后独立且并行地执行上述抵消信号向量控制处理和上述副抵消信号向量控制处理以及上述奇数阶失真向量控制处理。

16.如权利要求14所述的幂级数型数字预失真器的控制方法，其特征在于，

将上述抵消信号延迟控制处理、上述副抵消信号延迟控制处理、上述抵消信号向量控制处理、上述副抵消信号向量控制处理、上述奇数阶失真向量控制处理按照这一顺序结束各控制处理之后执行下一控制处理。