CN101894894B - 发光器件和具有该发光器件的发光器件封装 - Google Patents

发光器件和具有该发光器件的发光器件封装 Download PDF

Info

Publication number
CN101894894B
CN101894894B CN2010101844589A CN201010184458A CN101894894B CN 101894894 B CN101894894 B CN 101894894B CN 2010101844589 A CN2010101844589 A CN 2010101844589A CN 201010184458 A CN201010184458 A CN 201010184458A CN 101894894 B CN101894894 B CN 101894894B
Authority
CN
China
Prior art keywords
semiconductor layer
luminescent device
layer
semiconductor
air gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101844589A
Other languages
English (en)
Other versions
CN101894894A (zh
Inventor
林祐湜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN101894894A publication Critical patent/CN101894894A/zh
Application granted granted Critical
Publication of CN101894894B publication Critical patent/CN101894894B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

一种发光器件，其可包括：具有第一和第二表面的第一半导体层，所述第一和第二表面是相反的表面，所述第一半导体层具有从所述第二表面延伸出来的多个半导体柱，所述多个半导体柱彼此分开；在所述第一半导体层上方形成的发光结构，所述发光结构包括第一导电半导体层、有源层和第二半导体层，所述发光结构具有侧表面，并且与所述发光结构的所述侧表面最接近的半导体柱的暴露的侧表面与所述发光结构的所述侧表面是非对准的；和与所述多个半导体柱邻接的衬底。

Description

发光器件和具有该发光器件的发光器件封装
技术领域
本文所述的一个或更多技术方案涉及发光器件和具有该发光器件的发光器件封装。
背景技术
氮化物半导体已经被应用于各种半导体器件，包括光学器件如发光二极管(LED)、高速开关器件如MOSFET(金属氧化物半导体场效应晶体管)和HEMT(异质结场效应晶体管)以及照明设备或显示设备的光源。改善氮化物半导体的制造工艺或发光效率的各种方法也已被应用。然而，这些方法已被证明还不足够。
发明内容
实施方案提供一种发光器件，其具有能够减少半导体层的晶体缺陷并且提高光提取效率的光子晶体结构。
实施方案提供一种发光器件，其包括在第一半导体层下方的多个杆和/或气隙。
实施方案提供一种发光器件，其包括在衬底与第一半导体层之间的多个杆、掩模层和气隙中的至少其一。
实施方案提供一种发光器件，其包括利用第一半导体层下方的气隙的第一光子晶体结构和在衬底和第一半导体层之间的具有凹凸结构的第二光子晶体结构。
一个实施方案提供一种发光器件，其包括：第一半导体层，在其下部具有多个杆；第一半导体层的所述杆之间的气隙；和包括在第一半导体层上的有源层的多个化合物半导体层。
一个实施方案提供一种发光器件，其包括：具有第一表面和第二表面的第一半导体层，第一表面和第二表面是相反的表面，第一半导体层具有从第二表面延伸出的多个半导体柱，所述多个半导体柱彼此分开；在第一半导体层上方形成的发光结构，发光结构包括第一导电半导体层、有源层和第二半导体层，发光结构具有侧表面并且与发光结构的侧表面最接近的半导体柱的暴露的侧表面与发光结构的侧表面是非对准的；和邻接所述多个半导体柱设置的衬底。
一个或更多实施方案的细节在附图和以下说明中阐述。根据说明书和附图以及权利要求书，其它特征将变得明显。
附图说明
下面将参照附图详细描述实施方案，附图中相同的附图标记代表相同的要素：
图1是显示根据第一实施方案的发光器件的侧视截面图的图。
图2至5是显示图1所示的发光器件的制造方法的图。
图6是显示根据第二实施方案的发光器件的侧视截面图的图。
图7是显示沿图6的线A-A截取的侧视截面图的图。
图8至11是显示图6所示的发光器件的制造方法的图。
图12是显示根据第三实施方案的发光器件的侧视截面图的图。
图13显示沿图12的线B-B截取的侧视截面图的图。
图14是显示根据第四实施方案的发光器件的侧视截面图的图。
图15是显示根据第五实施方案的发光器件的侧视截面图的图。
图16是显示根据第六实施方案的发光器件的侧视截面图的图。
图17是显示根据第七实施方案的发光器件的侧视截面图的图。
图18是显示采用图6所示的发光器件的横向型发光器件的侧视截面图的图。
图19是显示采用图6所示的发光器件的垂直型发光器件的侧视截面图的图。
图20是显示根据实施方案的发光器件封装的图。
图21是显示根据实施方案的发光单元的透视图的图。
图22是显示根据实施方案的背光单元的透视图的图。
具体实施方式
图1显示根据第一实施方案的发光器件(LED)的侧视截面图。
发光器件100包括衬底110、掩模层120、第一半导体层130、有源层140和第二导电型半导体层150。
发光器件100的衬底110可包括Al2O3、SiC、Si、GaAs、GaN、ZnO、Si、GaP、InP、Ge或Ga2O3中的至少其一。可以在衬底110上形成多个凹凸结构。衬底110的凹凸结构可具有透镜形状、半球形状、条带形状或其它合适的形状。
例如隔离层或电介质层的掩模层120形成在发光器件100的衬底110上。掩模层120包括掩模材料或光刻胶材料。掩模层120可通过利用掩模材料如SiO2、SiOx、SiNx、SiOxNy或W形成。
第一半导体层130形成在发光器件100的掩模层120上。第一半导体层130可包括Ⅲ-Ⅴ族化合物半导体例如GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP或AlGaInP中的至少一种。
第一半导体层130包括多个杆132。杆132可由第一半导体层130的半导体材料或Ⅲ-Ⅴ族化合物半导体形成。杆132可包括未掺杂的半导体或具有第一导电型掺杂剂的第一导电型半导体。
杆132穿过掩模层120与衬底110接触。杆132规则或不规则地布置在掩模层120中。每个杆132均可具有柱形状，例如圆柱形状、多棱柱形状或梯形柱形状，但是实施方案不限于此。杆132可布置为点阵形式或网格形状。每个杆132可具有20μm或更小的厚度，但是实施方案不限于此。
第一半导体层130可具有单层结构或多层结构。如果第一半导体层130具有多层结构，则第一半导体层130可包括上层和下层。第一半导体层130的下层对应于杆132的厚度，但是实施方案不限于此。第一半导体层130的上层和下层可利用不同的半导体材料形成。
换言之，第一半导体层130和杆132可利用相同的半导体材料或不同的半导体材料形成。
第一半导体层130可包括形成为第一半导体层130的下层的未掺杂半导体层，第一半导体层130的上层可包括不同材料的未掺杂半导体层或与第一半导体层130的下层相同材料的半导体层。如果第一半导体层130具有单层结构，则第一半导体层130可形成第一导电型半导体层。
至少第一半导体层130的上层形成为第一导电型半导体层。第一导电型半导体层用作第一电极接触层，并且包括GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP或AlGaInP中的至少其一。如果第一导电型半导体层是N型半导体层，则第一掺杂剂是N型掺杂剂，其包括Si、Ge、Sn、Se或Te中的至少其一。
发光器件100的第一半导体层130形成有杆132，因此可减少由于外延生长所引起的缺陷并且可以改善发光效率。
在发光器件100的第一半导体层130上可以形成多个化合物半导体层。第一半导体层130的化合物半导体层可包括有源层140和第二导电型半导体层150。有源层140形成在第一半导体层130上并且包括Ⅲ-Ⅴ族化合物半导体。有源层140可具有单量子阱结构、多量子阱(MQW)结构、量子点结构和量子线结构之一。
有源层140可具有阱/势垒层。例如，有源层140可包括InGaN阱/GaN势垒层、GaN阱/AlGaN势垒层或InGaN阱/InGaN势垒层之一，但是实施方案不限于此。有源层140的阱层包括带隙低于势垒层带隙的材料。
第一导电型包覆层可以设置在有源层140下方，例如在第一半导体层130和有源层140之间。第一导电型包覆层可包括GaN基半导体。第一导电型包覆层具有比有源层140的带隙更高的带隙。
第二导电型包覆层可以形成在有源层140上，例如在有源层140和第二导电型半导体层150之间。第二导电型包覆层可包括GaN基半导体。第二导电型包覆层具有比有源层140的带隙更高的带隙。
发光器件100的第二导电型半导体层150形成在有源层140上方。第二导电型半导体层150可包括掺杂有第二掺杂剂的化合物半导体。例如，第二导电型半导体层150可包括GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP或AlGaInP。如果第二导电型半导体层150是P型半导体层，则第二掺杂剂是P型掺杂剂，例如Mg、Zn、Ca、Sr或Ba。
可以在第二导电型半导体层150上形成透射电极材料和/或反射电极材料。在第二导电型半导体层150上形成的电极材料形成透明电极层、反射电极层和电极结构中的至少其一。透明电极层可包括选择性包含氧化物和氮化物的导电材料。例如，透明电极层可包括选自ITO(氧化铟锡)、IZO(氧化铟锌)、IZTO(氧化铟锌锡)、IAZO(氧化铟铝锌)、IGZO(氧化铟镓锌)、IGTO(氧化铟镓锡)、AZO(氧化铝锌)、ATO(氧化锑锡)、GZO(氧化镓锌)、IZON(氮化IZO)、ZnO、IrOx、RuOx和NiO中的一种。此外，透明电极层可包括选自Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf中的一种及其组合。
发光器件100的电极层可包括具有欧姆特性的反射电极材料。具有欧姆特性的电极材料可以在电极层和第二导电型半导体层150之间形成预定图案，但是实施方案不限于此。
发光器件100的第一半导体层130可以是P型半导体层，第二导电型半导体层150可以是N型半导体层。此外，可以在第二导电型半导体层150上形成导电性与第二导电型半导体层150相反的半导体层。例如，可以在P型半导体层150上形成N型半导体层。因此，发光器件100的发光结构可包括N-P结结构、P-N结结构、N-P-N结结构或P-N-P结结构中的一种。
参照图2和3，在发光器件100的衬底110上形成掩模层120。衬底110可包括Al2O3、SiC、Si、GaAs、GaN、ZnO、Si、GaP、InP、Ge和Ga2O3中的至少其一。可在衬底110上形成缓冲层(未显示)，然后可以在缓冲层上形成掩模层120。
掩模层120包括SiO2、SiOx、SiNx、SiOxNy或W。掩模层120的厚度为20μm或更小，但是实施方案不限于此。掩模层120可通过PECVD(等离子体增强化学气相沉积)或溅射进行沉积，但是实施方案不限于此。
如图3和4所示，在掩模层120上设置掩模图案之后，通过光刻蚀刻工艺蚀刻掩模层120，由此在掩模层120中形成多个杆孔122。
掩模层中的杆孔122可具有柱形状，例如圆柱或多棱柱形状，但是实施方案不限于此。当掩模层120被蚀刻时，衬底110和/或缓冲层的上表面可通过杆孔122暴露出。掩模层120可通过干蚀刻法进行蚀刻，但是实施方案不限于此。
杆孔122可以以点阵图案或网格形状规则地设置在掩模层120中，其形状可根据掩模图案的形状而变化。杆孔122也可以不规则地设置在掩模层120中。此外，杆孔122可具有相同的尺寸或不同的尺寸以及相同的形状或不同的形状，但是实施方案不限于此。
参照图5，在发光器件100的掩模层120上顺序形成发光器件100的第一半导体层130、有源层140和第二导电型半导体层150。
在掩模层120上形成第一半导体层130，并且在杆孔122中形成杆132。杆132具有杆孔122的形状。
杆132设置在掩模层120中并穿透掩模层120的结构，并且可包括与第一半导体层130的半导体相同或相似或不同的半导体。杆132可包括Ⅲ-Ⅴ族化合物半导体的未掺杂半导体或掺杂有掺杂剂的半导体。
第一半导体层130的上部区域可形成为单层结构或多层结构。如果第一半导体层130形成为单层结构，则第一半导体层130形成为第一导电型半导体层。如果第一半导体层130形成为多层结构，则第一半导体层130可包括形成为第一半导体层130的下层的未掺杂半导体层和形成为第一半导体层130的上层的第一导电型半导体层，但是实施方案不限于此。
Ⅲ-Ⅴ族化合物半导体可包括GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP或AlGaInP。在Ⅲ-Ⅴ族化合物半导体中可以掺杂第一掺杂剂。例如，如果第一导电型半导体层是N型半导体层，则第一掺杂剂为N型掺杂剂，例如Si、Ge、Sn、Se或Te。
用于Ⅲ-Ⅴ族氮化物半导体的生长设备可包括电子束沉积、PVD(物理气相沉积)、CVD(化学气相沉积)、PLD(等离子体激光沉积)、双型热蒸发、溅射和MOCVD(金属有机化学气相沉积)的设备，但是实施方案不限于此。
第一半导体层130从杆132生长。然后，在掩模层120上水平生长第一半导体层130，使得第一半导体层130与掩模层120结合为一体。第一半导体层130的上表面形成为平坦表面。
当第一半导体层130和杆132包括GaN时，采用CVD(化学气相沉积)或MOCVD(金属有机化学气相沉积)工艺。例如，使用Ⅲ族气体如TMGa或TEGa作为Ga源气体，并且使用V族气体如NH3、MMHy或DMHy作为N源气体。
第一半导体层130通过控制生长条件如生长温度、V族气体和Ⅲ族气体比率和生长压力来生长。如图3所示，在第一半导体层130的初始生长阶段中，从杆孔122生长第一半导体层130。随着第一半导体层130生长的进行，第一半导体层130在掩模层120上生长并且与掩模层120结合为一体。在生长第一半导体层130时，可以在第一半导体层130中添加第一掺杂剂。
对于杆132的生长条件而言，生长压力相对增加，生长温度相对降低，Ga的流量相对增加，由此促进杆132的垂直生长。第一半导体层130的生长条件不同于杆132的生长条件。
第一半导体层130还从生长在掩模层120中的杆132生长，然后促进第一半导体层130的水平生长而不是第一半导体层130的垂直生长，由此使第一半导体层130中的缺陷最小化。也就是说，可以减少因与衬底110相关的晶格失配引起的缺陷。
在第一半导体层130上形成有源层140，在有源层140上形成第二导电型半导体层150。有源层140可包括Ⅲ-Ⅴ族化合物半导体。有源层140可以具有单量子阱结构、多量子阱(MQW)结构、量子点结构和量子线结构中的一种。有源层140可具有阱/势垒层。例如，有源层140可包括InGaN阱/GaN势垒层、GaN阱/AlGaN势垒层或InGaN阱/InGaN势垒层中的一种，但是实施方案不限于此。有源层140的阱层包括带隙低于势垒层的带隙的材料。
可以在有源层140上和/或下方形成导电型包覆层。导电型包覆层可包括GaN基半导体，并且具有比有源层140的带隙更高的带隙。
发光器件100的第二导电型半导体层150可包括掺杂有第二掺杂剂的化合物半导体。例如，第二导电型半导体层150可包括GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP或AlGaInP。如果第二导电型半导体层150是P型半导体层，则第二掺杂剂是P型掺杂剂，例如Mg、Zn、Ca、Sr或Ba。
可以在第二导电型半导体层150上形成透射电极材料和/或反射电极材料。形成在第二导电型半导体层150上的电极材料形成透明电极层、反射电极层和电极结构中的至少其一。透明电极层可包括选自ITO(氧化铟锡)、IZO(氧化铟锌)、IZTO(氧化铟锌锡)、IAZO(氧化铟铝锌)、IGZO(氧化铟镓锌)、IGTO(氧化铟镓锡)、AZO(氧化铝锌)、ATO(氧化锑锡)、GZO(氧化镓锌)、IZON(氮化IZO)、ZnO、IrOx、RuOx和NiO中的一种。此外，透明电极层可包括选自Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf中的一种及其组合。
发光器件100的电极层可包括具有欧姆特性的反射电极材料。具有欧姆特性的电极材料可以在电极层和第二导电型半导体层150之间形成预定图案，但是实施方案不限于此。
发光器件100的第一半导体层130可包括P型半导体层，第二导电型半导体层150可包括N型半导体层。此外，可以在第二导电型半导体层150上形成具有与第二导电型半导体层150的极性相反的极性的半导体。例如，可以在具有P型半导体层极性的第二导电型半导体层150上形成N型半导体层。因此，发光器件100的发光结构可包括N-P结结构、P-N结结构、N-P-N结结构或P-N-P结结构中的一种。
在发光器件100中，化合物半导体层130、140和150通过形成在掩模层120中的杆132生长，因此可以减少由外延生长引起的缺陷并且可以改善光提取效率。
图6至11示出第二实施方案。以下说明将着重于与第一实施方案的不同之处，以避免赘述。图6显示根据第二实施方案的发光器件101，图7是沿图6的线A-A截取的截面图。发光器件101包括衬底110、气隙124、包括多个杆132的第一半导体层130、有源层140和第二导电型半导体层150。
在发光器件101的衬底110上可以形成缓冲层(未显示)，但是实施方案不限于此。第一半导体层130的杆132可以形成在衬底110或缓冲层上。为了方便起见，将在假定杆132形成在发光器件101的衬底110上的情况下进行以下说明。气隙124与杆132交替形成。气隙124可以与所有的杆132或部分杆132交替设置。气隙124形成在发光器件101的第一半导体层130和衬底110之间的至少外周区域上。气隙124可以分成几个区域。
如图7所示，气隙124形成在衬底110上的除杆132区域之外的整个表面上。在该情况下，掩模层120可以被移除。当气隙124形成在衬底110的上表面的外周部分上时，移除掩模层120的外周部分。
当杆132形成在掩模层120中时(见图1)，可以减少第一半导体层130的晶体缺陷。第一半导体层130的折射率为2.12至2.44，而气隙124的折射率为1。因此，第一半导体层130和气隙124可改变光的临界角，从而可以改善光提取效率。
当在第一半导体层130下方形成具有SiO2的掩模层120时，SiO2的折射率是1.544至1.553，但是实施方案不限于此。因此，杆132、气隙124和掩模层120可以反射入射光或者可以改变光的临界角。因此，可以减少光在发光器件101中的全内反射，从而可以改善光提取效率。
此外，可以消除有源层140中产生的缺陷，从而可以改善发光器件101的量子效率。此外，可以保护发光器件101免受异常电压，例如ESD(静电放电)。
图8至11示出根据第二实施方案的制造工艺。参照图8，在衬底110上顺序形成掩模层120、具有杆132的第一半导体层130、有源层140和第二导电型半导体层150。形成上述元件的工艺与第一实施方案相同或类似，因此，在下文将不再说明。
第一半导体层130通过在掩模层120内形成的杆132生长，从而可以减少由于衬底110和第一半导体层130之间的晶格常数差引起的晶体缺陷。也就是说，可以减少第一半导体层130和衬底110之间的接触面积，从而可以减少第一半导体层130的晶体缺陷。
参照图9，通过平台蚀刻工艺沿发光器件101的芯片边界区域形成至少一个孔161。孔161沿芯片边界区域形成，直至从第二导电型半导体层150中暴露出掩模层120。孔161可具有条带形状。可以提供多个孔161，但是实施方案不限于此。
将湿蚀刻剂注入孔161中以部分或全部移除掩模层120。湿蚀刻剂包括HF和/或NH4F，但是实施方案不限于此。为了移除掩模层120，沿芯片边界区域执行平台蚀刻。可以在已生长半导体层之后形成附加的孔161。可以在已形成发光器件101的半导体层之后移除掩模层120，但是实施方案不限于此。如图10和11所示，如果移除掩模层120，则掩模层的区域用作气隙124。气隙124是在杆132之间形成的空腔区域或间隔物。参照图11(其为沿图10的线A-A截取的截面图)，气隙124可以通过沿芯片边界区域蚀刻掩模层120形成。为了形成气隙124，主要蚀刻芯片外周区域G1，使得气隙124可以穿过芯片外周区域G1向内延伸。
参照图10和11，第一半导体层130的折射率是2.12至2.44，气隙124的折射率是1。由于第一半导体层和气隙124的这种折射率差，第一半导体层130和气隙124可改变光L3的临界角，因而可以提取光L3。气隙124和杆132在第一半导体层130下方提供二维光子晶体结构，由此改善光提取效率。光子晶体结构是形成来影响光子运动的周期性光学结构。气隙124和/或杆132可具有周期性光学结构或光学晶体晶格结构。光子晶体结构的周期性将具有与半波长相同的长度量级。杆132可以按照根据发射波长确定的预定间隔设置，但是实施方案不限于此。
当在第一半导体层130下方形成具有SiO2的掩模层120时，SiO2的折射率为1.544至1.553，但是实施方案不限于此。因此，因为沿诸如杆132、气隙124和掩模层120的介质的折射率差，所以可以反射光或可以改变光的临界角，从而可以减少光的全内反射并因而可以改善光提取效率。
图12示出根据第三实施方案的发光器件102的侧视截面图，图13显示沿图12的线B-B截取的侧视截面图。以下说明将着重于与上述实施方案的不同之处，以免赘述。
参照图12和13，发光器件102包括以锯齿状形式设置在衬底110上的多个杆132A和气隙124A。杆132A和/或气隙124A可具有周期性光学结构或光学晶体晶格结构。气隙124A在第一半导体层130和衬底110之间形成为二维光子晶体结构，使得从有源层140发射的光L4前进至气隙124A。因此，穿过气隙124A的光L5的临界角被改变，或者光L5被反射或折射。因此，可以改善发光器件102的外部量子效率。
图14示出根据第四实施方案的发光器件103的侧视截面图。以下说明将着重于与上述实施方案的不同之处，以免赘述。
参照图14，发光器件103包括设置在衬底110上的多个杆132B和气隙124B。气隙124B在第一半导体层130和衬底110之间形成为二维光子晶体结构。每个杆132B都可以具有较大的上部和较小的下部。杆132B可具有一种或更多种不同的形状。例如，杆132B具有梯形形状、圆锥形状或多棱锥杆形状。杆132B的形状可以根据杆孔的形状而变化(见图3)，但是实施方案不限于此。所有的气隙124B都彼此连接，或者相邻的气隙124B彼此相连。气隙124B与杆132B接触的侧表面可以是倾斜的。通过气隙124B的倾斜表面可以改善光提取效率。
在发光器件103中，从有源层140发射的光L6行进至气隙124B，并且穿过气隙124B的光L7的临界角可以被改变，使得光L7可以被反射或折射。因此，可以改善发光器件103的光提取效率。
图15示出根据第五实施方案的发光器件103的侧视截面图。以下说明将着重于与上述实施方案的不同之处，以免赘述。
参照图15，发光器件103包括在衬底110上的具有多个杆133和粗糙结构134和135的第一半导体层130A。气隙125介于第一半导体层130A和衬底110之间形成的杆133之间。
粗糙结构134和135形成在第一半导体层130A的下表面上。粗糙结构134和135可具有凹凸结构。在通过第二实施方案中描述的工艺部分或完全蚀刻掩模层120(见图9)后，在第一半导体层130A与气隙125接触的下表面上形成粗糙结构134和135。可以在第一半导体层130A的下表面上形成N极晶面，并且蚀刻工艺可包括湿蚀刻工艺。当第一半导体层130A的下表面被蚀刻时，第一半导体层130A的杆133可具有比掩模层120的厚度更大的厚度(见图9)。粗糙结构134和135可以规则或不规则地形成。形成在第一半导体层130A下方的粗糙结构134和135、杆133和气隙125可以形成为混合光子晶体结构，从而可以减少由外延生长引起的缺陷，并且可以改善光提取效率。混合光子晶体结构包括二维光子晶体结构和三维光子晶体结构。
粗糙结构134和135可以在第一半导体层130A的下表面的全部区域上形成或沿第一半导体层130A的下表面的外周部分形成。
第一半导体层130A的未蚀刻部分具有不影响第一半导体层130A的运行特性的厚度T2，但是实施方案不限于该厚度T2。
图16示出根据第六实施方案的发光器件104的侧视截面图。以下说明将着重于与上述实施方案的不同之处，以免赘述。发光器件104包括在衬底110A的上表面上形成的凹凸结构112和113。第一半导体层130A在其下表面上形成有粗糙结构134和135、气隙125和杆133的。
凹凸结构112和113可以通过对衬底110A的上表面进行湿蚀刻和/或干蚀刻而在衬底110A的上表面上形成。凹凸结构112和113可具有多边形形状，例如三角形形状、锥形形状或透镜形状。凹凸结构112和113可以形成为点阵或条带的形式，但是实施方案不限于此。粗糙结构134和135形成在第一半导体层130A的下表面上。杆133和气隙125形成在第一半导体层130A和衬底110A之间。
形成在第一半导体层130A下方的粗糙结构134和135、杆133、气隙125和凹凸结构112和113可以形成为混合光子晶体结构，从而可以减少由外延生长引起的缺陷。此外，从第一半导体层130A引导向下的光的临界角被改变，或者光被反射或折射，从而可以改善光提取效率。
图17示出根据第七实施方案的发光器件105的侧视截面图。以下说明将着重于与上述实施方案的不同之处，以免赘述。发光器件105包括在衬底110上形成的第三半导体层115。第三半导体层115包括Ⅱ至Ⅵ族化合物半导体，例如ZnO或GaN。第三半导体层115可以形成在第一半导体层130的杆132和掩模层120下方。第三半导体层115可以图案化或分层，但是实施方案不限于此。
图18示出采用图6所示的发光器件的横向型发光器件101A的侧视截面图。发光器件101A包括形成在第一半导体层130上的第一电极161和形成在第二导电型半导体层150上的第二电极163。第一半导体层130或第一半导体层130的上部可包括第一导电型半导体层，并且杆132可包括未掺杂半导体层或第一导电型半导体层。
此外，根据第一至第六实施方案的发光器件可以实现为横向发光器件。此外，在形成第二电极163之后或之前，可以在第二导电型半导体层150上形成反射电极层或透明电极层，但是实施方案不限于此。
图19示出采用图6所示的发光器件的垂直型发光器件101B的侧视截面图。发光器件101B包括形成在第二导电型半导体层150上的电极层155和形成在电极层155上的导电型支撑构件156。
电极层155可包括导电材料，其选择性地包括透射的氧化物和氮化物。例如，电极层155可包括选自ITO(氧化铟锡)、IZO(氧化铟锌)、IZTO(氧化铟锌锡)、IAZO(氧化铟铝锌)、IGZO(氧化铟镓锌)、IGTO(氧化铟镓锡)、AZO(氧化铝锌)、ATO(氧化锑锡)、GZO(氧化镓锌)、IZON(氮化IZO)、ZnO、IrOx、RuOx和NiO中的一种。此外，电极层155可包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf或其组合。电极层155可通过利用上述材料形成为单层或多层。当电极层155具有多层结构时，至少一层可以设置为图案的形式。
导电型支撑构件156形成在电极层155上。导电型支撑构件156可选择性地包括Cu、Au、Ni、Mo、Cu-W或载体晶片，所述载体晶片包括GaN、Si、Ge、GaAs、ZnO、SiGe、Ga2O3或SiC。在电极层155和导电型支撑构件156之间可以形成粘接层。粘接层包括屏障金属或粘接金属。例如，粘接层可包括Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag或Ta中的至少其一。
可以在电极层155和第二导电型半导体层150之间的外周部分上形成具有透射导电材料的沟道层或绝缘层。绝缘层可包括SiO2、SiOx、SiOxNy、Si3N4、Al2O3和TiO2中的一种。
可从第一半导体层130的下表面移除衬底110(见图1)。在从第一半导体层130的下表面移除衬底110之后，在第一半导体层130下方形成第一电极161。为了移除衬底110，执行LLO(激光剥离)法。根据LLO法，在形成导电型支撑构件156之后，将具有预定波长的激光照射到衬底110(见图1)上，由此移除衬底110。
图6所示的衬底110可以在已经形成导电型支撑构件156之后通过LLO法移除。在对掩模层120进行湿蚀刻之后或之前移除衬底110(见图8)。对掩模层120的湿蚀刻通过在已形成第二导电型半导体层150和/或导电型支撑构件156之后在衬底110中形成孔来进行。
在移除衬底110时，使衬底110与第一半导体层130的杆132分离，从而将杆132之间的气体排放到外部。因此，可以减少半导体层中由热膨胀系数差引起的裂纹缺陷，从而可以提高良品率和可靠性。也就是说，第一半导体层130的杆132可在执行LLO法时减少对半导体层晶体结构的损坏。
可以在移除衬底110之后通过湿蚀刻工艺部分或全部移除掩模层120(见图8)。为了移除掩模层120，可以选择性地使用图9所示的第一移除工艺和在已移除衬底之后执行的第二移除工艺。当移除衬底时，如果第一半导体层130的杆132具有相对小的直径，则可以快速执行对第一半导体层130的杆132的湿蚀刻，并且可以稳定地执行LLO法。
可以针对已移除衬底110处的第一氮化物半导体层130的下表面(见图6)进行ICP/RIE(感应耦合等离子体/反应性离子蚀刻)工艺，但是实施方案不限于此。在该情况下，可以移除杆132的一部分。
第一电极161可以在分割芯片之后或之前形成，但是实施方案不限于此。在已经从第一半导体层130的下表面移除杆132之后，可以在第一半导体层130的下表面上形成平坦层或凹凸结构。这些特征可以在实施方案的技术范围内进行修改。
发光器件101B通过膨胀和破裂过程切片成单个芯片。尽管已经参照发光器件如LED描述了实施方案，但是实施方案可应用于其它将要在衬底上形成的半导体器件。上述实施方案可以不限于这些技术特征。
如图19所示，第一电极161可以与杆132和第一半导体层130直接接触。在该情况下，杆132可以是未掺杂半导体层或第一导电型半导体层并且第一半导体层130可以用作第一导电型半导体层。杆132可以用作第一半导体层130的下表面上的粗糙结构，因此，可以改善光提取效率。
根据第一至第七实施方案的发光器件可以实施为垂直型发光器件。根据第一至第七实施方案的发光器件可以实施为横向型发光器件。
上述实施方案中公开的特征可以不限于上述实施方案，而是可以选择性地应用于其它实施方案。可以在实施方案的技术范围内通过选择性组合上述特征来实现修改方案和替代方案。
图20示出采用图18所示的发光器件的发光器件封装。以下将参照图18所示的结构进行说明。
参照图20，发光器件封装包括主体31、设置在主体31上的第一和第二引线电极32和33、安装在主体31上且电连接至第一和第二引线电极32和33的根据一个实施方案的发光器件100A、以及包围发光器件100A的模制件37。
主体31可包括硅材料、合成树脂材料或金属材料。发光器件100A周围可形成倾斜表面。主体31具有带有开放上部的腔结构，并且发光器件100A安装在该腔结构中。
第一和第二引线电极32和33彼此电隔离以向发光器件100A供电。此外，第一和第二引线电极32和33可反射从发光器件100A发射的光以改善光效率，并且将从发光器件100A产生的热释放到外部。
发光器件100A可安装在主体31或第一和第二引线电极32和33上。发光器件100A可通过导线36电连接至第一和第二引线电极32和33。模制件37通过包围发光器件100A来保护发光器件100A。模制件37可包含磷光体以改变从发光器件100A发射的光的波长。
根据上述实施方案的发光器件可以选择性地用于发光器件封装30中。根据上述实施方案的发光器件被封装到包括树脂或硅的半导体板、绝缘板或陶瓷板上，并且可以用作指示器、照明系统和显示设备的光源。此外，每个实施方案均可以选择性地应用于其它实施方案而不受限制。
发光器件100A或发光器件封装30可以应用于照明系统。照明系统可以是图21所示的照明装置1100或图22所示的背光装置，并且可以用于信号灯、车头灯、照明灯或招牌中。
图21显示根据实施方案的照明装置1100的透视图。参照图21，照明装置1100包括壳体1110、安装在壳体1110中的发光模块1130和设置在壳体1110中接收来自外部电源的电力的连接端子1120。壳体1110可由具有优异的散热特性的材料如金属或树脂形成。
发光模块1130可包括板1132和安装在板1132上的至少一个发光器件封装200。发光器件封装200可以包括根据上述实施方案的发光器件100A。板1132包括印刷有电路图案的绝缘构件。例如，板1132可包括普通PCB(印刷电路板)、金属芯PCB、柔性PCB或陶瓷PCB。
此外，板1132可由能够有效反射光的材料形成。板1132可涂成能够有效反射光的白色或银色。可以在板1132上安装至少一个发光器件封装200。每个发光器件封装200可包括至少一个LED 100A。LED 100A可包括能够发射具有红色、绿色、蓝色或白色的各色光的LED和发射紫外光的UV LED。
发光模块1130可具有发光器件封装200的各种组合以获得期望的颜色和亮度。例如，可以选择性地布置白色LED、红色LED和绿色LED以确保高的显色指数(CRI)。
连接端子1120电连接至发光模块1130以供电。连接端子1120包括可旋转的插座以与外部电源连接，但是实施方案不限于此。例如，连接端子1120可包括插入外部电源中或经由导线连接至外部电源的销。
图22示出根据一个实施方案的背光装置1200的分解透视图。背光装置1200包括导光板1210、向导光板1210提供光的发光模块1240、设置在导光板1210下方的反射构件1220以及容纳导光板1210、发光模块1240和反射构件1220的底盖1230。
导光板1210散射光以产生表面光。导光板1210包括透明材料。例如，导光板1210可包括丙烯酸树脂例如PMMA(聚甲基丙烯酸甲酯)、PET(聚对苯二甲酸乙二醇酯)、PC(聚碳酸酯)、COC(环烯烃共聚物)和PEN(聚萘二甲酸乙二醇酯)中的一种。
发光模块1240向导光板1210的至少一侧提供光，使得发光模块1240用作采用背光单元的显示装置的光源。
发光模块1240可包括直接发光型发光模块。在该情况下，可从背光单元中省去导光板1210。
发光模块1240的发光器件封装200设置为与导光板1210的一侧邻接，但是实施方案不限于此。具体而言，发光模块1240包括板1242和在板1242上形成的多个发光器件封装200。发光器件封装200可安装在板1242之外的热板上或底盖的一侧上。板1242与具有优异的散热特性的热板或金属邻接。
板1242可以包括印刷有电路图案(未显示)的PCB。此外，板1242可包括金属芯PCB或柔性PCB，但是实施方案不限于此。发光器件封装200的光经其发射到板1242的离去表面与导光板1210间隔预定的距离。
反射构件1220设置在导光板1210下方。反射构件1220反射从导光板1210引导向下的光以将光向上反射，由此提高背光装置1200的亮度。例如，反射构件1220包括PET、PC或PVC树脂，但是实施方案不限于此。反射构件1220可包括涂在底盖1230的上表面上的反射材料，但是实施方案不限于此。
底盖1230可容纳导光板1210、发光模块1240和反射构件1220。为此，底盖1230具有带有开放上部的盒形状，但是实施方案不限于此。
底盖1230可利用金属或树脂通过压制工艺或挤出工艺制造。根据实施方案的制造发光器件的方法包括以下步骤：在具有多个杆孔的板上形成掩模层、在所述掩模层上形成Ⅲ-Ⅴ族化合物半导体层、部分暴露出所述掩模层以及通过湿蚀刻所述掩模层形成气隙。
实施方案可提供一种具有能够减少半导体层的晶体缺陷并且改善光提取效率的光子晶体结构的发光器件以及一种具有该发光器件的发光器件封装。
实施方案可提供一种在第一半导体层下方具有多个杆和/或气隙的发光器件和一种具有该发光器件的发光器件封装。
实施方案可提供一种在衬底与第一半导体层之间具有多个杆、掩模层和气隙中的至少其一的发光器件和一种具有该发光器件的发光器件封装。
实施方案可提供一种包括利用第一半导体层下方的气隙的第一光子晶体结构和在衬底和第一半导体层之间具有凹凸结构的第二光子晶体结构的发光器件，以及一种包括该发光器件的发光器件封装。
实施方案可提供一种发光器件，其包括：第一半导体层，在其下部具有多个杆；在所述第一半导体层的所述杆之间的气隙；和在所述第一半导体层上的包括有源层的多个化合物半导体层。
实施方案可提供一种发光器件，其包括：衬底；第一半导体层，所述第一半导体层包括多个杆和在所述衬底上的所述杆之间的气隙；在所述第一半导体层上的包括有源层和第二导电半导体层的多个化合物半导体层；以及在所述化合物半导体层上的电极层。
实施方案可提供一种发光器件，其包括：掩模层；在所述掩模层中的多个杆；在所述杆上的第一半导体层；和在所述第一半导体层上的包括有源层和第二半导体层的多个化合物半导体层。
实施方案可提供一种发光器件封装，其包括：主体；在所述主体上的多个引线电极；电连接至所述引线电极的发光器件；和覆盖所述发光器件的模制件，其中所述发光器件包括：第一半导体层，在其下部具有多个杆；在所述第一半导体层的杆之间的气隙；和在所述第一半导体层上的包括有源层的多个化合物半导体层。
一种发光器件可包括：具有第一和第二表面的第一半导体层，所述第一和第二表面是相反的表面，所述第一半导体层具有从所述第二表面延伸出来的多个半导体柱，所述多个半导体柱彼此分开；在所述第一半导体层上方形成的发光结构，所述发光结构包括第一导电半导体层、有源层和第二半导体层，所述发光结构具有侧表面，并且与所述发光结构的所述侧表面最接近的半导体柱的暴露的侧表面与所述发光结构的所述侧表面是非对准的；以及与所述多个半导体柱邻接的衬底。
所述发光器件还可包括在所述衬底和所述多个半导体柱之间的至少一个Ⅱ至Ⅵ族化合物半导体层。还可在所述衬底上设置凹凸结构。
所述第一半导体层包括未掺杂的Ⅲ-Ⅴ族化合物半导体或掺杂的半导体层中的至少其一。所述第一半导体层可包括N型半导体层。掩模材料可保留在一部分的所述多个半导体柱上。所述掩模材料可包括SiO2、SiOx、SiNx、SiOxNy或W中的至少一种。
所述一部分的所述多个半导体柱的位置可以接近所述多个半导体柱的中间。所述多个柱中的每一个均可具有圆柱形状或圆锥形状中的至少其一。所述多个柱可以以规则的间隔或不规则的间隔隔开。所述多个柱的周期性可以对应于光子晶体结构的周期性。所述多个柱可具有20μm或更小的厚度。可以在所述多个柱的间隙之间设置气隙。所述气隙的间隙尺寸可以为约20μm或更小。所述气隙的高度可以不同于所述多个柱的厚度。
所述第一半导体层的所述第二表面可以是不平坦的。所述不平坦的表面可以是锯齿状表面。所述不平坦的表面可以包括高度小于所述多个柱的高度的多个锯齿状结构。所述不平坦的表面可包括不规则的凹凸结构。所述不平坦的表面可以形成在所述第一半导体层的所述第二表面的全部区域或外周部分上。
实施方案可改善光提取效率并同时减少由外延生长引起的缺陷。实施方案可通过利用光子晶体结构来改善光提取效率。实施方案可通过利用混合光子晶体结构来改善光提取效率并同时减少因外延生长引起的缺陷。实施方案可改善发光器件的可靠性。实施方案可使由LLO法引起的对半导体晶体结构的损伤最小化。
该说明书中提及的“一个实施方案”、“实施方案”、“示例性实施方案”等是指关于实施方案所描述的具体特征、结构或特征包含在本发明的至少一个实施方案中。说明书中各处使用的这类短语不一定都是指相同的实施方案。此外，当针对任意实施方案描述具体特征、结构或特征时，关于实施方案的其它特征、结构或特性来实现该特征、结构或特性也在本领域技术人员的预见范围内。
虽然已经参照本发明的多个示例性实施方案描述本发明，但是应理解，本领域的技术人员可以设计多种其它修改方案和实施方案，它们也在本公开内容的原理的精神和范围内。更具体地，可以对本公开内容、附图和所附权利要求中的主题组合布置的组成部件和/或布置进行各种变化和修改。除了对组成部件和/或布置进行变化和修改之外，替代性应用对本领域的技术人员而言也是明显的。

Claims (20)

1.一种发光器件，其包括：
具有第一和第二表面的第一半导体层，所述第一和第二表面是相反的表面，所述第一半导体层具有从所述第二表面延伸出来的多个半导体柱，所述多个半导体柱彼此分开；
在所述第一半导体层上方形成的发光结构，所述发光结构包括第一导电半导体层、有源层和第二半导体层，所述发光结构具有侧表面，并且与所述发光结构的所述侧表面最接近的半导体柱的暴露的侧表面与所述发光结构的所述侧表面是非对准的；和
设置在所述多个半导体柱下方的衬底，
其中所述第一半导体层的所述第二表面形成为不平坦表面，
其中在所述柱的位置之间设置有气隙，
其中所述第一半导体层的所述不平坦表面与所述气隙接触。
2.权利要求1所述的发光器件，其中所述衬底的顶表面形成为凹凸结构。
3.权利要求1或2所述的发光器件，其中所述第一半导体层包括未掺杂的III-V族化合物半导体或掺杂的半导体层中的至少其一。
4.权利要求1或2所述的发光器件，还包括保留在一部分的所述多个半导体柱上的掩模材料。
5.权利要求4所述的发光器件，其中所述一部分的所述多个半导体柱位于所述多个半导体柱的中间附近。
6.权利要求1或2所述的发光器件，其中所述多个柱中的每一个均具有圆柱形状或圆锥形状中的至少其一。
7.权利要求1或2所述的发光器件，其中所述柱以规则的间隔或不规则的间隔隔开。
8.权利要求1或2所述的发光器件，所述柱包括III-V族化合物半导体的未掺杂半导体或掺杂有掺杂剂的半导体。
9.权利要求8所述的发光器件，其中所述不平坦的表面包括锯齿状表面。
10.权利要求8所述的发光器件，其中所述不平坦的表面包括高度小于所述柱的高度的多个锯齿状结构。
11.权利要求8所述的发光器件，其中所述不平坦的表面包括不规则的凹凸结构。
12.权利要求8所述的发光器件，其中所述不平坦的表面形成在所述第一半导体层的所述第二表面的全部区域或外周部分上。
13.权利要求8所述的发光器件，其中所述第一半导体层包括N型半导体层。
14.权利要求8所述的发光器件，其中所述柱的周期性对应于光子晶体结构的周期性。
15.权利要求1或2所述的发光器件，其中在所述第一半导体层和所述衬底之间的外周区域上设置所述气隙。
16.权利要求2所述的发光器件，其中所述气隙在所述凹凸结构之上分成多个区域。
17.权利要求1或2所述的发光器件，其中所述气隙的间隙尺寸为约20μm或更小。
18.权利要求10所述的发光器件，其中所述柱的厚度为20μm或更小。
19.权利要求15所述的发光器件，其中所述气隙的高度不同于所述柱的厚度。
20.权利要求4所述的发光器件，其中所述掩模材料包括SiO2、SiOx、SiNx、SiOxNy或W中的至少一种。
CN2010101844589A 2009-05-21 2010-05-21 发光器件和具有该发光器件的发光器件封装 Active CN101894894B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090044291A KR101154596B1 (ko) 2009-05-21 2009-05-21 반도체 발광소자 및 그 제조방법
KR10-2009-0044291 2009-05-21

Publications (2)

Publication Number Publication Date
CN101894894A CN101894894A (zh) 2010-11-24
CN101894894B true CN101894894B (zh) 2013-05-22

Family

ID=42719241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101844589A Active CN101894894B (zh) 2009-05-21 2010-05-21 发光器件和具有该发光器件的发光器件封装

Country Status (4)

Country Link
US (1) US8384106B2 (zh)
EP (1) EP2254167B1 (zh)
KR (1) KR101154596B1 (zh)
CN (1) CN101894894B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101091504B1 (ko) * 2010-02-12 2011-12-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 발광소자 제조방법
KR101136064B1 (ko) * 2010-06-14 2012-04-18 전북대학교산학협력단 질화물 반도체 발광소자 및 그 제조방법
KR20120034910A (ko) * 2010-10-04 2012-04-13 삼성엘이디 주식회사 반도체 발광소자 및 이의 제조방법
CN102544246A (zh) * 2010-12-20 2012-07-04 展晶科技(深圳)有限公司 发光二极管晶粒的制作方法
KR101053116B1 (ko) * 2011-02-28 2011-08-01 박건 패턴화된 격자 완충층을 이용한 질화물계 발광소자 제조 방법
KR101235239B1 (ko) * 2011-05-20 2013-02-21 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
CN102299243A (zh) * 2011-09-14 2011-12-28 青岛理工大学 一种薄膜倒装光子晶体led芯片及其制造方法
KR101354491B1 (ko) * 2012-01-26 2014-01-23 전북대학교산학협력단 고효율 발광다이오드 제조방법
CN102709410B (zh) * 2012-06-04 2014-08-27 中国科学院半导体研究所 纳米柱发光二极管的制作方法
CN102683522B (zh) * 2012-06-04 2014-11-19 中国科学院半导体研究所 具有空气桥结构发光二极管的制作方法
CN102709411B (zh) * 2012-06-04 2014-08-20 中国科学院半导体研究所 基于湿法剥离垂直结构发光二极管的制作方法
GB201309601D0 (en) * 2013-05-29 2013-07-10 Lomox Ltd Organic light emitting diode structure
TWI493754B (zh) * 2013-07-18 2015-07-21 Univ Nat Cheng Kung Luminescent diodes with interfacial periodic structure
KR20150086689A (ko) * 2014-01-20 2015-07-29 삼성전자주식회사 반도체 발광소자
CN114019596A (zh) * 2015-09-08 2022-02-08 华盛顿大学 低对比度的基于氮化硅的超颖表面
CN105789237A (zh) * 2016-04-25 2016-07-20 京东方科技集团股份有限公司 Led显示模组、显示装置及显示模组的制作方法
JP6788301B2 (ja) * 2017-02-28 2020-11-25 国立大学法人大阪大学 ＡｌＩｎＮ膜および２次元フォトニック結晶共振器とこれらの製造方法ならびに半導体発光素子
DE102022101575A1 (de) * 2022-01-24 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips und optoelektronischer halbleiterchip

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101278411A (zh) * 2005-06-17 2008-10-01 飞利浦拉米尔德斯照明设备美国有限责任公司 半导体发光器件中生长的光子晶体

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW253999B (zh) * 1993-06-30 1995-08-11 Hitachi Cable
TWI269466B (en) * 2004-06-18 2006-12-21 Showa Denko Kk Group III nitride semiconductor light emitting device
KR100682872B1 (ko) * 2004-12-08 2007-02-15 삼성전기주식회사 고효율 반도체 발광 소자 및 그 제조방법
KR100638666B1 (ko) * 2005-01-03 2006-10-30 삼성전기주식회사 질화물 반도체 발광소자
JP4757586B2 (ja) 2005-09-21 2011-08-24 浜松ホトニクス株式会社 化合物半導体基板、化合物半導体デバイス及び化合物半導体基板の製造方法
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP2007299991A (ja) * 2006-05-01 2007-11-15 Toshiba Corp 半導体装置及びその製造方法
KR100736623B1 (ko) 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
KR20080093557A (ko) 2007-04-17 2008-10-22 엘지전자 주식회사 질화물계 발광 소자
TWI309481B (en) * 2006-07-28 2009-05-01 Epistar Corp A light emitting device having a patterned substrate and the method thereof
JP2008153634A (ja) * 2006-11-24 2008-07-03 Sony Corp 発光ダイオードの製造方法、発光ダイオード、光源セルユニット、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
JP4765916B2 (ja) * 2006-12-04 2011-09-07 サンケン電気株式会社 半導体発光素子
US8053789B2 (en) * 2006-12-28 2011-11-08 Seoul Opto Device Co., Ltd. Light emitting device and fabrication method thereof
KR101316120B1 (ko) 2006-12-28 2013-10-11 서울바이오시스 주식회사 양극 알루미늄산화를 이용한 산란 중심을 구비하는 발광 소자 제조방법 및 그 발광 소자
TWI370558B (en) * 2007-11-07 2012-08-11 Ind Tech Res Inst Light emitting diode and process for fabricating the same
US8460949B2 (en) 2008-12-30 2013-06-11 Chang Hee Hong Light emitting device with air bars and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101278411A (zh) * 2005-06-17 2008-10-01 飞利浦拉米尔德斯照明设备美国有限责任公司 半导体发光器件中生长的光子晶体

Also Published As

Publication number Publication date
CN101894894A (zh) 2010-11-24
US8384106B2 (en) 2013-02-26
EP2254167A3 (en) 2015-11-18
KR20100125532A (ko) 2010-12-01
KR101154596B1 (ko) 2012-06-08
EP2254167A2 (en) 2010-11-24
EP2254167B1 (en) 2018-01-24
US20100295080A1 (en) 2010-11-25

Similar Documents

Publication Publication Date Title
CN101894894B (zh) 发光器件和具有该发光器件的发光器件封装
CN102194929B (zh) 发光器件
CN101826582B (zh) 半导体发光器件
CN102122699B (zh) 发光器件
EP2323181B1 (en) Light emitting device and light emitting device package
EP2434545B1 (en) Light emitting device
EP2317573B1 (en) Light emitting device
CN102088018B (zh) 发光器件和具有发光器件的发光器件封装
CN102280816B (zh) 发光器件、发光器件封装以及照明系统
CN102255017A (zh) 发光器件
KR101795053B1 (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛
EP2383802A2 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting unit
CN101840984B (zh) 发光器件
KR101734550B1 (ko) 발광 소자 및 발광 소자 패키지
CN102214758B (zh) 发光器件、用于制造发光器件的方法以及发光器件封装
KR20120019750A (ko) 발광 소자
KR20130041642A (ko) 발광소자 및 그 제조방법
KR101865919B1 (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법
CN102088051B (zh) 发光器件和发光器件制造方法
KR20120047184A (ko) 발광 소자 및 이의 제조 방법
KR20120020599A (ko) 발광 소자 및 발광 소자 패키지
KR20120029869A (ko) 발광 소자
KR20130059473A (ko) 발광 소자
KR20130017360A (ko) 성장기판, 발광 소자 및 발광소자 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210824

Address after: 168 Changsheng North Road, Taicang City, Suzhou, Jiangsu Province

Patentee after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG INNOTEK Co.,Ltd.

TR01 Transfer of patent right