CN101840984B - 发光器件 - Google Patents

发光器件 Download PDF

Info

Publication number
CN101840984B
CN101840984B CN201010134448.4A CN201010134448A CN101840984B CN 101840984 B CN101840984 B CN 101840984B CN 201010134448 A CN201010134448 A CN 201010134448A CN 101840984 B CN101840984 B CN 101840984B
Authority
CN
China
Prior art keywords
semiconductor layer
conductive semiconductor
layer
luminescent device
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010134448.4A
Other languages
English (en)
Other versions
CN101840984A (zh
Inventor
丁焕熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN101840984A publication Critical patent/CN101840984A/zh
Application granted granted Critical
Publication of CN101840984B publication Critical patent/CN101840984B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Abstract

本发明公开一种发光器件及其制造方法。所述发光器件包括：包括第一导电半导体层、在第一导电半导体层下的有源层、和在有源层下的第二导电半导体层的多个化合物半导体层。在化合物半导体层上形成电极。在化合物半导体层的上部形成凹槽。在化合物半导体层下形成电极层。

Description

发光器件
相关申请的交叉引用
本申请要求2009年3月16日提交的韩国专利申请10-2009-0022086的优先权，通过引用将其全部内容并入本文。
技术领域
实施方案涉及一种发光器件。
背景技术
III-V族氮化物半导体由于其物理和化学特性所以已经广泛用作发光器件例如发光二极管(LED)或者激光二极管(LD)的主要材料。通常，III-V族氮化物半导体包括组成式为InxAlyGa1-x-yN(0≤x≤1、0≤y≤1、和0≤x+y≤1)的半导体材料。
LED是通过利用化合物半导体的特性将电信号转化为红外线或者光来发出/接收信号的半导体器件。LED也用作光源。
使用氮化物半导体材料的LED或者LD主要用于发光器件以提供光。例如，LED或者LD用作光源，用于各种产品，例如移动电话的小键盘发光部分、电子指示牌和照明装置。
发明内容
实施方案提供一种发光器件及其制造方法，其中可防止半导体层免受在分离衬底时由激光束所施加的能量。
实施方案提供一种发光器件及其制造方法，其中在衬底和半导体层之间可形成带隙低于所述半导体层的带隙的氧化物层。
一个实施方案提供一种发光器件，包括：包括第一导电半导体层、在所述第一导电半导体层下的有源层、以及在所述有源层下的第二导电半导体层的多个化合物半导体层；在所述化合物半导体层上的电极；在所述化合物半导体层上部的凹槽；和在所述化合物半导体层下的电极层。
一个实施方案提供一种发光器件，包括：包括第一N型半导体层、在所述第一N型半导体层下的有源层、以及在所述有源层下的P型半导体层的多个化合物半导体层；与所述第一N型半导体层连接的电极；在所述第一N型半导体层的上部的凹槽；和在所述化合物半导体层下的电极层。
一个实施方案提供一种制造发光器件的方法，包括：在衬底上形成彼此间隔开第一间隔并且具有第一带隙的氧化层；在衬底上形成具有高于第一带隙的第二带隙的多个化合物半导体层；在化合物半导体层上形成电极层；通过对衬底辐照激光束来分离衬底；在分离衬底之后，蚀刻化合物半导体层；和沿蚀刻区域将电极层分为芯片尺寸。
一个或更多个实施方案的细节将在附图和以下的说明中进行阐述。其它特征将通过说明书和附图以及权利要求书而变得明显。
附图说明
图1～15是显示制造根据第一实施方案的发光器件的工艺的视图；
图16是显示根据第二实施方案的发光器件的侧视截面图；
图17是显示根据第三实施方案的发光器件的侧视截面图；
图18是显示根据第四实施方案的发光器件的侧视截面图；
图19是显示根据第五实施方案的发光器件的侧视截面图；
图20是显示根据第六实施方案的发光器件封装的侧视截面图；
图21是显示根据一个实施方案的照明单元的视图；和
图22是显示根据实施方案的背光单元的视图。
具体实施方式
在实施方案的描述中，应理解：当层(或膜)、区域、图案或结构称为在另一衬底、另一层(或膜)、另一区域、另一垫或另一图案“上”或“下”时，其可以“直接地”或者“间接地”在所述另一衬底、层(或膜)、区域、垫、或图案上或下，或也可存在一个或更多个中间层。层的这种位置参考附图进行描述。为了方便和清楚的目的，附图中显示的各层的厚度和尺寸可以放大、省略或者示意地绘出。此外，要素的尺寸并不绝对地反映实际尺寸。
图1～15是显示根据第一实施方案的发光器件100的制造工艺的视图。
参考图1，在衬底101上形成掩模层102。
衬底101可包括选自蓝宝石衬底(Al2O3)、GaN、SiC、ZnO、Si、GaP、InP、GaAs和Ga2O3中的材料。在衬底101上可形成凹凸结构，但是实施方案不限于此。
掩模层102包括SiO2、SiOx、SiNx或SiOxNy，并且形成为具有预定厚度。掩模层102中形成有多个孔103。孔103在衬底101上间隔开距离D1。
孔103之间的距离可为芯片尺寸或者更小。孔103可形成为对应于芯片的沟道区。孔103可具有矩阵形式。沟道包围各个芯片同时形成芯片之间的边界。
参考图1和2，在掩模层102的各个孔103中形成氧化物层105。形成氧化物层105之后，移除掩模层102。氧化物层105中的区域可为芯片区域A2。芯片的尺寸为约0.3mm～4mm至0.3mm～4mm的尺寸，但是芯片尺寸不限于此。
氧化物层105可包括带隙低于化合物半导体的带隙的材料。例如，氧化物层105可包括例如WxOy(0＜x，0＜y)、MoaOb(0＜a，0＜b)的材料。化合物半导体例如GaN的带隙为3.4eV，WxOy和MoaOb的带隙为2.5eV～3.0eV。实施方案包括带隙为3.4eV或更小的氧化物层，但是不限于WxOy和MoaOb。
氧化物层105可具有宽度W1(100μm≥W1≥0.01μm)的和厚度T1(1μm≥T1≥0.01μm)。宽度W1和厚度T1可设定为足以在衬底101上生长氮化物半导体的值。
氧化物层105可通过溅射方案施加钨(W)和氧(O2)而形成。当形成氧化物层105时或者在形成氧化物层105之后，通过施加氧气(O2)、氮气(N2)或者氩气(Ar)可实施退火工艺。
氧化物层105的厚度可小于化合物半导体层110的第一导电半导体层的厚度，但是实施方案不限于此。
图3是显示图2的衬底101的平面图，图4和6是显示图3的区域A的放大图。
参考图3和4，氧化物层105可为在衬底101上的矩阵形式的具有预定间隔D1的线图案，如图3所示。
图5是显示图案与图4的氧化物层105的图案不同的氧化物层105A的视图。
参考图5，氧化物层105A可在沟道区中形成为在芯片区域A2的左/右纵向延伸。换言之，氧化物层105A可不在芯片区域A2的所有侧面处形成，而是在芯片区域A2的彼此面对的两个侧面处形成。
图6是显示图案与图4的氧化物层105的图案不同的氧化物层105C的视图。参考图6，氧化物层105C可具有在芯片区域A2的周边沟道区处彼此间隔开预定距离的凹凸图案。
图7是显示形状与图2的氧化物层105的形状不同的氧化物层105D的视图。
参考图7，氧化物层105D可具有三角形横截面，氧化物层105D的横截面可为金字塔形例如三角形、矩形和角形，但是实施方案不限于此。
参考图8，化合物半导体层110形成在衬底101上。化合物半导体层110可通过电子束沉积器、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积(PLD)、双型热蒸发器、溅射、或者金属有机化学气相沉积(MOCVD)生长，但是实施方案不限于此。
化合物半导体层110可具有包括III-V族元素的多个半导体层的堆叠结构。化合物半导体层110具有InxAlyGa1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)的组成式。
图9是详细地显示图8的化合物半导体层110的视图。
参考图9，化合物半导体层110可具有其中第一导电半导体层111、有源层112和第二导电半导体层113彼此依次堆叠的结构。
第一导电半导体层111可为N型半导体层，第二导电半导体层113可为P型半导体层。与之相反，第一导电半导体层111可为P型半导体层，第二导电半导体113可为N型半导体层。
N型半导体层可包括GaN、InN、AlN、InGaN、AlGaN、InAlGaN和AlInN中的至少一种，并且包括N型掺杂剂例如Si、Ge、Sn、Se或者Te。有源层112可具有单量子阱(SQW)结构、多量子阱(MQW)结构、量子线结构和量子点结构。有源层112包括III-V族化合物半导体。有源层112的阱层/势垒层可包括InGaN/GaN、GaN/AlGaN、或者InGaN/InGaN中的成对结构，但是实施方案不限于此。阱层可包括带隙低于势垒层的带隙的材料。
覆层可形成在有源层112上/下。根据该实施方案，层可增加，结构可改变。
P型半导体层可包括GaN、InN、AlN、InGaN、AlGaN、InAlGaN和AlInN中的至少一种，并且可掺杂有P型掺杂剂例如Mg、Zn、Ca、Sr或者Ba。
其它III-V族化合物半导体层例如缓冲层或者覆层可形成在层111、112和113上和/或下。在实施方案的技术范围内可增加其它层，但是实施方案不限于此。
因此，化合物半导体层110可具有N-P结结构或者P-N结结构。
图10是显示与图8的半导体层110不同的化合物半导体层110A的视图。
化合物半导体层110A包括：第一导电半导体层111、有源层112、第二导电半导体层113和第三导电半导体层114。第三导电半导体层114可具有与第二导电半导体层113的极性不同的极性。第一导电半导体层111可为第一N型半导体层。第二导电半导体层113可为P型半导体层。第三导电半导体层114可为第二N型半导体层。因此，化合物半导体层110A可具有N-P-N结结构或者P-N-P结结构。
参考图8和11，可在化合物半导体层110上形成电极层120，并且可在电极层120上形成导电支撑构件130。
电极层120可包括选自Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf及其组合中的材料，并且可包括至少一层。导电支撑构件130可通过电镀形成。导电支撑构件130可包括由Ni、Cu、Cr、Fe、Si、Mo和Co中的至少两种所组成的合金。在所述合金中，导电支撑构件130可选择性地包括具有较低热膨胀系数、较高导热率和优异导电特性的合金。导电支撑构件130可包括Cu、Ag或者载体晶片(包括Si、Ge、GaAs、ZnO、SiC或者SiGe、GaN)。导电支撑构件130可通过电镀形成，但是实施方案不限于此。导电支撑构件130可与电极层120接合，但是实施方案不限于此。
电极层120和导电支撑构件130可通过选择性地使用导电材料例如氧化物材料和金属材料来实现，但是在实施方案的技术范围内可包括各种材料。欧姆层可在电极层120和化合物半导体层110之间形成。欧姆层可为单层或者多层，包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锌锡(IZTO)、氧化铟铝锌(IAZO)、氧化铟镓锌(IGZO)、氧化铟镓锡(IGTO)、氧化铝锌(AZO)、氧化锑锡(ATO)、氧化镓锌(GZO)、IrOx、RuOx、RuOx/ITO、Ni、Ag、Ni/IrOx/Au和Ni/IrOx/Au/ITO中的至少一种。
参考图11和12，在化合物半导体层110上形成导电支撑构件130之后，导电支撑构件130位于芯片的下部，衬底101位于芯片的上部。然后，移除衬底101。在这种情况下，通过激光剥离(LLO)方案移除衬底101。通过LLO方案，对衬底101辐照具有预定波长的激光束，以在衬底101和化合物半导体层110之间的边界处集中热能，从而移除衬底101。
激光可为包括KrF激光或者ArF激光的准分子激光。例如，可使用提供约248nm波长的KrF激光或者提供约193nm波长的ArF激光。当在衬底101上设置的界面材料(例如GaN层)具有低于衬底101的带隙时，可使用KrF层。当在衬底101上设置的界面材料(例如AlN缓冲层)具有高于衬底101的带隙时，可使用ArF层。
图13是显示图12的激光的扫描方案的一个实例的视图。
参考图12和13，激光以面积为X1*Y1的扫描区域为单位沿着预定方向Ds实施扫描。激光可实施一次或更多次扫描。
扫描区域的尺寸包括目标区域A2的尺寸以及在目标区域A2周围形成的外部区域ΔA的尺寸。这表示通过使用激光，扫描了除目标区域A2之外的外部区域ΔA。如果扫描区域与芯片尺寸大约相同，则目标区域A2可为芯片区域，外部区域ΔA可为沟道区。
外部区域ΔA在激光扫描中重复扫描。因此，激光的能量可集中在沟道区ΔA中。在这种情况下，沟道区ΔA可能受到损伤，这种损伤可导致芯片可靠性劣化以及芯片失效。
根据该实施方案，氧化物层105形成在沟道区ΔA中，使得氧化物层105吸收辐照入沟道区ΔA的激光束的能量。换言之，氧化物层105的带隙为2.5eV～3.0eV。氧化物层105的带隙低于氮化物半导体的带隙，使得氧化物层吸收激光束的能量。因此，通过氧化物层105传输至氮化物半导体的能量密度减小。因此，可防止半导体器件产生缺陷，因此可改善芯片的可靠性。
参考图12和14，分离衬底101之后，相对于化合物半导体层110实施隔离蚀刻以暴露出沟道区。蚀刻方案可包括干蚀刻或者湿蚀刻。
电极115可在化合物半导体层110上形成，并且在化合物半导体层110上可具有预定图案。在化合物半导体层110上可形成粗糙结构，但是实施方案不限于此。电极115可在芯片划片工艺实施之后或者之前形成，但是实施方案不限于此。
化合物半导体层110在实施隔离蚀刻之后通过扩展&断裂工艺分为芯片单元。将化合物半导体层110分为芯片单元之后，制造出图15所示的具有芯片形式的发光器件100。
虽然通过使用发光器件(即LED)作为一个示例对实施方案进行了描述，但是实施方案可适用于在衬底上形成的其它半导体器件。这种技术特征不限于所述实施方案。
图16是显示根据第二实施方案的发光器件100A的侧视截面图。以下，将描述第二实施方案，而为了避免重复，将集中描述第二实施方案和第一实施方案之间的差异。
参考图16，在发光器件100A中，可在化合物半导体层110的周边部分周围形成凹槽105A。凹槽105A可形成在化合物半导体层110上部的周边部分周围。凹槽105A可形成在第一导电半导体层110的第一导电半导体层中，但是实施方案不限于此。多个凹槽105A形成在第一导电半导体层的上表面处并且彼此间隔开。凹槽105A在第一导电半导体层中具有闭环形状或者开环形状。在凹槽105A中可部分提供氧化物材料或者绝缘材料。凹槽105A可具有宽度W1(100μm≥W1≥0.01μm)和厚度T1(1μm≥T1≥0.01μm)。
在化合物半导体层110中发出的光的临界角可通过凹槽105A而改变，使得可改善光提取效率。
图17是显示根据第三实施方案的发光器件100B的侧视截面图。以下，将描述第三实施方案，为了避免重复，将集中描述上述公开的实施方案和第三实施方案之间的差异。
参考图17，在发光器件100B中，凹槽105A形成在化合物半导体层110的周边部分周围。沟道层121、欧姆层122、反射电极层123、接合层124和导电支撑构件125形成在化合物半导体层110下。
凹槽105A和沟道层121在化合物半导体层110的两侧面处彼此面对，凹槽105A和沟道层121之间的间隔随着芯片尺寸和激光扫描区域而改变。
沟道层121和欧姆层122形成在第二导电半导体层113下。
沟道层121可形成为沿化合物半导体层110下部的周边部分的环图案、圈图案或者框图案。沟道层121可具有连续图案或者不连续图案的形式。
沟道层121可包括折射率低于III-V族化合物半导体的折射率的透光氧化物、透光氮化物或者透光绝缘层。沟道层121可包括ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、GZO、SiO2、SiOx、SiOxNy、Si3N4、Al2O3或者TiO2。
沟道层121可防止当化合物半导体层110的外壁暴露于湿气时的短路现象。因此，可提供一种具有强的耐湿性的LED。如果沟道层121包括透明材料，则激光束在激光划片工艺中透过，使得沟道层121防止金属由于激光束而产生碎片。因此，在化合物半导体层110的侧壁上可防止层间短路问题。
沟道层121可使得其它金属层例如接合层124和化合物半导体层110的外壁之间的间隙变宽。
欧姆层122与化合物半导体层110欧姆接触，欧姆层122可延伸到沟道层121的下部部分之外，但是实施方案不限于此。欧姆层122可包括ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、GZO、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、Ni/IrOx/Au/ITO、Pt、Ni、Au、Rh和Pd中的至少一种。
在化合物半导体层110下可形成电流阻挡层。电流阻挡层具有对应于电极115的图案的预定图案。电流阻挡层可包括电导率低于欧姆层122的电导率的材料。电流阻挡层可包括ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、GZO、SiO2、SiOx、SiOxNy、Si3N4、Al2O3或者TiO2。
反射电极层123形成在欧姆层122下以将入射光反射。反射电极层123至少具有包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf或者至少两种上述材料的合金的层。反射电极层123可包括籽金属，在镀敷工艺中使用籽金属。因此，反射电极层123可包括欧姆层、籽层或者电极层。在这种情况下，可不形成ITO欧姆层。
反射电极层123可覆盖沟道层121下表面的整个部分，或者可形成为具有对应于沟道层121下表面的宽度的80％或者更小的宽度。
反射电极层123可形成为具有大于有源层的宽度(即直径)。在这种情况下，入射光可得到有效反射，使得可改善光提取效率。
接合层124形成在反射电极层123下。接合层124的外部部分可与沟道层121的下部部分接触，但是实施方案不限于此。接合层124包括阻挡金属或者接合金属。例如，接合层124可包括Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag和Ta中的至少一种。
接合层124可用作连结层，使得导电支撑构件125与接合层124的下部部分接合。导电支撑构件125可通过镀敷或者通过使用板与反射电极层123接合，来替代接合层124。
导电支撑构件125形成在接合层124下。导电支撑构件125用作基础衬底，并且包括Cu、Au、Ni、Mo、Cu-W或者包括Si、GaAs、ZnO、SiC、SiGe或者GaN的载体晶片。导电支撑构件125可不形成，或者可通过使用导电板来实现。
化合物半导体层110的外部部分可覆盖有绝缘材料。绝缘材料可包括折射率低于化合物半导体(折射率为2.4的GaN)的折射率的绝缘材料，例如SiO2、SiOx、SiOxNy、Si3N4、Al2O3或者TiO2。
图18是显示根据第四实施方案的发光器件100C的侧视截面图。以下，将描述第四实施方案，集中描述所公开的实施方案和第四实施方案之间的差异。
参考图18，在发光器件100C中，在化合物半导体层110的周边部分周围形成间隔物A3。间隔物A3将化合物半导体层110的外部部分与沿导电支撑构件125的外部部分延伸的线间隔开预定距离D2。间隔物A3使化合物半导体层110和接合层124之间的间隙变宽。
接合层124可提供在沟道层121下。
图19是显示根据第五实施方案的发光器件100D的侧视截面图。以下，将描述第五实施方案，集中描述所公开的实施方案和第五实施方案之间的差异。
参考图19，在发光器件100D中，间隔物A3形成在化合物半导体层110的周边部分周围。至少一个凹槽105A可形成在化合物半导体层110的上表面上。凹槽105A在化合物半导体层110的第一导电半导体层的上表面上具有预定形状，其中所述预定形状基本上为矩形。
凹槽105A为锥形或者金字塔形。凹槽105A在第一导电半导体层中形成为闭环形状。凹槽105A具有0.01μm～100μm的宽度。
凹槽105A在化合物半导体层110的上表面的内部部分处可具有至少一种图案。该图案可与在图3～6中公开的图案不同。
凹槽105A之间的间隔设定为适于激光扫描，凹槽105A可为激光扫描的交叠区。在芯片面积大的情况下，可设置凹槽105A。如果芯片尺寸大于激光扫描区域的尺寸，则凹槽105A可设置在化合物半导体层110的上表面上。凹槽105A可具有氧化物材料或者透明材料或者可通过蚀刻或者抛光移除。
绝缘材料设置在化合物半导体层110上并且设置于凹槽105A中。
图20是显示根据第六实施方案的发光器件封装200的侧视截面图。
参考图20，发光器件封装200包括：主体210、在主体210中安装的第一引线电极211和第二引线电极213、在主体210中安装并且与第一引线电极211和第二引线电极213电连接的根据所述实施方案的发光器件100、以及包围所述发光器件100的模制构件220。
主体210可包括硅树脂、合成树脂或者金属材料。主体210可包括在发光器件100周围具有倾斜表面的腔205。
第一引线电极211和第二引线电极213彼此绝缘并对发光器件100供电。第一引线电极211和第二引线电极213反射由发光器件100发出的光，使得可提高光效率。第一引线电极211和第二引线电极213可将热从发光器件100释放至外部。
发光器件100可安装在主体210上，或者安装在第一引线电极211或者第二引线电极213上。
模制构件220可通过包围发光器件100来保护发光器件100。模制构件220包括磷光体以改变由发光器件100发出的光的波长。
将根据实施方案的发光器件100与第一引线电极211和第二引线电极213连接，并然后封装，使得发光器件100作为用于指示器件、照明装置、显示器等的光源。各个实施方案均可选择性地适用于其它实施方案。
根据实施方案的发光器件或者发光器件封装可适用于照明系统。照明系统包括图21中所示的照明单元和图22中所示的背光单元。所述照明系统可包括在交通灯、路灯、车辆的头灯或者标志牌灯中。
图21是显示根据实施方案的光单元的立体图。
参考图21，光单元1100包括：外壳1110、安装在外壳1110中的发光模块1130、以及安装在外壳1110中用于从外部电源接收电的连接器1120。
优选地，外壳1110可包括具有优异散热特性的材料并且可包括金属材料或者树脂材料。
发光模块1130可包括板1132和安装在板1132上的至少一个发光器件封装1210。发光器件封装1210可包括根据实施方案的发光器件。
板1132可通过在绝缘体上印刷电路图案形成。例如，板1132可包括印刷电路板(PCB)、金属芯PCB、柔性PCB或者陶瓷PCB。
板1132可包括有效反射光的材料。板1132的表面可具有颜色，例如白色或者银色以有效地反射光。
在板1132上可安装至少一个发光器件封装1210。发光器件封装1210可包括至少一个发光二极管(LED)100。LED 100可包括发出红色光、绿色光、蓝色光或者白色光的彩色发光二极管、或发出紫外线的UV发光二极管。
发光模块1130可具有各种发光器件封装1210的组合以获得期望的颜色和亮度。例如，发光模块1130可具有白色发光二极管、红色发光二极管和绿色发光二极管的组合以确保高的显色指数(CRI)。
连接器1120与发光模块1130电连接以对发光模块1130供电。连接器1120通过插座方案与外部电源连接，但是实施方案不限于此。例如，连接器1120具有插脚形式，使得将连接器1120插入外部电源中或者通过使用导线与外部电源连接。
图22是显示根据实施方案的背光单元1200的分解立体图。
参考图22，背光单元1200包括：光导板1210；对光导板1210提供光的发光模块1240；在光导板1210下设置的反射构件1220；以及容纳光导板1210、发光模块1240和反射构件1220的底盖1230。
光导板1210使光漫射以用作面光源。光导板1210包括透明材料。例如，光导板1210包括一种丙烯酸树脂基材料，例如聚甲基丙烯酸甲酯(PMMA)、聚对苯二甲酸乙二醇酯(PET)、聚碳酸酯(PC)、环烯烃共聚物(COC)、和聚萘二甲酸乙二醇酯(PEN)。
发光模块1240对光导板1210的至少一个侧面提供光，并用作具有背光单元的显示器的光源。
发光模块1240可与光导板1210接触，但是实施方案不限于此。详细地，发光模块1240包括板1242和在板1242上安装的多个发光封装200，板1242可与光导板1210接触，但是实施方案不限于此。
板1242可为包括电路图案(未显示)的印刷电路板(PCB)。板1242可包括金属芯PCB和柔性PCB以及典型的PCB，但是实施方案不限于此。
发光器件封装200可安装在板1242上，使得各个发光器件封装200的发光表面与光导板1210间隔开预定距离。
反射构件1220可形成在光导板1210下。反射构件1220将由光导板1210向下入射的光向上反射，由此改善背光单元的亮度。反射构件1220可包括PET、PC或者PVC树脂，但是实施方案不限于此。
底盖1230可容纳光导板1210、发光模块1240和反射构件1220。为此，底盖1230具有其上表面打开的盒形，但是实施方案不限于此。
底盖1230可包括金属材料或者树脂材料，并且可通过压制模塑或者挤出模塑制造。
根据实施方案，可改善用于发光器件的芯片可靠性，并且可改善半导体芯片的缺陷率。
一种发光器件，包括：第一导电半导体层；在所述第一导电半导体层下的有源层；在所述有源层下的第二导电半导体层；在所述第一导电半导体层上的第一电极；在所述第一导电半导体层的上表面上形成的至少一个凹槽；在所述凹槽中设置的带隙为2.5eV～3.0eV的材料；和在所述第二导电半导体层下的第二电极层。
一种发光器件，包括：第一导电半导体层，其中第一导电材料具有第一宽度和第二宽度，第一宽度和第二宽度的宽度差不大于100μm，宽度差围绕第一半导体层周边形成台阶外形或者倾斜外形；在所述第一导电半导体层下的有源层；在所述有源层下的第二导电半导体层；在所述第一导电半导体层上的第一电极；和在所述第二导电半导体层下的第二电极层。该差不大于50μm。
在本说明书中对″一个实施方案″、″实施方案″、″示例性实施方案″等的任何引用，表示与该实施方案相关描述的具体特征、结构或特性包含于本发明的至少一个实施方案中。在说明书不同地方出现的这些措词不必都涉及相同的实施方案。此外，当结合任何实施方案描述具体的特征、结构或特性时，认为与其它的实施方案相关联地实现这种特征、结构或特性均在本领域技术人员的范围之内。
虽然参考其大量说明性实施方案已经描述了实施方案，但是应理解本领域技术人员可设计很多的其它改变和实施方案，这些也落在本公开原理的精神和范围内。更具体地，在公开、附图和所附权利要求的范围内，在对象组合布置的构件和/或布置中可能具有各种的变化和改变。除构件和/或布置的变化和改变之外，对本领域技术人员而言，可替代的用途也会是明显的。

Claims (17)

1.一种发光器件，包括：
第一导电半导体层；
在所述第一导电半导体层下的有源层；
在所述有源层下的第二导电半导体层；
在所述第一导电半导体层上的第一电极；
在所述第一导电半导体层的上表面上形成的至少一个凹槽；
在所述凹槽中设置的带隙为2.5eV～3.0eV的材料；和
在所述第二导电半导体层下的第二电极层，
其中所述材料形成的厚度小于所述第一导电半导体层的厚度，
其中所述材料设置在芯片区域的周边沟道区域处。
2.根据权利要求1所述的发光器件，其中所述至少一个凹槽在所述第一导电半导体层的上表面上具有预定形状。
3.根据权利要求2所述的发光器件，其中所述预定形状基本上为矩形。
4.根据权利要求1所述的发光器件，其中所述材料为透光材料。
5.根据权利要求1所述的发光器件，其中所述至少一个凹槽沿所述第一导电半导体层的上表面的周边部分形成。
6.根据权利要求1所述的发光器件，其中所述材料包括氧化物。
7.根据权利要求1所述的发光器件，其中所述材料为氧化钨和氧化钼中的一种。
8.根据权利要求1所述的发光器件，其中所述至少一个凹槽具有0.01μm～1.0μm的厚度。
9.根据权利要求1所述的发光器件，还包括：在所述第二电极层和所述第二导电半导体层的周边部分之间的沟道层，在所述第二导电半导体层和所述第二电极层之间的欧姆层、或者在所述第二导电半导体层和所述第二电极层之间的电流阻挡层中的至少一种。
10.根据权利要求1所述的发光器件，其中所述第一导电半导体层是N型半导体层，所述第二导电半导体层是P型半导体层。
11.根据权利要求1所述的发光器件，其中所述第一导电半导体层、所述有源层或者所述第二导电半导体层中的至少一种由InxAlyGa1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)制成。
12.根据权利要求4所述的发光器件，其中所述透光材料层包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锌锡(IZTO)、氧化铟铝锌(IAZO)、氧化铟镓锌(IGZO)、氧化铟镓锡(IGTO)、氧化铝锌(AZO)、氧化锑锡(ATO)、氧化镓锌(GZO)、SiO2、SiOx、SiOxNy、Si3N4、Al2O3或者TiO2中的至少一种。
13.根据权利要求1所述的发光器件，其中所述至少一个凹槽为锥形或者金字塔形。
14.根据权利要求1所述的发光器件，其中所述凹槽在所述第一导电半导体层中形成为闭环形。
15.根据权利要求1所述的发光器件，其中所述至少一个凹槽具有0.01μm～100μm的宽度。
16.一种发光器件，包括：
第一导电半导体层，其中第一导电半导体层具有第一宽度和第二宽度，所述第一宽度和第二宽度的宽度差不大于100μm，所述宽度差围绕所述第一导电半导体层的周边形成台阶外形或者倾斜外形；
在所述第一导电半导体层下的有源层；
在所述有源层下的第二导电半导体层；
在所述第一导电半导体层上的第一电极；和
在所述第二导电半导体层下的第二电极层，
其中在所述第一导电半导体层的上表面上形成有至少一个凹槽，
在所述凹槽中设置有带隙为2.5eV～3.0eV的材料，
其中所述材料设置在芯片区域的周边沟道区域处。
17.根据权利要求16所述的发光器件，其中所述差不大于50μm。
CN201010134448.4A 2009-03-16 2010-03-16 发光器件 Active CN101840984B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090022086A KR101040012B1 (ko) 2009-03-16 2009-03-16 반도체 소자 제조방법
KR10-2009-0022086 2009-03-16

Publications (2)

Publication Number Publication Date
CN101840984A CN101840984A (zh) 2010-09-22
CN101840984B true CN101840984B (zh) 2015-09-09

Family

ID=42313104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010134448.4A Active CN101840984B (zh) 2009-03-16 2010-03-16 发光器件

Country Status (4)

Country Link
US (1) US8519417B2 (zh)
EP (1) EP2259348B1 (zh)
KR (1) KR101040012B1 (zh)
CN (1) CN101840984B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101114191B1 (ko) * 2010-09-17 2012-03-13 엘지이노텍 주식회사 발광소자
KR101694175B1 (ko) * 2010-10-29 2017-01-17 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 조명시스템
KR20130067610A (ko) * 2011-12-14 2013-06-25 한국전자통신연구원 도파로형 광 혼합기
CN105185896A (zh) * 2015-06-18 2015-12-23 江苏苏创光学器材有限公司 蓝宝石led灯丝的生产方法
CN105185877A (zh) * 2015-06-18 2015-12-23 江苏苏创光学器材有限公司 蓝宝石led灯丝的制备方法
US20200361815A1 (en) * 2017-08-22 2020-11-19 Corning Incorporated Glass article with transparent, light converting spatial location encoding layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1613156A (zh) * 2002-01-28 2005-05-04 日亚化学工业株式会社 具有支持衬底的氮化物半导体器件及其制造方法
CN101241958A (zh) * 2007-02-08 2008-08-13 台达电子工业股份有限公司 发光二极管装置及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274369A (ja) * 1995-03-30 1996-10-18 Furukawa Electric Co Ltd:The 発光素子及びその製造方法
JP3459599B2 (ja) * 1999-09-24 2003-10-20 三洋電機株式会社 半導体発光素子
JP2005064015A (ja) 2003-08-11 2005-03-10 Sharp Corp 半導体装置の製造方法及び発光ダイオード素子
US7202141B2 (en) 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
KR100638823B1 (ko) 2005-05-19 2006-10-27 삼성전기주식회사 수직구조 질화물 발광소자 및 제조방법
TWI257723B (en) 2005-09-15 2006-07-01 Epitech Technology Corp Vertical light-emitting diode and method for manufacturing the same
KR100682255B1 (ko) 2005-09-27 2007-02-15 엘지전자 주식회사 수직형 발광 다이오드의 제조방법
TWI288979B (en) * 2006-02-23 2007-10-21 Arima Optoelectronics Corp Light emitting diode bonded with metal diffusion and manufacturing method thereof
JP4694395B2 (ja) * 2006-03-22 2011-06-08 日本オプネクスト株式会社 窒化物半導体発光素子及びその製造方法
KR100808012B1 (ko) * 2006-06-13 2008-02-28 나이넥스 주식회사 개선된 발광 효율을 갖는 발광 다이오드 및 그 제조 방법
JP4276684B2 (ja) * 2007-03-27 2009-06-10 株式会社東芝 半導体発光装置及びその製造方法
KR100902512B1 (ko) 2007-05-17 2009-06-15 삼성코닝정밀유리 주식회사 실리콘 기판 상에 ＧａＮ 단결정의 성장 방법, ＧａＮ기반의 발광소자의 제조방법 및 ＧａＮ 기반의 발광소자
JP2008294213A (ja) 2007-05-24 2008-12-04 Sanyo Electric Co Ltd 半導体素子およびその製造方法
US8994052B2 (en) * 2008-03-04 2015-03-31 Epistar Corporation High-efficiency light-emitting device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1613156A (zh) * 2002-01-28 2005-05-04 日亚化学工业株式会社 具有支持衬底的氮化物半导体器件及其制造方法
CN101241958A (zh) * 2007-02-08 2008-08-13 台达电子工业股份有限公司 发光二极管装置及其制造方法

Also Published As

Publication number Publication date
KR101040012B1 (ko) 2011-06-08
US20100230686A1 (en) 2010-09-16
EP2259348A1 (en) 2010-12-08
CN101840984A (zh) 2010-09-22
KR20100103981A (ko) 2010-09-29
US8519417B2 (en) 2013-08-27
EP2259348B1 (en) 2016-05-04

Similar Documents

Publication Publication Date Title
US8421110B2 (en) Light emitting device and light emitting device package
CN104201173B (zh) 发光器件封装和照明系统
CN102044611B (zh) 半导体发光器件及其制造方法
CN102214764B (zh) 发光器件、发光器件封装以及照明系统
CN102157653B (zh) 发光器件和具有发光器件的发光器件封装
CN101894894B (zh) 发光器件和具有该发光器件的发光器件封装
US8575644B2 (en) Light emitting device having an electro-static discharge protection part
CN102044613A (zh) 半导体发光器件及其制造方法
CN102163675A (zh) 发光器件
CN102122699A (zh) 发光器件
CN101807638B (zh) 半导体发光器件
US8686456B2 (en) Light emitting device, light emitting device package, and light unit
CN102237453B (zh) 发光器件及其制造方法、发光器件封装以及照明系统
CN101840984B (zh) 发光器件
CN102237457B (zh) 发光器件、发光器件封装以及照明系统
CN102142491A (zh) 发光器件、发光器件封装以及照明系统
KR101734550B1 (ko) 발광 소자 및 발광 소자 패키지
CN102044623B (zh) 发光器件、发光器件封装和照明系统
CN102044607A (zh) 发光器件、发光器件封装和包括所述发光器件封装的照明系统
KR20130072753A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101836373B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
EP2333853B1 (en) Light emitting device, light emitting device package and lighting system
KR101880451B1 (ko) 발광소자
KR20130005589A (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210816

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG INNOTEK Co.,Ltd.

TR01 Transfer of patent right