CN101842888B - 半导体安装装置以及半导体安装方法 - Google Patents

半导体安装装置以及半导体安装方法 Download PDF

Info

Publication number
CN101842888B
CN101842888B CN200880113932XA CN200880113932A CN101842888B CN 101842888 B CN101842888 B CN 101842888B CN 200880113932X A CN200880113932X A CN 200880113932XA CN 200880113932 A CN200880113932 A CN 200880113932A CN 101842888 B CN101842888 B CN 101842888B
Authority
CN
China
Prior art keywords
flexible substrate
mentioned
chip
gas
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880113932XA
Other languages
English (en)
Other versions
CN101842888A (zh
Inventor
浅山宣明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101842888A publication Critical patent/CN101842888A/zh
Application granted granted Critical
Publication of CN101842888B publication Critical patent/CN101842888B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供一种半导体安装装置以及半导体安装方法。本发明提供的半导体安装装置(1)，在用于使挠性基板(6)固定于加热台(2)的夹具(3)内部，设有向挠性基板(6)的半导体芯片搭载区域喷出气体的气体喷出机构(3b)。因此，能可靠地使挠性基板(6)的芯片搭载区域上的电极部和半导体芯片(5)的外部连接部(5a)接合。

Description

半导体安装装置以及半导体安装方法
技术领域
本发明涉及用于将半导体芯片安装于挠性基板的半导体安装装置以及半导体安装方法。
背景技术
近年来，对于搭载/内藏于各种电子设备上的半导体装置，采用诸如TCP(Tape Carrier Package：带载封装)或COF(Chip On Film：薄膜覆晶)等挠性基板的安装技术，来实现安装的高密度化、薄型化以及轻量化。
上述挠性基板由带基材和形成于带基材之上的导体配线等所构成，带基材由聚酰亚胺等形成。导体配线利用Cu等并进行光蚀刻等而形成。另外，也有在该导体配线的最表面上焊接搭载元件等的情况。导体配线利用Cu来形成时，为了防止导体配线的劣化，有时利用Sn或Au被覆在导体配线的表面。另外，在挠性基板形成有导体配线的面上，基于保护该导体配线的目的，在与外部电路连接部分的区域之外的区域，形成有阻焊剂。
另一方面，挠性基板通常在安装半导体芯片的TCP或COF的加工工序中呈长条状。因此，可连续依序将挠性基板送入在各个加工工序所利用的生产装置中，以流水作业来高效率地进行模件的生产。另外，由于挠性基板为长条状，可将挠性基板卷入于卷线机进行挠性基板的供给和回收。因此，长条状的挠性基板有利于半导体装置的大量生产。
将半导体芯片安装于上述挠性基板时，使用图3，4所示的半导体安装装置10。现有的半导体安装装置10中，当挠性基板6依次送至加热台2时，使挠性基板6真空吸附于加热台2，并且由夹具30将挠性基板6抵压住。其后，将加热工具4所保持的半导体芯片5的凸点5a和挠性基板6的半导体芯片搭载区域的电极部(内引线)进行位置对准且进行热压接。
在上述现有技术的半导体安装装置，为了良好地进行半导体芯片和挠性基板之间的接合，将半导体芯片安装于挠性基板之后，立即对带面吹送冷却用气流进行急速冷却处理(例如参照专利文献1)。
专利文献1：日本国专利申请公开特开2004-71608号公报(2004年3月4日公开)
发明内容
在现有技术的半导体安装装置中，将半导体芯片安装于挠性基板时，若连续地进行半导体芯片的安装，会因加热工具以及加热台的热量而使夹具的温度上升。由于此夹具的温度传达至挠性基板，挠性基板的带基材(例如聚酰亚胺)发生热膨胀，从而导致挠性基板上半导体芯片搭载区域的电极部(导体配线中与半导体芯片的凸点相接合的部分，连接点)偏离原需所在的位置。另外，带基材上的导体配线的图案形状不同，则带基材的膨胀率也不同。因此，随着产品的不同会出现连接点偏离原来位置而进行配线的情况，进而导致不能适宜地与半导体芯片的凸点相连接。这些“偏离”将成为半导体装置的可靠性低下的原因。
然而，专利文献1中，为了使带基材的导体配线与半导体芯片的电极之间的接合部冷却而喷出气体，但是，未提出接合前对带进行冷却的方法。
本发明是鉴于上述问题而开发的，其目的在于提供能够消除挠性基板上的半导体芯片搭载区域的电极部偏离，可靠地使挠性基板上的半导体芯片搭载区域的电极部和半导体芯片的外部连接部接合从而制造出可靠性高的半导体装置的半导体安装装置。
为解决上述课题，本发明的半导体安装装置具有加热台和加热工具，其中，该加热台用于搭载带基材上形成有导体配线的挠性基板，该加热工具用于保持半导体芯片且将该半导体芯片搭载于上述加热台上的上述挠性基板；通过上述加热工具，使上述半导体芯片的外部连接部与上述挠性基板的半导体芯片搭载区域的电极部进行位置对准，并进行热压接，该半导体安装装置的特征在于：具有用于将上述挠性基板固定于上述加热台的固定部件，其中，该固定部件的内部设有用于向上述挠性基板的半导体芯片搭载区域喷出气体的气体喷出机构。
根据上述结构，通过设在固定部件的内部的气体喷出机构，向挠性基板的半导体芯片搭载区域喷出气体。在此，由上述气体喷出机构向半导体芯片搭载区域喷出温度低于加热台的气体，可抑制挠性基板的带基材的热膨胀，防止挠性基板上的半导体芯片搭载区域的电极部因热膨胀偏离原需所在的位置。其中，该电极部由上述导体配线的一部分组成。在将半导体芯片的外部连接部接合于挠性基板之前，如上所述，向半导体芯片搭载区域喷出气体进行冷却，其后，再接合半导体芯片的外部连接部和芯片搭载区域的电极部时，能可靠地接合芯片搭载区域的电极部和半导体芯片的外部连接部，而不发生接合位置的偏离。
另一方面，在挠性基板上的芯片搭载区域的电极部被配线为偏离原需所在的位置的情况下，由气体喷出机构向半导体芯片搭载区域喷出温度高于加热台的气体，使挠性基板的带基材发生热膨胀，可将挠性基板的芯片搭载区域上的电极部恢复到原需所在的位置。在使半导体芯片的外部连接部与挠性基板接合前，如上所述，向半导体芯片搭载区域喷出气体以进行加热，其后，再接合半导体芯片的外部连接部和芯片搭载区域的电极部时，能可靠地接合芯片搭载区域的电极部和半导体芯片的外部连接部，而不发生接合位置的偏离。
如上所述，根据上述结构，能可靠地使芯片搭载区域的电极部和半导体芯片的外部连接部接合，而不发生接合位置的偏离，从而能够提供可制造可靠性高的半导体装置的半导体安装装置。并且，通过气体喷出，还可去除挠性基板上的异物。
本发明的其他目的和特征通过以下的记载而变得明确。另外，参照以下的附图来叙述本发明的优点。
附图说明
图1是本发明的一个实施方式的半导体安装装置的剖面图。
图2是俯视图1的半导体安装装置的加热台和夹具时的平面图。
图3是现有技术的半导体安装装置的剖面图。
图4是俯视现有技术的半导体安装装置的加热台和夹具时的平面图。
[附图标记说明]
1     半导体安装装置
2     加热台
3     夹具(固定部件)
3a    气体喷出口
3b    气体喷出机构
4     加热工具
5     半导体芯片
5a    凸点(外部连接部)
6     挠性基板
具体实施方式
下面，根据图1和图2对本发明的一个实施方式进行说明，但本发明并不限于此。
(半导体安装装置的结构)
图1是本实施方式的半导体安装装置1的概略剖面图，表示将半导体芯片5搭载于挠性基板6之前的状态。如图1所示，半导体安装装置1具有从下方进行加热的加热台2，以及从上方进行加热和施加压力的加热工具4。并且，具有将挠性基板6固定于加热台2的夹具(固定部件)3。如下所述，该夹具3设有向半导体芯片5搭载前的挠性基板6的芯片搭载区域(半导体芯片搭载区域)喷出气体的气体喷出口3a。
加热台2的上面(压接面)与加热工具4的下面(压接面)相平行，且彼此相对。
加热台2以及加热工具4，使半导体芯片5热压接于挠性基板6。挠性基板6是通过未图示的移动装置来配置，使得挠性基板6的芯片搭载区域移动到加热台2上的规定位置。加热台2从所配置的挠性基板6的下方上升，真空吸附挠性基板6。另外，加热工具4将真空吸附的半导体芯片5配置为，其凸点5a位于下方，且位于被真空吸附于加热台2上的挠性基板6的芯片搭载区域的正上方。其后，使加热工具4朝加热台2的方向下降，且加压压接。本实施方式中，加热台2上升且加热工具4下降，但也可为其中一方不移动的结构。
在此，加热台2和加热工具4，分别内藏有作为加热单元的加热器(未图示)，可对挠性基板6以及半导体芯片5进行加热。通过加热，使半导体芯片5的凸点(外部连接端子)5a和挠性基板6的芯片搭载区域的内引线(电极部)进行热压接。并且，通过控制加热器，来调节加热台2以及加热工具4的表面温度。本实施方式中，控制使得加热台2的温度约为100℃，加热工具4的温度约为400℃，但本发明不限于上述数据。
在加热台2，设有用于将挠性基板6固定于加热台2的真空槽7。真空槽7被设定为，从加热台2的压接面贯穿加热台2且与压缩机(未图示)相连接的结构。通过该压缩机等抽取真空槽7内的气体，使真空槽7的内部处于接近真空的状态，使得挠性基板6被真空吸附而固定于加热台2。另外，加热工具4也设有真空孔，与上述相同，半导体芯片5被真空吸附而固定于加热工具。
夹具3是用于将挠性基板6固定于加热台2的部件。如下所述，在挠性基板6的芯片搭载区域配置到加热台2上之前，夹具3以不与加热台2接触的状态而配置于加热台2上。当芯片搭载区域配置于加热台2的规定位置后，夹具3下降而将挠性基板6推压固定于加热台2。并且，夹具3由设在其内部的气体喷出机构3b，向安装半导体芯片5之前的挠性基板6的芯片搭载区域，喷出气体。
夹具3的材料优选不易蓄热的材料，例如，不锈钢，陶瓷等。或者，优选易蓄热也易散热的材料，例如铝，钼等。
夹具3的内部设有空洞，用于气体流动。作为气体，除空气以外也可为N2等气体。此空洞与将气体传送至夹具3之空洞的诸如压缩机等送风机构相连接。另外，可设有例如电热线，热泵等温度调节机构，来改变送至空洞的气体的温度。
如图2所示，气体喷出机构3b构成为，从夹具3的内部向半导体芯片5安装之前的挠性基板6上的芯片搭载区域喷出气体。因此，气体喷出机构3b上气体喷出口3a的喷出面的剖面形状优选为，能够向芯片搭载区域的全体区域吹送气体的形状，例如优选为圆形，椭圆形等。另外，从气体喷出口3a喷出的气体的压力，例如优选为，0.05～1.0MPa。本实施方式中，气体喷出机构3b包括空洞和气体喷出口3a。
在此，说明挠性基板6的结构。挠性基板6由带基材(薄膜基材)、该带基材上以光蚀刻等形成的导体配线以及覆盖在导体配线图案上的阻焊剂等所构成。挠性基板6具有用于搭载半导体芯片5的芯片搭载区域，上述导体配线的一部分作为在芯片搭载区域与半导体芯片5的凸点5a相接合的电极。
带基材只要具有绝缘性且表面可形成半导体配线即可。详细来说，利用聚酸亚胺或聚酯等绝缘膜来作为带基材。导体配线只要具有导电性即可，适于使用Cu等，通过光蚀刻等形成配线图案。在导体配线的表面，为了防止导体配线的劣化，有时使用Sn或Au来覆盖导体配线的表面。另外，在挠性基板6的、形成有导体配线的面上，基于保护该导体配线的目的，除与外部电路连接的连接部分即半导体芯片搭载区域的电极以外的区域，形成有阻焊剂。
另外，挠性基板6呈长条带状。即，在长条带状的带基材上形成有多个导体配线的图案，在图案上安装半导体芯片5并完成形成模件(半导体安装装置)的阶段后，以各个模件为单位，切断带基材。如图2所示，上述带基材的两侧边缘上，以所定的间隔形成有输送孔6a，由该输送孔6a啮合于输送用链轮(未图示)，使挠性基板6沿着长边方向移动。因此，长条带状的挠性基板6依次送至加热台2，依次实施半导体芯片5的安装。
这样，如果连续地将半导体芯片5安装于挠性基板6，加热工具4以及加热台2的热量使夹具3的温度上升。由于，此夹具3的温度传达至带基材，带基材将发生热膨胀。另外，随着带基材上的导体配线的图案形状不同，膨胀率也不同。因此，根据挠性基板6的产品的不同，会出现连接点偏离原来位置而实施配线的情况，从而不能很好地与半导体芯片5的凸点5a相连接。
然而，在本实施方式中，通过设在夹具3的内部的气体喷出机构3b，向挠性基板的芯片搭载区域喷出气体，以消除上述“偏离”。详细来说，通过气体喷出机构3b向芯片搭载区域喷出温度低于加热台温度的气体，可抑制挠性基板的带基材的热膨胀，防止挠性基板6的芯片搭载区域上的电极部因热膨胀偏离原需所在的位置。
另一方面，挠性基板6的芯片搭载区域上的电极部被配线为偏离原需所在位置的情况下，由气体喷出机构3b向芯片搭载区域喷出温度高于加热台2的气体，使挠性基板的带基材发生热膨胀，从而可将挠性基板6的芯片搭载区域上的电极部恢复至原需所在的位置。
在此，如图2所示，气体喷出机构3b优选具有多个喷出口。气体喷出机构3b设有多个喷出口，以气浴式喷出，可向芯片搭载区域的全体区域均匀地喷射气体。并且，如图2所示，此处设有2个夹具3，优选分别设有气体喷出机构3b。每个夹具3设有气体喷出机构3b，可向芯片搭载区域的全体区域均匀地喷射气体。
另外，在本实施方式中，通过使夹具3接触于挠性基板6而产生的压力，将挠性基板6固定于加热台，然而，也可使夹具3不与挠性基板6相接触，而通过夹具3喷出的气体来进行固定。此时，无需进行下述移动，即在通过夹具3的压力将挠性基板6固定于加热台2时以及解除固定时需要使夹具3所进行的移动，因此，不需要移动夹具3的机构，可降低该部分的成本。
另外，通过夹具3喷出的气体来固定挠性基板6时，从气体喷出口3a喷出的气体的压力虽根据带基材的硬度不同而不同，优选为诸如与上述冷却时或加热时喷出的气体压力相同程度的0.05～1.0MPa。但本发明不限定于上述数值。
(半导体芯片安装方法)
下面，就利用半导体安装装置1，将半导体芯片安装于挠性基板6的半导体安装方法进行说明。在此，设定加热工具4的表面温度被控制为约400℃，加热台2的表面温度被控制为约100℃。当然，这些温度仅仅为一个例子。
首先进行配置工序。在配置工序中，将挠性基板6的芯片搭载区域配置到加热台2上的规定位置，而且，将半导体芯片配置到芯片搭载区域的正上方。在进行此配置工序的期间进行气体喷出工序。
详细来说，首先，将挠性基板6的芯片搭载区域配置到加热台2的规定位置。在此，挠性基板6的长边方向的位置对准，换言之，挠性基板6的输送方向上的位置对准，是通过用于输送挠性基板6的未图示的输送用链轮来进行，然而也可使用其他方法。将挠性基板6配置在加热台2上，使得挠性基板6的、形成有导体配线的面位于加热工具4侧，即上侧，且与加热台2的压接面相平行。
其后，进行向芯片搭载区域喷出气体的气体喷出工序。气体喷出工序中，通过夹具3的气体喷出机构3b，向气体搭载区域喷出温度低于加热台2的气体，在此，气体的温度设为5～100℃。这样，借助于喷出气体而进行冷却时，可抑制挠性基板6的带基材的热膨胀，防止挠性基板6的芯片搭载区域上的电极部因热膨胀而偏离原需所在的位置。
其后，使加热台2上升，从下方支撑挠性基板6，并且，移动与加热台2的真空槽7相连接的压缩机，使挠性基板6被真空吸附于加热台2。并且，使夹具3从挠性基板6的上侧下降，接触到挠性基板6，并抵压住挠性基板6。要移动加热台2使其与挠性基板6接触，以及要移动夹具3使其与挠性基板6接触时，可利用诸如机械臂等。
另一方面，半导体芯片5被真空吸附于加热工具4，对半导体芯片5进行配置，使得与挠性基板6的芯片搭载区域相对，且以凸点5a为下侧，并位于挠性基板6的芯片搭载区域的正上方。向加热台2移动加热工具4时，例如可使用机械臂等。另外，由于使与加热工具4的真空孔连接的压缩机工作，从而使半导体芯片被真空吸附并固定于加热工具4。
在半导体芯片5和挠性基板6进行热压接的热压接工序前，利用如上所述的气体喷出工序，向芯片搭载区域喷出气体，进行冷却，其后在热压接工序中，能够可靠地使挠性基板的芯片搭载区域的电极部和半导体芯片5的凸点5a接合，而不发生偏离。
下面，说明热压接工序。保持在上述气体喷出工序中喷出气体的状态，即保持对挠性基板6的芯片搭载区域进行冷却的状态下，使加热工具4下降。其后，通过加热工具4以及加热台2，由上下方夹住半导体芯片5和挠性基板6而进行加压及加热。由此，对半导体芯片5的凸点5a和挠性基板6的芯片搭载区域的电极进行热压接。
热压接工序后，通过解除加热工具4内真空孔的真空状态来解除对半导体芯片5的吸附，使加热工具4上升，并解除施加于半导体芯片5和挠性基板6之间的压力。另外，也使夹具3上升。并且通过解除真空槽7的真空状态来解除挠性基板6和加热台2间的吸附状态。其后，移动挠性基板6，使下一要与半导体芯片5接合的、挠性基板6上的芯片搭载区域移动至加热台2上的规定位置。其后，与上述同样地，通过半导体安装装置1进行下一个半导体芯片的安装。然而，为了均匀地向芯片搭载区域喷出气体，优选的是，至少从加热台2上升前到加热工具4上升的期间进行气体喷出。也可进行更长时间。另外，在夹具3上升的状态下，也可喷出气体。
另外，带基材上的导体配线的图案形状不同时，带基材的膨胀率也不同。因此，根据产品的不同，会出现挠性基板的芯片搭载区域上的电极部偏离原需所在位置而被实施配线的情形。使用这种挠性基板时，利用上述气体喷出工序，由夹具3的气体喷出机构3b向芯片搭载区域喷出比加热台2的温度高的气体，例如100℃～200℃的气体即可。这样，由气体进行加热，使挠性基板6的带基材发生膨胀，可使挠性基板6的芯片搭载区域上的电极部恢复到原需所在位置。这样，在热压接工序前，利用气体喷出工序，对芯片搭载区域喷出气体以进行加热，在其后的热压接工序中，能够可靠地使挠性基板的芯片搭载区域的电极部和半导体芯片5的凸点5a接合，而不发生接合位置的偏离。
如上所述，本发明的半导体安装装置具有加热台，其用于搭载带基材上形成有导体配线的挠性基板；和加热工具，其将保持的半导体芯片搭载至上述加热台上的上述挠性基板，通过上述加热工具，使上述半导体芯片的外部连接部和上述挠性基板上的半导体芯片搭载区域上的电极部进行位置对准，并进行热压接，该半导体安装装置的特征在于，具有用于将上述挠性基板固定于上述加热台的固定部件，上述固定部件的内部设有向挠性基板上的半导体芯片搭载区域喷出气体的气体喷出机构。
在此，通过气体的喷出而进行冷却以防止带基材的热膨胀时，可使喷出机构喷出如5℃～100℃的气体。作为气体，除空气之外，也可用N2等气体。另外，喷出气体而进行加热以使带基材发生热膨胀时，可使喷出机构喷出如100℃～250℃的气体。
另外，本发明的半导体安装装置优选的是，在上述结构的基础上，还可利用上述固定部件从上述气体喷出机构喷出的气体所产生的气压，将上述挠性印制电路固定于上述加热台。
根据上述结构，无需进行下述移动，即在利用固定部件所产生的压力来将挠性基板固定于加热台时以及解除固定时需要使固定部件所进行的移动，因此，不需要用于移动固定部件的机构，可降低该部分的成本。
另外，本发明的半导体安装装置优选的是，在上述结构的基础上，上述气体喷出机构具有多个喷出口。气体喷出机构设有多个喷出口，以气浴式喷出，可向半导体芯片搭载区域的全体区域均匀地喷射气体，在通过气体来冷却挠性基板时，可有效防止热膨胀。或者，在通过气体来加热挠性基板时，可有效使其发生热膨胀。
另外，本发明的半导体安装装置优选的是，在上述结构的基础上，设有多个固定部件，且在该多个固定部件中的各个，分别设有上述气体喷出机构。由于全部的固定部件设有气体喷出机构，可向半导体芯片搭载区域的全体区域均匀地喷射气体，在通过气体来冷却挠性基板时，可有效防止热膨胀。或者，在通过气体来加热挠性基板时，可有效使其发生热膨胀。
另外，本发明的半导体安装装置，在上述结构的基础上，上述气体喷出机构可喷出0.05～1.0MPa的气体。
另外，本发明的半导体安装装置，在上述结构的基础上，可使上述挠性基板形成为长条状，且本发明的半导体安装装置具有使该挠性基板沿着长边方向移动的移动机构。
本发明的半导体安装方法是使半导体芯片的外部连接部与加热台上的挠性基板的半导体芯片搭载区域的电极部进行位置对准并进行热压接，将上述半导体芯片安装于上述挠性基板的半导体安装方法，其特征在于，包括：在将上述半导体芯片搭载于上述挠性基板的半导体芯片搭载区域之前，向通过上述加热台进行加热的上述挠性基板的、形成有电极部的半导体芯片搭载区域喷出气体的工序。
根据上述方法，得到与上述半导体安装装置同样的效果，能够可靠地使挠性基板的芯片搭载区域的电极部和半导体芯片的外部连接端子相接合，从而能够制造可靠性高的半导体装置。
以上发明的详细说明中所述的具体实施方式以及实施例，仅仅是为明确本发明的技术内容的示例，本发明的范围不应局限于上述具体例而进行狭义的解释，本领域技术人员在不脱离本发明的精神和权利要求所示的范围的情况下，可进行各种变更而进行实施。另外，本说明书中所示的数值范围以外，只要是不违背本发明的宗旨的合理范围，也视为包含在本发明的范围内。
(工业上的可利用性)
本发明可用于制造被搭载/内藏于各种电子设备中的半导体装置。利用本发明而制造的半导体装置，作为装置，其可靠性高，可广泛地适用于民生用电子产品到产业用电子产品，电子部件等。例如，可利用于便携式通信终端、个人用电脑家电产品、医疗设备、游戏机等。

Claims (9)

1.一种半导体安装装置，具有加热台和加热工具，其中，该加热台用于搭载带基材上形成有导体配线的挠性基板，该加热工具用于保持半导体芯片且将该半导体芯片搭载至上述加热台上的上述挠性基板；
通过上述加热工具，使上述半导体芯片的外部连接部与上述挠性基板的半导体芯片搭载区域的电极部进行位置对准，并进行热压接，该半导体安装装置的特征在于：
具有用于将上述挠性基板固定于上述加热台的固定部件，其中，
该固定部件的内部设有用于向上述挠性基板的半导体芯片搭载区域喷出气体的气体喷出机构。
2.根据权利要求1所述的半导体安装装置，其特征在于：
上述气体喷出机构喷出5～100℃的气体。
3.根据权利要求1所述的半导体安装装置，其特征在于：
上述气体喷出机构喷出100～250℃的气体。
4.根据权利要求1至3中任意一项所述的半导体安装装置，其特征在于：
上述固定部件利用由上述气体喷出机构的气体喷出所产生的气压，将上述挠性基板固定于上述加热台。
5.根据权利要求1至3中任意一项所述的半导体安装装置，其特征在于：
上述气体喷出机构具有多个喷出口。
6.根据权利要求1至3中任意一项所述的半导体安装装置，其特征在于：
设有多个上述固定部件，且在该多个上述固定部件的各个中，设有上述气体喷出机构。
7.根据权利要求1至3中任意一项所述的半导体安装装置，其特征在于：
上述气体喷出机构喷出0.05～1.0MPa的气体。
8.根据权利要求1至3中任意一项所述的半导体安装装置，其特征在于：
具有用于使形成为长条状的上述挠性基板沿着长边方向移动的移动机构。
9.一种半导体安装方法，其用于使半导体芯片的外部连接部与加热台上的挠性基板的半导体芯片搭载区域的电极部进行位置对准，并进行热压接，将上述半导体芯片安装于上述挠性基板，该半导体安装方法的特征在于包括：
在将上述半导体芯片搭载于上述挠性基板的半导体芯片搭载区域之前，从设置在将上述挠性基板固定于上述加热台的固定部件的内部的气体喷出机构，向通过上述加热台进行加热的上述挠性基板的、形成有电极部的半导体芯片搭载区域喷出气体的工序。
CN200880113932XA 2007-11-01 2008-10-21 半导体安装装置以及半导体安装方法 Expired - Fee Related CN101842888B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-285350 2007-11-01
JP2007285350A JP4340703B2 (ja) 2007-11-01 2007-11-01 半導体実装装置および半導体実装方法
PCT/JP2008/069051 WO2009057482A1 (ja) 2007-11-01 2008-10-21 半導体実装装置および半導体実装方法

Publications (2)

Publication Number Publication Date
CN101842888A CN101842888A (zh) 2010-09-22
CN101842888B true CN101842888B (zh) 2012-04-18

Family

ID=40590874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880113932XA Expired - Fee Related CN101842888B (zh) 2007-11-01 2008-10-21 半导体安装装置以及半导体安装方法

Country Status (5)

Country Link
JP (1) JP4340703B2 (zh)
KR (1) KR101134963B1 (zh)
CN (1) CN101842888B (zh)
TW (1) TWI423359B (zh)
WO (1) WO2009057482A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738055B (zh) * 2011-04-13 2015-07-01 颀中科技（苏州）有限公司 一种覆晶封装系统及其挑高夹具
KR102196378B1 (ko) * 2020-04-13 2020-12-30 제엠제코(주) 반도체 부품 부착 장비
CN114887847B (zh) * 2022-05-31 2023-07-07 广东嘉拓自动化技术有限公司 一种极片悬浮转向辊

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1717965A (zh) * 2003-09-09 2006-01-04 索尼化学株式会社 电子元件的安装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3218380B2 (ja) * 1995-03-22 2001-10-15 株式会社新川 テープボンディング装置
JP4598914B2 (ja) * 2000-03-10 2010-12-15 東レエンジニアリング株式会社 チップ実装方法および装置
JP2001274179A (ja) * 2000-03-28 2001-10-05 Hitachi Ltd チップマウンタおよび半導体装置の製造方法
JP2003303854A (ja) * 2002-02-05 2003-10-24 Toray Eng Co Ltd チップ実装方法およびそれを用いた装置
JP4014481B2 (ja) * 2002-04-30 2007-11-28 東レエンジニアリング株式会社 ボンディング方法およびその装置
JP2005235917A (ja) * 2004-02-18 2005-09-02 Matsushita Electric Ind Co Ltd 半導体実装方法および半導体実装装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1717965A (zh) * 2003-09-09 2006-01-04 索尼化学株式会社 电子元件的安装方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2004-71608A 2004.03.04
JP特开2005-235917A 2005.09.02
JP特开平8-264593A 1996.10.11

Also Published As

Publication number Publication date
KR101134963B1 (ko) 2012-04-09
CN101842888A (zh) 2010-09-22
TWI423359B (zh) 2014-01-11
JP4340703B2 (ja) 2009-10-07
WO2009057482A1 (ja) 2009-05-07
KR20100077202A (ko) 2010-07-07
JP2009117413A (ja) 2009-05-28
TW200943445A (en) 2009-10-16

Similar Documents

Publication Publication Date Title
US7357288B2 (en) Component connecting apparatus
KR20050029110A (ko) 반도체 집적 회로 장치의 제조 방법
CN101842888B (zh) 半导体安装装置以及半导体安装方法
JP5200037B2 (ja) パワーモジュール
US9968020B2 (en) Electronic-component mounting apparatus
JP2010245195A (ja) 半導体装置の製造装置及び半導体装置の製造方法
CN102142208A (zh) Fpd组件的装配装置及装配方法
JP4599929B2 (ja) 電力用半導体装置の製造方法
WO2017169954A1 (ja) ボンディングツール冷却装置およびこれを備えたボンディング装置ならびにボンディングツール冷却方法
JP3014989B2 (ja) 電子部品の製造装置
KR101598360B1 (ko) 기판 세척용 기판 위치 제어 장치
KR100307612B1 (ko) 방열판 접착장치 및 접착방법
JP3208846B2 (ja) タブデバイスのボンディング方法
JP2001351938A (ja) 半導体装置の製造方法および半導体製造装置
JP2000100854A (ja) 半導体装置
KR102452411B1 (ko) 본딩 툴 냉각 장치 및 이것을 구비한 본딩 장치 및 본딩 툴 냉각 방법
KR100276584B1 (ko) 테이프 비지에이 기판용 캐리어 프레임 및 그의 제작방법
KR101583491B1 (ko) 냉각수단을 구비한 반도체 패키지 본딩장치
CN113517210A (zh) 部件压接装置以及部件压接方法
JP2004235305A (ja) 半導体製造装置
CN116435202A (zh) 同种焊料的焊接方法
JP2003211677A (ja) 電子部品接合装置
JPH05327285A (ja) 電子部品のリプレース装置およびその方法
JPH03215950A (ja) アウタリードボンダ
JPH05283575A (ja) 封止済リードフレームにおけるリード加工方法と加工装 置及び成形品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120418

Termination date: 20161021