CN101826510A - Tcp型半导体器件 - Google Patents

Tcp型半导体器件 Download PDF

Info

Publication number
CN101826510A
CN101826510A CN201010129834A CN201010129834A CN101826510A CN 101826510 A CN101826510 A CN 101826510A CN 201010129834 A CN201010129834 A CN 201010129834A CN 201010129834 A CN201010129834 A CN 201010129834A CN 101826510 A CN101826510 A CN 101826510A
Authority
CN
China
Prior art keywords
lead
wire
weld pad
testing weld
pad portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010129834A
Other languages
English (en)
Inventor
佐佐木卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101826510A publication Critical patent/CN101826510A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

本发明涉及TCP型半导体器件。所述TCP型半导体器件包括：基膜；半导体芯片，其安装在基膜上；以及多个引线，其形成在基膜上，并且电连接至半导体芯片。多个引线中的每个引线包括在除了每个引线的两端以外的位置处的测试焊盘部。

Description

TCP型半导体器件
技术领域
本发明涉及一种半导体器件及其测试方法。特别地，本发明涉及一种TCP(带载封装)型半导体器件及其测试方法。
背景技术
公知一种用于测试半导体器件的探针卡。该探针卡具有与测试对象的测试端子接触的大量探针。通过使探针的各个端部达到相应的测试端子、通过探针卡将测试信号从测试器提供到测试对象以及从测试对象取回输出信号来进行测试。同时，需要正确地使每个探针与相应的测试端子一对一地接触，以便不造成短路故障等。
另一方面，由于近来半导体器件的小型化和端子数目的增加，所以相邻测试端子之间的节距变窄。因此，探针卡也需要跟随测试端子节距的变窄。例如，可以考虑使探针卡的相邻探针的端部之间的节距变窄，以跟随测试端子节距的变窄。然而，因为必须确保相邻探针之间的电绝缘，所以存在对探针端部之间的节距变窄的限制。因此，提出将探针端部的位置分布在多行上。由于该构造，所以可以在确保探针之间电绝缘的同时，使探针端部之间的实际节距变窄，这使得能够跟随测试端子节距的变窄。例如在日本专利公布JP-H08-94668A、日本专利公布JP-H08-222299A和日本实用新型公布JP-H04-5643A中公开了具有这样的探针模式的探针卡。
此外，公知一种TCP(带载封装)型半导体器件。在TCP的情况下，在诸如TAB(带式自动键合)带的基膜上安装半导体芯片。TCP型半导体器件还包括所谓的COF(覆晶薄膜)。
图1是示意性示出在日本专利公布JP-2004-356339中公开的TCP型半导体器件的平面图。在图1中，在基膜(载带)110上安装半导体芯片120。此外，在基膜110上形成多个引线130和多个接触焊盘140。多个引线130分别电连接在半导体芯片120与多个接触焊盘140之间。
更具体地，如图1所示，阻焊剂SR被形成为部分地覆盖每个引线130。阻焊剂SR是涂覆在引线130上的树脂，并且不仅对引线130起到电隔离的作用，而且对引线130上由于外力所引起的诸如腐蚀应力和物理应力的化学应力的起到缓和作用。在未形成阻焊剂SR的区域中的引线130用作可电连接至外部的端子，并且该区域为端子区。半导体芯片120安装在未形成阻焊剂SR的中央端子区上，然后其被树脂密封。另一方面，未形成阻焊剂SR的外部端子区为外端子区，并且电连接至接触焊盘140。
接触焊盘140为在测试半导体芯片120时使用的测试端子，并且放置在基膜110上的预定区域(焊盘放置区RP)内。即，在测试半导体芯片120时，探针卡的探针与焊盘放置区RP内的接触焊盘140接触。然后，通过接触焊盘140和引线130向半导体芯片120提供测试信号并且从半导体芯片120取回输出信号。应指出的是，在此使用的探针卡也具有探针端部的位置分布在多行上的探针模式。对应于该探针模式，如图1所示，也将接触焊盘140分布在多行上。
在图1中，基膜110的宽度方向和延伸方向分别是x方向和y方向。沿y方向重复地形成图1所示的结构。在测试之后逐个地分开半导体芯片120时，沿由图1中的虚线所指示的切割线CL切割基膜110和多个引线130。同时，焊盘放置区RP中的接触焊盘140保留在基膜110上。
本申请的发明人已认识到以下要点。近年来，半导体芯片的端子的数目越来越多，并因此在测试时向半导体芯片提供的测试信号和从半导体芯片取回的输出信号的数目也越来越多。这意味着图1所示的TCP型半导体器件的接触焊盘140数目增加。接触焊盘140数目的增加导致焊盘放置区RP扩大，从而增加基膜110的宽度和长度。结果，制造TCP型半导体器件的成本增加。因此，需要能够降低制造TCP型半导体器件成本的技术。
发明内容
在本发明的一个实施例中，提供一种TCP型半导体器件。该TCP型半导体器件具有：基膜；半导体芯片，其安装在基膜上；以及多个引线，其形成在基膜上并且电连接至半导体芯片。多个引线中的每个引线在每个引线的两端以外的位置处具有测试焊盘部。
在本发明的另一实施例中，提供一种TCP型半导体器件。该TCP型半导体器件具有基膜和多个半导体器件。基膜具有多个器件区，该多个器件区中的每个器件区由切割线围绕。沿切割线切割基膜。在多个器件区内分别放置多个半导体器件。该多个半导体器件中的每个半导体器件具有：半导体芯片，其安装在基膜上；以及多个引线，其形成在基膜上并且电连接至半导体芯片。多个引线中的每个引线在每个引线的两端以外的位置处具有测试焊盘部。
根据本发明，能降低制造TCP型半导体器件的成本。
附图说明
本发明的以上及其它的目的、优点和特征将通过以下结合附图的某些优选实施例的说明而变得更加明显，其中：
图1是示意性示出典型的TCP型半导体器件的平面图；
图2是示意性示出根据本发明实施例的TCP型半导体器件的平面图；
图3是示出根据本实施例的作为一个单元的TCP型半导体器件的平面图；
图4是示出根据本实施例的引线的测试焊盘部的平面图；
图5是示出根据本实施例的多个引线的相应测试焊盘部的布置的一个示例的平面图；
图6是示出根据本实施例的多个引线的相应测试焊盘部的布置的另一示例的平面图；
图7是示出根据本实施例的测试焊盘部的变形示例的平面图；
图8是示出根据本实施例的测试焊盘部的另一变形示例的平面图；以及
图9是示出根据本实施例的测试焊盘部的又一变形示例的平面图。
具体实施方式
现在将参考说明性实施例来描述本发明。本领域的技术人员将认识到的是，利用本发明的教导能够实现许多可替选的实施例，并且本发明不局限于为了解释性目的而示出的实施例。
以下将参考附图来描述根据本发明实施例的半导体器件及其测试方法。
图2示意性地示出根据本实施例的TCP型半导体器件的构造。在TCP型半导体器件中，使用诸如TAB带的基膜(载带)10。如图2所示，基膜10的宽度方向和延伸方向分别是x方向和y方向。
在基膜10上安装多个半导体器件1。更具体地，基膜10具有沿y方向串联放置的多个器件区RD。器件区RD中的每个器件区是在基膜10上由切割线CL围绕的区域。多个半导体器件1分别放置在多个器件区RD内。即，在基膜10上，沿着y方向重复地放置半导体器件1。在逐个地分开半导体器件时，沿切割线CL切割基膜10。在本实施例中应指出的是，在基膜10上不提供如图1所示的焊盘放置区RP。如图2所示，仅重复地出现器件区RD。
图3示出作为一个单元的TCP型半导体器件。如图3所示，一个半导体器件1具有在基膜10上安装的半导体芯片20以及在基膜10上形成的多个引线30。多个引线30电连接至半导体芯片20。更具体地，引线30中的每个引线具有：芯片连接部31，其包括引线30的一端(第一端部31a)；以及外部端子部32，其包括引线30的另一端(第二端部32a)。在引线30之中的芯片连接部31连接至半导体芯片20。另一方面，外部端子部32位于芯片连接部31的相对侧。
此外，如图3所示，阻焊剂SR被形成为部分地覆盖每个引线30。阻焊剂SR是涂覆在引线30上的树脂，并且不仅对引线30起到电隔离的作用，而且对引线30由于外力所引起的诸如腐蚀应力和物理应力的化学应力起到缓和的作用。在未形成阻焊剂SR的区域中的引线30用作可电连接至外部的端子，即上述芯片连接部31和外部端子部32。半导体芯片20安装在未形成阻焊剂SR的中央区上，然后其被树脂密封。另一方面，外部端子部32被露出，并且用作用于与另一器件连接的外连接端子。例如，在半导体芯片20是用于驱动液晶显示面板的IC的情况下，外部端子部32连接至液晶显示面板的电极。结果，使液晶显示面板与驱动该液晶显示面板的半导体芯片20彼此电连接。应指出的是，该连接工艺通常称为OLB(外引线键合)。
在本实施例中，在基膜10上不提供如图1所示的焊盘放置区RP。即，不提供如图1所示的专用于测试的接触焊盘140，并因而从基膜10除去了焊盘放置区RP。如图3所示，每个引线30的外部端子部32(第二端部32a)不连接至测试专用接触焊盘，并且用作引线30的终端。所有引线30被形成在切割线CL之内，并且不从切割线CL向外伸出。
根据本实施例，在测试半导体芯片20时，不使用特定的接触焊盘与探针卡接触。而是，将器件区RD内的引线30的一部分用于与探针卡接触。用于与探针卡接触的部分以下被称为“测试焊盘部33”。即，除了上述芯片连接部31和外部端子部32之外，每个引线30具有测试焊盘部33。更具体地，如图3所示，每个引线30的测试焊盘部33设置在除了引线30的两端(第一端部31a和第二端部32a)以外的位置处。换句话说，每个引线30的测试焊盘33位于引线30的芯片连接部31与外部端子部32之间。测试焊盘部33被形成为比外部端子部32更靠近半导体芯片20，并因此明显位于切割线CL内。
如图3所示，在基膜10上由切割线CL围绕的器件区RD被划分成三个区RE、RT和RC。第一区是形成有引线30的外端子区32的“外端子区RE”。第二区是形成有引线30的测试焊盘部33的“测试焊盘区RT”。第三区是放置有半导体芯片20的“芯片区RC”。测试焊盘区RT被夹在外端子区RE与芯片区RC之间。即，外端子区RE位于器件区RD的最外面，测试焊盘区RT位于外端子区RE的内侧，而芯片区RC位于更进一步的内侧。
因为外部端子部32用于与另一器件连接，所以需要它们被露出。因此，整个外端子区RE不被阻焊剂SR覆盖。如图3所示，在外端子区RE的两个相对侧之中，在半导体芯片20侧上的一侧对应于形成有阻焊剂SR的区域的一侧，而相对侧对应于切割线CL的一侧。
因为测试焊盘部33用于与探针卡连接，所以至少需要测试焊盘部33被露出。因此，在测试焊盘区RT中，至少形成测试焊盘部33的区域不被阻焊剂SR覆盖。例如，测试焊盘区RT基本上被阻焊剂SR覆盖，并且在测试焊盘部33上分别形成有阻焊剂SR的开口。
芯片区RC中的引线30基本上由阻焊剂SR和用于密封半导体芯片20的树脂来覆盖，因而不被露出。
图4更详细地示出根据本实施例的引线30的测试焊盘部33。如上所述，测试焊盘部33位于相同引线30的芯片连接部31与外部端子部32之间。此外，在测试焊盘区RT中，在测试焊盘部33上形成阻焊剂SR的开口40。结果，测试焊盘部33被露出，这使得能够与探针卡的相应探针接触。此外，在测试时，防止一个探针的针尖同时与两个相邻的引线30接触。换句话说，在测试时防止引线30之间发生短路故障。
在此，引线30的宽度方向被限定为与引线30的延伸方向正交的方向。例如在图4中，引线30的延伸方向为y方向，而引线30的宽度方向为与延伸方向正交的x方向。在该情况下，如图4所示，测试焊盘部33被形成为比其它部分宽。换句话说，测试焊盘部33的宽度WB大于同一引线30的其它部分的最小宽度WA。这使得在测试时，探针的尖端(针尖)较容易与测试焊盘部33接触。
图5示出测试焊盘区RT中的多个引线30和多个引线30的测试焊盘部33的布置的示例。作为示例，示出引线30-11至30-13以及30-21至30-23。引线30-ij(i为1和2中的任何一个；j为1至3中的任何一个)具有测试焊盘部33-ij。在测试焊盘区RT中，多个引线30彼此平行，并且每个引线30的延伸方向为y方向。在该情况下，优选的是，如图5所示，在y方向上的位置在相邻引线30的相应测试焊盘部33之间不同。例如，在相邻的引线30-11与30-12的相应测试焊盘部33-11与33-12之间不同之处在于，在y方向上的位置。此外，例如，在相邻的引线30-13与30-21的相应测试焊盘部33-13与33-21之间不同之处在于，在y方向上的位置。
采用图5所示的布置，在连接至相邻引线的各个测试焊盘部33的探针之间不造成短路的情况下，能够彼此更紧密地放置相邻的引线30。即，能够将相邻引线30之间的节距设计得更小。具体地，优选的是，如图5所示，相邻引线30的各个测试焊盘部33被形成为在y方向上彼此部分地重叠。在该情况下，以非常有效率的方式布置测试焊盘部33，使得相邻引线30之间的节距更小，并且减小引线30的布置所需的基膜10的面积。近年来，这在半导体器件的小型化和端子数目的增加方面是有利的。
此外，优选的是，在测试焊盘区RT中，将多个引线30的各个测试焊盘部33分布在多行上。例如，如图5所示，引线30-i1的测试焊盘部33-i1在x方向上被对准，并布置在同一行中。此外，引线30-i2的测试焊盘部33-i2在x方向上被对准，并布置在同一行中。此外，引线30-i3的测试焊盘部33-i3在x方向上被对准，并布置在同一行中。换句话说，以规则的方式来布置多个引线30的各个测试焊盘部33，并且测试焊盘部30-i1至30-i3的模式重复出现。这使得在测试时，各个探针较容易与相应的测试焊盘部33一对一地接触。
图6示出测试焊盘区RT中的多个引线30和它们的测试焊盘部33的布置的另一示例。如图6所示，引线30可以被形成为绕过相邻引线30的测试焊盘部33。同样在该情况下，能够获得与在图5的情况下相同的效果。
如上所述，根据本实施例，在测试半导体芯片20时，不使用特定的接触焊盘与探针卡接触。而是，测试焊盘部33被形成在引线的芯片连接部31与外部端子部32之间，并且测试焊盘部33用于与探针卡接触。因此，不提供如图1所示的专用于测试的接触焊盘140，并从基膜10上除去焊盘放置区RP。结果，与图1的情况相比较，能够极大地减小基膜10上的一个半导体芯片20所需的区域。因此，可以降低材料成本，并且还可以提高将半导体芯片20放置在基膜10上的效率。因此，可以降低制造半导体器件1的成本。
此外，根据本实施例，能够抑制由金属毛刺所引起的短路故障。作为比较示例，让我们考虑图1所示的情形。在比较示例中，半导体芯片120通过引线130连接至测试接触焊盘140。因此，在逐个地分开半导体芯片120时，需要沿切割线CL来切割引线130。此时产生的金属毛刺随后能够导致短路故障。另一方面，根据本实施例，不提供测试接触焊盘140。如图3所示，仅在由切割线CL围绕的器件区RD内形成引线30。因此，在逐个地分开半导体芯片10时，不进行引线30的切割。结果，能够抑制由金属毛刺所引起的短路故障。另外，用于逐个地分开半导体器件1的夹具不需要切割金属引线30，因而增加夹具寿命。
应指出的是，测试焊盘部33的平面形状不局限于如图4所示的矩形。每个引线30的测试焊盘部33只形成得比同一引线30的其它部分更宽。例如，如图7所示，测试焊盘部33的平面形状可以是具有圆角的矩形。如图8所示，测试焊盘部33的平面形状可以是椭圆形。如图9所示，测试焊盘部33的平面形状可以是泪滴形。
显然，本发明不局限于以上的实施例，并且在不偏离本发明的范围和精神的情况下可以进行变更和改变。

Claims (8)

1.一种TCP型半导体器件，包括：
基膜；
安装在所述基膜上的半导体芯片；以及
形成在所述基膜上并且电连接至所述半导体芯片的多个引线，
其中，所述多个引线中的每个引线在所述每个引线的两端以外的位置处包括测试焊盘部。
2.根据权利要求1所述的TCP型半导体器件，
其中，所述每个引线还包括：
芯片连接部，该芯片连接部包括所述每个引线的一端并且连接至所述半导体芯片；以及
外部端子部，该外部端子部包括所述每个引线的另一端并且位于所述芯片连接部的相对侧，
其中，所述测试焊盘部位于所述芯片连接部与所述外部端子部之间，以及
其中，所述外部端子部和所述测试焊盘部被露出。
3.根据权利要求1所述的TCP型半导体器件，其中，
所述每个引线的所述测试焊盘部的宽度大于所述每个引线的其它部分的最小宽度。
4.根据权利要求1所述的TCP型半导体器件，其中，
所述每个引线的所述测试焊盘部形成在所述基膜上的测试焊盘区中，
所述测试焊盘区中的所述每个引线的延伸方向为第一方向，
所述多个引线包括彼此相邻的第一引线和第二引线，以及
在所述第一方向上，所述第一引线的所述测试焊盘部和所述第二引线的所述测试焊盘部的位置不同。
5.根据权利要求4所述的TCP型半导体器件，其中，
所述第一引线的所述测试焊盘部与所述第二引线的所述测试焊盘部在所述第一方向上彼此部分地重叠。
6.一种TCP型半导体器件，包括：
具有多个器件区的基膜，所述多个器件区中的每个器件区由切割线围绕，其中沿着所述切割线来切割所述基膜；以及
分别放置在所述多个器件区内的多个半导体器件，
其中，所述多个半导体器件中的每个半导体器件包括：
安装在所述基膜上的半导体芯片；以及
形成在所述基膜上并且电连接至所述半导体芯片的多个引线，
其中，所述多个引线中的每个引线在所述每个引线的两端以外的位置处包括测试焊盘部。
7.根据权利要求6所述的TCP型半导体器件，其中，
所述每个引线的所述测试焊盘部的宽度大于所述每个引线的其它部分的最小宽度。
8.根据权利要求6所述的TCP型半导体器件，
其中，沿着所述基膜的延伸方向串联地设置所述多个器件区，
其中，在所述每个半导体器件中，所述多个引线包括彼此相邻的第一引线和第二引线，以及
在所述延伸方向上，所述第一引线的所述测试焊盘部和所述第二引线的所述测试焊盘部的位置不同。
CN201010129834A 2009-03-04 2010-03-04 Tcp型半导体器件 Pending CN101826510A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009051307A JP2010206027A (ja) 2009-03-04 2009-03-04 Ｔｃｐ型半導体装置
JP2009-051307 2009-03-04

Publications (1)

Publication Number Publication Date
CN101826510A true CN101826510A (zh) 2010-09-08

Family

ID=42677433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010129834A Pending CN101826510A (zh) 2009-03-04 2010-03-04 Tcp型半导体器件

Country Status (3)

Country Link
US (1) US20100224874A1 (zh)
JP (1) JP2010206027A (zh)
CN (1) CN101826510A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105009693A (zh) * 2013-03-01 2015-10-28 高通股份有限公司 具有细间距迹线上的测试焊盘的封装基板
CN110277363A (zh) * 2018-03-16 2019-09-24 南茂科技股份有限公司 半导体封装结构
CN111081682A (zh) * 2019-12-10 2020-04-28 上海华力微电子有限公司 半导体测试结构及测试方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201134317A (en) * 2010-03-29 2011-10-01 Hon Hai Prec Ind Co Ltd Pins assignment for circuit board
TWI474458B (zh) * 2012-03-23 2015-02-21 Chipmos Technologies Inc 半導體封裝基板
US9075103B2 (en) * 2012-10-05 2015-07-07 United Microelectronics Corp. Test structure for wafer acceptance test and test process for probecard needles

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0474431U (zh) * 1990-11-09 1992-06-30

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4772936A (en) * 1984-09-24 1988-09-20 United Technologies Corporation Pretestable double-sided tab design
US4806409A (en) * 1987-05-20 1989-02-21 Olin Corporation Process for providing an improved electroplated tape automated bonding tape and the product produced thereby
US5008614A (en) * 1988-10-11 1991-04-16 Hewlett-Packard Company TAB frame and process of testing same
US4951098A (en) * 1988-12-21 1990-08-21 Eastman Kodak Company Electrode structure for light emitting diode array chip
US5367763A (en) * 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
JPH0823042A (ja) * 1994-07-07 1996-01-23 Fujitsu Ltd 半導体装置及びその製造方法及びこれに使用される金型
US6127196A (en) * 1995-09-29 2000-10-03 Intel Corporation Method for testing a tape carrier package
KR100216840B1 (ko) * 1996-12-06 1999-09-01 김규현 반도체 패키지용 인쇄회로기판 스트립
JPH1167845A (ja) * 1997-08-11 1999-03-09 Oki Electric Ind Co Ltd テープキャリア
KR100439128B1 (ko) * 2002-04-16 2004-07-07 삼성전자주식회사 테이프 캐리어 패키지용 탭 테이프
JP4641141B2 (ja) * 2003-05-28 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板
JP2006228761A (ja) * 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd Ｔａｂテープおよびｔａｂテープの製造方法
JP2006245404A (ja) * 2005-03-04 2006-09-14 Renesas Technology Corp 半導体装置の製造方法および半導体装置
WO2006133878A2 (en) * 2005-06-14 2006-12-21 Roche Diagnostics Gmbh Methods and devices for controlling the impact of short circuit faults on co-planar electrochemical sensors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0474431U (zh) * 1990-11-09 1992-06-30

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105009693A (zh) * 2013-03-01 2015-10-28 高通股份有限公司 具有细间距迹线上的测试焊盘的封装基板
CN110277363A (zh) * 2018-03-16 2019-09-24 南茂科技股份有限公司 半导体封装结构
CN111081682A (zh) * 2019-12-10 2020-04-28 上海华力微电子有限公司 半导体测试结构及测试方法
CN111081682B (zh) * 2019-12-10 2021-09-03 上海华力微电子有限公司 半导体测试结构及测试方法

Also Published As

Publication number Publication date
JP2010206027A (ja) 2010-09-16
US20100224874A1 (en) 2010-09-09

Similar Documents

Publication Publication Date Title
US6713881B2 (en) Semiconductor device and method of manufacturing same
CN101826510A (zh) Tcp型半导体器件
US6429675B2 (en) Structure and method for probing wiring bond pads
JP5342422B2 (ja) 半導体装置およびその製造方法
JP5262945B2 (ja) 電子装置
JP4252491B2 (ja) 検査機能付きモジュール及びその検査方法。
KR19980070993A (ko) 반도체 장치 실장 구조 및 반도체 장치 실장 방법
JP4864126B2 (ja) Ｔｃｐ型半導体装置
JP2005286266A (ja) 半導体装置およびその検査方法と製造方法
JPH05129366A (ja) 集積回路用ｔａｂ実装構造
CN201477114U (zh) 电性测试模块
JP2010123910A (ja) Ｔｃｐ型半導体装置及びそのテスト方法
JP2018166171A (ja) 半導体装置の製造方法、半導体装置および半導体装置の検査装置
JP2001127256A (ja) 半導体装置
JP2011054797A (ja) Ｔｃｐ型半導体装置
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
JP4191169B2 (ja) 半導体装置及び実装体
CN216870739U (zh) 芯片测试排线及芯片测试设备
TWI770523B (zh) Ic測試電路板組合及ic測試系統
CN101114626B (zh) 晶片结构
KR100723206B1 (ko) 니들 연결용 ｐｃｂ를 구비한 프로브 카드
TW478084B (en) Flip-chip having test pad and the related method thereof
JP2007285980A (ja) プローブ装置
JP2002228686A (ja) 破損防止機能を有するコンタクトプローブ及びプローブ装置
JP2011220859A (ja) 半導体装置の試験方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100908