CN101809721A - 电介质蚀刻中的形貌控制 - Google Patents

电介质蚀刻中的形貌控制 Download PDF

Info

Publication number
CN101809721A
CN101809721A CN200880109447A CN200880109447A CN101809721A CN 101809721 A CN101809721 A CN 101809721A CN 200880109447 A CN200880109447 A CN 200880109447A CN 200880109447 A CN200880109447 A CN 200880109447A CN 101809721 A CN101809721 A CN 101809721A
Authority
CN
China
Prior art keywords
flow rate
gas flow
specific gas
cos
etchant gasses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880109447A
Other languages
English (en)
Other versions
CN101809721B (zh
Inventor
池景具
乔纳森·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN101809721A publication Critical patent/CN101809721A/zh
Application granted granted Critical
Publication of CN101809721B publication Critical patent/CN101809721B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种蚀刻电介质层的方法。该电介质层设在基片上方和具有线距图案的图案化掩模下方。该方法包括(a)提供包括CF4、COS和含氧气体的蚀刻剂气体,(b)由该蚀刻剂气体形成等离子,和(c)利用来自该蚀刻剂气体的等离子通过该掩模将该电介质层蚀刻为该线距图案。该CF4的气体流率的比率可大于所有反应性气体组分的总的气体流率的50%。该COS的气体流率可在1%和50%之间。该方法通过添加COS至该蚀刻剂气体减少该电介质层蚀刻中的弯曲。

Description

电介质蚀刻中的形貌控制
相关申请的交叉引用
本申请在35U.S.C.§119(e)的规定下要求共同待决美国临时申请No.60/975,752(主题为“PROFILE CONTROL IN DIELECTRICETCH”,递交于2007年9月27日,发明人为Chi Kyeong-Koo和Jonathan Kim)的优先权,出于多种目的而通过引用结合其全部内容。
技术领域
本发明涉及制造半导体器件过程中通过掩模蚀刻蚀刻层。更具体地,本发明涉及制造半导体器件过程中通过线距图案化掩模蚀刻电介质层。
背景技术
在半导体晶片处理过程中,使用公知的图案化和蚀刻工艺在晶片中形成半导体器件的特征。在这些(光刻)工艺中,光刻胶(PR)材料沉积在晶片上,然后暴露于经过中间掩模过滤的光线。中间掩模通常是图案化有模板特征几何结构的玻璃板,该几何结构阻止光传播透过中间掩模。
通过中间掩模后,光线接触光刻胶材料的表面。光线改变光刻胶材料的化学成分从而显影剂可以去除光刻胶材料的一部分。在正光刻胶材料的情况中,去除暴露的区域,而在负光刻胶材料的情况中,去除未暴露的区域。所以,蚀刻晶片以从不再受到该光刻胶材料保护的区域去除下层的材料,并由此在晶片中形成所需要的特征。
垂直且笔直的特征形貌是保持器件成品率所必需的。然而,有若干机制导致偏离该垂直且笔直的形貌:弯曲指的是特征的上中部变宽;颈缩指的是靠近特征的顶部变窄;锥化指的是朝向特征的底部变窄;以及扭曲指的是在特征底部的位置和方向随机偏差或者是底部形状的畸变,导致与下层的活动器件不匹配。
随着集成电路尺寸缩小,高纵横比特征蚀刻中的关键尺寸(CD)形貌控制在电介质蚀刻中变得非常有挑战性。消除会减少垂直形貌中的形貌弯曲(弯曲保护)是这种具有挑战性的问题之一。高纵横比(HAR)线距特征具有高开口深度与开口宽度比。掩模(如光刻胶掩模和/或硬掩模)用来提供这种线距图案。在本说明书和权利要求书中,高纵横比特征定义为深度与间距的比大于10∶1的特征。
发明内容
为了实现前面所述的以及根据本发明的目的,提供一种蚀刻电介质层的方法。该电介质层设在基片上方以及具有线距图案的图案化掩模下方。提供包括CF4、COS、氢氟碳化合物和含氧气体的蚀刻剂气体。由该蚀刻剂气体形成等离子。利用来自该蚀刻剂气体的等离子通过该掩模将该电介质层蚀刻成该线距图案。该CF4气体流率的比率可大于所有反应性气体组分的总的气体流率的50%。COS的气体流率可在1%和50%之间。COS的气体流率优选地在CF4的气体流率2%和20%之间,更优选地在3%和15%之间。
在本发明另一表现形式中,提供一种减少电介质层蚀刻中弯曲的方法。该电介质层设在基片上方和具有线距图案的图案化掩模下方。提供包括CF4、COS、氢氟碳化合物和含氧气体的蚀刻剂气体。CF4气体流率的比率大于所有反应性气体组分的总的气体流率的50%,COS的气体流率的比率是该CF4的气体流率的3%和15%之间。由该蚀刻剂气体形成等离子。利用来自该蚀刻剂气体的等离子通过该掩模将该电介质层蚀刻成该线距图案。
在本发明又另一表现形式中,提供一种用于蚀刻电介质层的设备。该电介质层设在基片上方以及具有线距的图案化掩模。该设备包括等离子处理室、蚀刻剂气体源和控制器。该等离子处理室包括形成等离子处理室外壳的室壁、用于在等离子处理室中支撑基片的基片支撑件、用于调节等离子处理室外壳中压力的压力调节器、提供功率至该等离子处理室外壳以维持等离子的至少一个电极、将气体提供进等离子处理室外壳的气体入口和从该等离子处理室外壳排出气体的气体出口。该蚀刻剂气体源与该气体入口流体连通,并包括CF4源、COS源和含氧气体源。该控制器以可控方式连接到该气体源和该至少一个电极。该控制器包括至少一个处理器和计算机可读介质,该介质包括用于通过该掩模将该电介质层蚀刻成该线距图案的计算机可读代码。用于蚀刻该电介质层的计算机可读代码包括用于从该蚀刻剂气体源提供包括CF4、COS、氢氟碳化合物和含氧气体的蚀刻剂气体的计算机可读代码、用于由该蚀刻剂气体生成蚀刻等离子的计算机可读代码和用于停止来自该蚀刻剂气体源的蚀刻剂气体的计算机可读代码。用于蚀刻该电介质层的计算机可读代码进一步包括用于去除该掩模的计算机可读代码。
本发明的这些和其他特征将在下面的具体描述中结合附图更详细地说明。
附图说明
在附图中,本发明作为示例而不是作为限制来说明,其中类似的参考标号指出相似的元件,其中:
图1是按照本发明一个实施例、蚀刻电介质层的工艺的高层流程图。
图2是在本发明的一个实施例中、设在基片上方和图案化掩模下方的电介质层的剖视示意图。
图3是具有使用传统的蚀刻剂气体图案化的电介质层的基片剖视图。
图4是可在本发明一个实施例中用于蚀刻的等离子处理室的示意图。
图5A-B说明适于实现用于本发明实施例的控制器的计算机系统。
图6是按照本发明一个示例、使用带有COS的蚀刻剂气体蚀刻的线距特征的形貌。
图7是使用含有COS的蚀刻剂气体蚀刻的线距特征的另一形貌。
图8示出按照本发明另一示例、根据COS添加剂的量的形貌的对比表。
具体实施方式
现在将根据其如在附图中说明的几个实施方式来具体描述本发明。在下面的描述中,阐述许多具体细节以提供对本发明的彻底理解。然而,对于本领域技术人员,显然,本发明可不利用这些具体细节的一些或者全部而实施。在有的情况下,公知的工艺步骤和/或结构没有说明,以避免不必要的混淆本发明。
为了便于理解,图1是按照本发明一个实施例、蚀刻电介质层的工艺的高层流程图。提供设在图案化掩模下方的带有电介质层的基片(步骤102)。为了便于理解本发明,图2是设在基片204上方和该图案化掩模206下方的该电介质层202的剖视示意图。该图案化掩模206包括线距图案,例如,多个由该掩模材料形成的线和这些线之间、由该图案化去除该掩模材料形成的凹槽。在本发明的这个实施例中,该基片204是硅晶片,该电介质层202是基于氧化硅的电介质材料。如SiO2、氮化硅(SiN)或四乙基原硅酸盐(TEOS)。该图案化掩模206可以是基于碳的掩模,如无定形碳掩模、光刻胶掩模、旋涂聚合物等。无定形碳类似于聚合物,但是具有更少的氢而具有更多的碳,因为其通过CVD在超过200℃的高温下沉积,因此其比聚合物更耐蚀刻。在一个具体示例中,无定形碳形成的掩模206厚度为大约220nm,TEOS形成的电介质层202厚度为大约210nm。该图案化掩模206的线条图案的宽度208(在底部部分的水平厚度)是大约54nm,在该掩模206的底部部分处的间距212(开口)的宽度210是大约20nm。因此,该图案化掩模206的掩模特征具有大约10∶1或更高的高纵横比。按照本发明一个示例,该电介质层202的蚀刻可在用来图案化该掩模206的同一等离子处理室中执行。
为了对比,图3示意性说明带有该电介质层202的基片204的剖视图,该电介质层使用CF4和O2组成的、以Ar作为载体气体的传统的蚀刻剂气体来图案化。该图案化掩模206一部分仍保留在该图案化的电介质层(所蚀刻的特征)202的顶部。如图3所示,这样一种传统的电介质蚀刻会在所蚀刻的电介质层202的形貌中产生弯曲220。在这个传统的蚀刻的示例中,所蚀刻的电介质层的顶部CD的宽度222是40.3nm,该电介质层的中间CD(变窄的部分)的宽度224是36.6nm,导致3.7nm的弯曲量。申请人发现电介质层的弯曲的形貌可通过在该蚀刻剂气体中添加COS而显著改善。因而,如图1所示,按照本发明一个实施例,提供包括CF4、COS和含氧气体的蚀刻剂气体(步骤104)。该蚀刻剂气体还可含有氢氟碳化合物和/或碳化氢。
图4是可用于该创新性蚀刻的等离子处理室300的示意图。该等离子处理室300包括限制环302、上部电极304、下部电极308、气体源310和连接到气体出口的排气泵320。在等离子处理室300内,该基片204设在该下部电极308上。该下部电极308结合合适的基片卡紧机构(例如,静电、机械夹紧等)用以夹持该基片204。该反应器顶部328结合该上部电极304,其设为正对该下部电极308。该上部电极304、下部电极308和限制环302形成受限等离子容积。气体由该气体源310提供到该受限等离子容积,并由该排气泵320通过该限制环302和排气口排出该受限等离子容积。除了帮助排出气体,该排气泵320也帮助调节压力。在这个实施例中,该气体源310包括COS源312、O2源316和碳氟化合物组分(如CF4)源318。该气体源310还可包括氢氟碳化合物和/或碳化氢组分源(未示)。该气体源310可进一步包括其他气体源,如载体气体源,以及用于在该处理室300中执行的其他工艺的气体源。
如图4所示,RF源348电气连接到该下部电极308。室壁352围绕该限制环302、该上部电极304和该下部电极308。该RF源348可包括2MHz功率源、60MHz功率源,以及可选地包括27MHz功率源。将RF功率连接到电极的不同组合是可能的。在Lam ResearchCorporation的电介质蚀刻系统的情况下,如
Figure GPA00001075246000061
系列,由Fremont,California的LAM Research CorporationTM制造,其可用于执行本发明的优选实施例,该27MHz、2MHz和60MHz功率源组成连接到该下部电极的RF功率源348,该上部电极接地。控制器335以可控方式连接到RF源348、排气泵320和该气体源310。
图5A和5B说明了一个计算机系统800,其适于实现用于本发明的实施方式的控制器335。图5A示出该计算机系统一种可能的物理形式。当然,该计算机系统可以具有从集成电路、印刷电路板和小型手持设备到巨型超级计算机的范围内的许多物理形式。计算机系统800包括监视器802、显示器804、机箱806、磁盘驱动器808、键盘810和鼠标812。磁盘814是用来与计算机系统800传入和传出数据的计算机可读介质。
图5B是计算机系统800的框图的一个例子。连接到系统总线820的是各种各样的子系统。处理器822(也称为中央处理单元,或CPU)连接到存储设备,包括存储器824。存储器824包括随机访问存储器(RAM)和只读存储器(ROM)。如本领域所公知的,ROM用作向CPU单向传输数据和指令,而RAM通常用来以双向的方式传输数据和指令。这两种类型的存储器可包括下面描述的任何合适的计算机可读介质。固定磁盘826也是双向连接到CPU822;其提供额外的数据存储并且也包括下面描述的任何计算机可读介质。固定磁盘826可用来存储程序、数据等,并且通常是次级存储介质(如硬盘),其比主存储器慢。可以理解的是保留在固定磁盘826内的信息可以在适当的情况下作为虚拟存储器以标准的方式结合在存储器824中。可移动存储器814可以采用下面描述的任何计算机可读介质的形式。
CPU822还连接到各种输入/输出设备,如显示器804、键盘810、鼠标812和扬声器830。通常,输入/输出设备可以是下面的任何一种:视频显示器、轨迹球、鼠标、键盘、麦克风、触摸显示器、转换器读卡器、磁带或纸带阅读器、书写板、触针、语音或手写识别器、生物阅读器或其他计算机。CPU822可选地可使用网络接口840连接到另一台计算机或者电信网络。利用这样的网络接口,计划在执行上述方法步骤地过程中,CPU可从网络接收信息或者向网络输出信息。此外,本发明的方法实施方式可在CPU822上单独执行或者可在如Internet的网络上与共享该处理一部分的远程CPU一起执行。
另外,本发明的实施方式进一步涉及具有计算机可读介质的计算机存储产品,在计算机可读介质上有用于执行各种计算机实现的操作的计算机代码。该介质和计算机代码可以是那些为本发明目的专门设计和构建的,或者它们可以是对于计算机软件领域技术人员来说公知并且可以得到的类型。计算机可读介质的例子包括,但不限于:磁介质,如硬盘、软盘和磁带;光介质,如CD-ROM和全息设备;磁-光介质,如光软盘;以及为了存储和执行程序代码专门配置的硬件设备,如专用集成电路(ASIC)、可编程逻辑器件(PLD)以及ROM和RAM器件。计算机代码的例子包括如由编译器生成的机器代码,以及包含高级代码的文件,该高级代码能够由计算机使用解释器来执行。计算机可读介质还可以是在载波中由计算机数据信号携带的并且表示能够被处理器执行的指令序列的计算机代码。
在本发明的一个实施例中,该蚀刻剂气体包括COS、碳氟化合物组分(优选CF4)、含氧气体和惰性气体(载体气体,如Ar)。在别的实施例中,该蚀刻剂气体还可含有氢氟碳化合物和/或碳化氢气体,以及除了CF4之外CH3、CHF3和/或CH2F2可用作碳氟化合物组分。该载体气体还可以是Ar、Xe或He。将该蚀刻剂气体通过该顶部电极304中的孔引入该等离子区域并通过施加到该通电电极308的RF功率分解成反应性等离子。优选地,该CF4的气体流率的比率大于所有反应性气体组分的总的气体流率的50%,其中反应性气体组分是参与该电介质层蚀刻的气体,通常是除了该惰性载体气体之外的所有气体。另外,COS的气体流率优选地在该CF4的气体流率的1%和50%之间,更优选地,该COS的气体流率在该CF4的气体流率的2%和20%之间。在一个优选实施例中,该COS的气体流率可在该CF4的气体流率的3%和15%之间。按照本发明一个优选实施例,该蚀刻剂气体制法可含有10sccm COS、135sccm CF4、6sccm O2和1200sccm Ar。
回头参考图1,由该蚀刻剂气体形成等离子(步骤106)。在这个示例中,该等离子室中的压强设在70mTorr。该RF源提供60MHz的250瓦特功率和2MHz的250瓦特功率。来自该蚀刻剂气体的等离子用来将线距图案蚀刻进该电介质层202,如图2B所示(步骤108)。灰化工艺可用来去除剩余的掩模206,而该基片204保持在该等离子处理室中(步骤110)。
在这个示例中,该电介质层202蚀刻成具有高纵横比的特征。在说明书和权利要求书中,高纵横比特征是高度比宽度纵横比至少10∶1的特征。
对于蚀刻基于TEOS的电介质层,执行使用等离子化学制剂的蚀刻(使用Ar/CF4/O2与COS化学制剂组成的蚀刻剂气体),并与利用不含COS的、由Ar/CF4/O2化学制剂组成的传统的蚀刻剂气体进行蚀刻对比。图6示出使用上述含有COS的蚀刻剂气体蚀刻的线距特征500的形貌。在一个具体示例中,该蚀刻剂气体包括5sccm COS、135sccm CF4、6sccm O2和1200sccm Ar,蚀刻时间132秒。在这个示例中,所蚀刻的电介质层的顶部CD的宽度502是43.2nm,所蚀刻的电介质层的中间CD(变窄的部分)的宽度504是41.1nm,导致2.1nm的弯曲量。图6示出使用上述含有增加量COS的蚀刻剂气体蚀刻的线距特征600的形貌。在这个示例中,该蚀刻剂气体包括10sccmCOS、135sccm CF4、6sccm O2和1200sccm Ar,蚀刻时间为148秒。在这个示例中,所蚀刻的电介质层的顶部CD的宽度602是43.2nm,所蚀刻的电介质层的中间CD(变窄的部分)的宽度604是43.2nm,导致弯曲量基本为零。图8示出根据该COS添加剂的量的形貌的对比表。
不希望受限于理论,相信随着特征形成,也形成聚合物以保护该特征的侧壁,其中该聚合物侧壁帮助减少弯曲。该碳氟化合物(优选地CF4)或氢氟碳化合物组分可用来提供该侧壁聚合物。在高纵横比蚀刻期间,相信保护性聚合物侧壁会被离子轰击蚀刻掉不同的部分,这导致弯曲。相信与碳键合的硫(其从COS直接添加至等离子)与该侧壁聚合物结合并使得该侧壁聚合物更耐蚀刻。
相信在将线距图案蚀刻进电介质层中使用CF4作为主蚀刻剂比使用C4F6(其通常用来蚀刻过孔或触点)更可取。相比C/F比为1∶4的CF4,使用具有更高C/F比的气体(如C4F8(1∶2)或C4F6(2∶3))导致线条特征的垂直形貌更加锥化。即,该特征(开口)底部的宽度小于该特征的顶部。所以,为了控制该线距图案蚀刻中的锥化,优选使用CF4作为主蚀刻剂。例如,优选的蚀刻剂气体包含超过蚀刻剂总流量50%的CF4。当然,该形貌和/或CD还可通过添加气体控制,如CxHy或CxHyFz
本发明其他实施例中,该蚀刻层可以是不掺杂的或掺杂二氧化硅(例如TEOS、PE-TEOS、BPSG、FSG等)、氮化硅(SixNy)、或低-k电介质,其可以是基于有机物或者基于氧化硅。可使用本发明蚀刻的、基于有机物的低-k电介质的一个示例是SiLK。可使用本发明蚀刻的、硅氧化物低-k电介质的一个示例是有机硅酸盐玻璃(OSG)。
尽管本发明依照多个实施方式描述,但是存在落入本发明范围内的改变、置换和各种替代等同物。还应当注意,有许多实现本发明方法和设备的可选方式。所以,其意图是下面所附的权利要求解释为包括所有这样的落入本发明主旨和范围内的改变、置换和各种替代等同物。

Claims (36)

1.一种蚀刻电介质层的方法,该电介质层设在基片上方和具有线距图案的图案化掩模下方,该方法包括:
提供包括CF4、COS和含氧气体的蚀刻剂气体;
由该蚀刻剂气体形成等离子;以及
利用来自该蚀刻剂气体的等离子通过该掩模将该电介质层蚀刻成该线距图案。
2.根据权利要求1所述的方法,其中CF4的气体流率的比率大于所有反应性气体组分的总的气体流率的50%。
3.根据权利要求1或2所述的方法,其中COS的气体流率在该CF4的气体流率的1%和50%之间。
4.根据权利要求1-3任一项所述的方法,其中该COS的气体流率在该CF4的气体流率的2%和20%之间。
5.根据权利要求1-4任一项所述的方法,其中该COS的气体流率在该CF4的气体流率的3%和15%之间。
6.根据权利要求1-5任一项所述的方法,其中该蚀刻剂气体进一步包括Ar、He或Xe或其混合物之一作为载体气体。
7.根据权利要求1-6任一项所述的方法,其中该蚀刻剂气体进一步包括氢氟碳化合物气体。
8.根据权利要求1-7所述的方法,其中该电介质层是SiN、SiO2或四乙基原硅酸盐(TEOS)之一。
9.一种减少电介质层蚀刻中弯曲的方法,该电介质层设在基片上方和具有线距图案的图案化掩模下方,该方法包括:
提供包括CF4、COS和含氧气体的蚀刻剂气体,CF4的气体流率的比率大于所有反应性气体组分的总的气体流率的50%,COS的气体流率的比率在该CF4的气体流率3%和15%之间;
由该蚀刻剂气体形成等离子;以及
利用该来自该蚀刻剂气体的等离子通过该掩模将该电介质层蚀刻成该线距图案。
10.根据权利要求9所述的方法,其中该蚀刻剂气体进一步包括Ar、He或Xe或其混合物之一作为载体气体。
11.根据权利要求9或10所述的方法,其中该蚀刻剂气体进一步包括氢氟碳化合物气体。
12.根据权利要求9-11任一项所述的方法,其中该电介质层是SiN、SiO2或四乙基原硅酸盐(TEOS)之一。
13.用于蚀刻电介质层的设备,该电介质层设在基片上方和具有线距的图案化掩模下方,该设备包括:
等离子处理室,包括:
形成该等离子处理室外壳的室壁;
用于在该等离子处理室中支撑基片的基片支撑件;
用于调节该等离子处理室外壳中压力的压力调节器;
提供功率至该等离子处理室外壳以维持等离子的至少一个电极;
将气体提供进该等离子处理室外壳的气体入口;以及
从该等离子处理室外壳排出气体的气体出口;与该气体入口流体连通的蚀刻剂气体源,包括;
CF4源;
COS源;以及
含氧气体源;
以可控方式连接到该气体源和该至少一个电极的控制器,包括:
至少一个处理器;以及
计算机可读介质包括:
将该电介质层通过该掩模蚀刻成该线距图案的计算机可读代码,其中计算机可读代码包括:
用于从该蚀刻剂气体源提供包括CF4、COS和含氧气体的蚀刻剂气体的计算机可读代码;
用于由该蚀刻剂气体生成蚀刻等离子的计算机可读代码;以及
用于停止来自该蚀刻剂气体源的蚀刻剂气体的计算机可读代码;以及
用于去除该掩模的计算机可读代码。
14.根据权利要求13所述的设备,其中用于提供该蚀刻剂气体的计算机可读代码包括:
用于控制CF4的气体流率的比率大于所有反应性气体组分的总的气体流率的50%的计算机可读代码。
15.根据权利要求13或14所述的设备,其中用于提供该蚀刻剂气体的计算机可读代码包括:
用于控制COS的气体流率在该CF4的气体流率的1%和50%之间的计算机可读代码。
16.根据权利要求13-15任一项所述的设备,其中用于提供该蚀刻剂气体的计算机可读代码包括:
用于控制COS的气体流率在该CF4的气体流率的2%和20%之间的计算机可读代码。
17.根据权利要求13-16任一项所述的设备,其中用于提供该蚀刻剂气体的计算机可读代码包括:
用于控制COS的气体流率在该CF4的气体流率的3%和15%之间的计算机可读代码。
18.一种蚀刻电介质层的设备,该电介质层设在基片上方和具有线距图案的图案化掩模下方,该设备包括:
用于提供包括CF4、COS和含氧气体的蚀刻剂气体装置;
用于由该蚀刻剂气体形成等离子的装置;以及
用于利用来自该蚀刻剂气体的等离子通过该掩模将该电介质层蚀刻成该线距图案的装置。
19.根据权利要求18所述的设备,其中用于提供蚀刻剂气体的装置包括:
用于控制CF4的气体流率从而其比率大于所有反应性气体组分的总的气体流率的50%的装置。
20.根据权利要求18或19所述的设备,其中用于提供蚀刻剂气体的装置进一步包括:
用于控制COS的气体流率在该CF4的气体流率的1%和50%之间的装置。
21.根据权利要求18-20任一项所述的设备,其中用于提供蚀刻剂气体的装置进一步包括:
用于控制该COS的气体流率在该CF4的气体流率的2%和20%之间的装置。
22.根据权利要求18-21任一项所述的设备,其中用于提供蚀刻剂气体的装置进一步包括:
用于控制该COS的气体流率在该CF4的气体流率的3%和15%之间的装置。
23.根据权利要求2所述的方法,其中COS的气体流率在该CF4的气体流率的1%和50%之间。
24.根据权利要求23所述的方法,其中该COS的气体流率在该CF4的气体流率的2%和20%之间。
25.根据权利要求24所述的方法,其中该COS的气体流率在该CF4的气体流率的3%和15%之间。
26.根据权利要求2所述的方法,其中该蚀刻剂气体进一步包括Ar、He或Xe或其混合物之一作为载体气体。
27.根据权利要求2所述的方法,其中该蚀刻剂气体进一步包括氢氟碳化合物气体。
28.根据权利要求2所述的方法,其中该电介质层是SiN、SiO2或四乙基原硅酸盐(TEOS)之一。
29.根据权利要求9所述的方法,其中该蚀刻剂气体进一步包括氢氟碳化合物气体。
30.根据权利要求9所述的方法,其中该电介质层是SiN、SiO2或四乙基原硅酸盐(TEOS)之一。
31.根据权利要求14所述的设备,其中用于提供该蚀刻剂气体的计算机可读代码包括:
用于控制COS的气体流率在该CF4的气体流率的1%和50%之间的计算机可读代码。
32.根据权利要求31所述的设备,其中用于提供该蚀刻剂气体的计算机可读代码包括:
用于控制COS的气体流率在该CF4的气体流率的2%和20%之间计算机可读代码。
33.根据权利要求32所述的设备,其中用于提供该蚀刻剂气体的计算机可读代码包括:
用于控制COS的气体流率在该CF4的气体流率的3%和15%之间的计算机可读代码。
34.根据权利要求19所述的设备,其中用于提供蚀刻剂气体的装置进一步包括:
用于控制COS的气体流率在该CF4的气体流率的1%和50%之间的装置。
35.根据权利要求34所述的设备,其中用于提供蚀刻剂气体的装置进一步包括:
用于控制该COS的气体流率在该CF4的气体流率的2%和20%之间的装置。
36.根据权利要求35所述的设备,其中用于提供蚀刻剂气体的装置进一步包括:
用于控制该COS的气体流率在该CF4的气体流率的3%和15%之间的装置。
CN2008801094475A 2007-09-27 2008-09-16 电介质蚀刻中的形貌控制 Expired - Fee Related CN101809721B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US97575207P 2007-09-27 2007-09-27
US60/975,752 2007-09-27
PCT/US2008/076542 WO2009042453A2 (en) 2007-09-27 2008-09-16 Profile control in dielectric etch

Publications (2)

Publication Number Publication Date
CN101809721A true CN101809721A (zh) 2010-08-18
CN101809721B CN101809721B (zh) 2013-03-06

Family

ID=40512082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801094475A Expired - Fee Related CN101809721B (zh) 2007-09-27 2008-09-16 电介质蚀刻中的形貌控制

Country Status (5)

Country Link
US (1) US8501627B2 (zh)
KR (1) KR101528947B1 (zh)
CN (1) CN101809721B (zh)
TW (1) TWI456656B (zh)
WO (1) WO2009042453A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200080A (ja) * 2008-02-19 2009-09-03 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US8394722B2 (en) * 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control
KR102333443B1 (ko) 2014-10-24 2021-12-02 삼성전자주식회사 반도체 소자의 제조 방법
KR20160119329A (ko) 2015-04-02 2016-10-13 삼성전자주식회사 반도체 소자의 미세패턴 형성방법
US9673058B1 (en) * 2016-03-14 2017-06-06 Lam Research Corporation Method for etching features in dielectric layers
CN109997212B (zh) 2016-11-29 2023-06-13 朗姆研究公司 在有机层蚀刻中生成竖直轮廓的方法
US9941123B1 (en) * 2017-04-10 2018-04-10 Lam Research Corporation Post etch treatment to prevent pattern collapse
US10600648B2 (en) * 2017-04-20 2020-03-24 Lam Research Corporation Silicon-based deposition for semiconductor processing
CN112368805A (zh) 2018-12-18 2021-02-12 玛特森技术公司 使用含硫工艺气体的含碳硬掩模去除工艺
KR20220010648A (ko) 2020-07-16 2022-01-26 삼성전자주식회사 플라즈마 식각 장치, 플라즈마 식각 방법 및 그를 포함하는 반도체 소자의 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4208241A (en) * 1978-07-31 1980-06-17 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
JP3220992B2 (ja) 1991-01-22 2001-10-22 ソニー株式会社 ドライエッチング方法
FR2673763A1 (fr) 1991-03-06 1992-09-11 Centre Nat Rech Scient Procede de gravure anisotrope des polymeres par plasma.
JPH04354331A (ja) 1991-05-31 1992-12-08 Sony Corp ドライエッチング方法
JP3116569B2 (ja) * 1992-06-29 2000-12-11 ソニー株式会社 ドライエッチング方法
WO1997024750A1 (en) 1995-12-29 1997-07-10 Trikon Technologies, Inc. Method for etching silicon dioxide using unsaturated fluorocarbons
US5804088A (en) * 1996-07-12 1998-09-08 Texas Instruments Incorporated Intermediate layer lithography
WO1998032162A1 (fr) 1997-01-21 1998-07-23 Matsushita Electric Industrial Co., Ltd. Procede de formation de configuration
US6057239A (en) * 1997-12-17 2000-05-02 Advanced Micro Devices, Inc. Dual damascene process using sacrificial spin-on materials
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
JP2000277494A (ja) 1999-03-26 2000-10-06 Sony Corp 有機系反射防止膜のエッチング方法および半導体装置の製造方法
JP2000306884A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp プラズマ処理装置およびプラズマ処理方法
TW463307B (en) * 2000-06-29 2001-11-11 Mosel Vitelic Inc Manufacturing method of dual damascene structure
KR20020075005A (ko) * 2001-03-23 2002-10-04 삼성전자 주식회사 반도체 장치의 콘택 홀 형성 방법
US6630407B2 (en) * 2001-03-30 2003-10-07 Lam Research Corporation Plasma etching of organic antireflective coating
US6746961B2 (en) * 2001-06-19 2004-06-08 Lam Research Corporation Plasma etching of dielectric layer with etch profile control
JP3883470B2 (ja) * 2002-05-14 2007-02-21 沖電気工業株式会社 半導体装置の製造方法
JP3913145B2 (ja) 2002-08-28 2007-05-09 松下電器産業株式会社 パターン形成方法
JP4034164B2 (ja) * 2002-10-28 2008-01-16 富士通株式会社 微細パターンの作製方法及び半導体装置の製造方法
JP2004363150A (ja) 2003-06-02 2004-12-24 Matsushita Electric Ind Co Ltd パターン形成方法
US7316785B2 (en) * 2004-06-30 2008-01-08 Lam Research Corporation Methods and apparatus for the optimization of etch resistance in a plasma processing system
US7271106B2 (en) * 2004-08-31 2007-09-18 Micron Technology, Inc. Critical dimension control for integrated circuits
US7645707B2 (en) * 2005-03-30 2010-01-12 Lam Research Corporation Etch profile control
US7566664B2 (en) * 2006-08-02 2009-07-28 Qualcomm Mems Technologies, Inc. Selective etching of MEMS using gaseous halides and reactive co-etchants
CN101809723B (zh) * 2007-09-27 2012-04-04 朗姆研究公司 蚀刻蚀刻层的方法和装置
US8133819B2 (en) * 2008-02-21 2012-03-13 Applied Materials, Inc. Plasma etching carbonaceous layers with sulfur-based etchants

Also Published As

Publication number Publication date
WO2009042453A3 (en) 2009-06-11
WO2009042453A2 (en) 2009-04-02
TW200933734A (en) 2009-08-01
US8501627B2 (en) 2013-08-06
TWI456656B (zh) 2014-10-11
KR20100088128A (ko) 2010-08-06
US20110053379A1 (en) 2011-03-03
KR101528947B1 (ko) 2015-06-15
CN101809721B (zh) 2013-03-06

Similar Documents

Publication Publication Date Title
CN101809721B (zh) 电介质蚀刻中的形貌控制
CN101506939B (zh) 在斜面蚀刻处理期间避免低k损伤
US7645707B2 (en) Etch profile control
CN103105744A (zh) 具有减小的线条边缘粗糙度的蚀刻特征
CN101971291B (zh) 双掩模自对准双图案化技术(SaDPT)工艺
CN101726993B (zh) 双层、三层掩模cd控制
CN101675505B (zh) 硬掩模开口以及利用硬掩模开口的蚀刻形貌控制
CN101371336B (zh) 鳍结构成形
US7429533B2 (en) Pitch reduction
US8304262B2 (en) Wiggling control for pseudo-hardmask
CN105390390A (zh) 无限选择性的光刻胶掩膜蚀刻
CN101971301B (zh) 利用稀有气体等离子的线宽粗糙度改进
CN101809723B (zh) 蚀刻蚀刻层的方法和装置
KR20100106347A (ko) 산화물 스페이서를 이용한 피치 감소
CN102318037B (zh) 利用arc层打开的cd偏置负载控制
CN101278381A (zh) 垂直形貌修整
US20070181530A1 (en) Reducing line edge roughness
CN101882580B (zh) 具有减少的低k介电损伤的剥除
TWI579910B (zh) 利用三層遮罩進行蝕刻時對於線彎曲及偏斜之防止
US7341953B2 (en) Mask profile control for controlling feature profile
KR20120122908A (ko) 3 중층 마스크를 이용하는 에칭에 대한 라인 벤딩 및 틸팅 예방

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130306

Termination date: 20140916

EXPY Termination of patent right or utility model