CN101800243A - 具有双栅极结构的沟槽型双扩散金属氧化物半导体晶体管 - Google Patents
具有双栅极结构的沟槽型双扩散金属氧化物半导体晶体管 Download PDFInfo
- Publication number
- CN101800243A CN101800243A CN200910203089A CN200910203089A CN101800243A CN 101800243 A CN101800243 A CN 101800243A CN 200910203089 A CN200910203089 A CN 200910203089A CN 200910203089 A CN200910203089 A CN 200910203089A CN 101800243 A CN101800243 A CN 101800243A
- Authority
- CN
- China
- Prior art keywords
- groove
- tagma
- dmos transistor
- insulating barrier
- conductive electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 230000004888 barrier function Effects 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- 238000007789 sealing Methods 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 210000000746 body region Anatomy 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 32
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
提出了一种沟槽型DMOS晶体管单元，它是在第一种导电类型的衬底上形成的。具有第二种导电类型的体区位于衬底上。至少一个沟槽通过体区和衬底延伸。一个绝缘层镶衬沟槽。该绝缘层包括在一个界面上相互接触的第一和第二个部分。绝缘层的第一部分的层面的厚度比第二部分大。界面的深度位于体区下边界之上。在沟槽里形成一个导电电极，使它覆盖在绝缘层之上。在与沟槽相邻的体区里形成第一种导电类型的源区。
Description
发明领域
本发明一般涉及MOSFET晶体管，主要涉及具有沟槽结构的DMOS晶体管。
发明的背景
DMOS(双扩散的金属氧化物半导体)晶体管是一种MOSFET(金属半导体场效应管)，它在同一边用两个连续的扩散步骤而形成了晶体管区域。DMOS晶体管的一般应用是为电源集成电路应用提供高电压、高电流的功率晶体管。当要求低的正向电压降时，DMOS晶体管提供每个单元区域更高的电流。
一个典型的离散DMOS电路包括两个或多个单独的并行制造的DMOS晶体管单元。该单独的DMOS晶体管单元分享一个共同的漏接触区(衬底)，同时它们的源极都被用金属短接在一起，它们的栅极被用多晶硅短接在一起。这样，即使离散的DMOS电路是由小的晶体管矩阵构成的，它的作用就象一个大的晶体管一样。对于一个离散DMOS电路，当晶体管矩阵被栅极打开时，它希望能够最大化每个单元区域的导电性。当单独的DMOS晶体管单元的形状是典型的长方形时，它们通常有一个开口的或封闭的单元几何结构。
一个特殊类型的DMOS晶体管就是所谓的沟槽型DMOS晶体管，它的沟道是垂直形成的，且栅极在延伸在源极和漏极间的沟槽中形成。具有薄的氧化层并填充了多晶硅的沟槽，允许小的阻塞电流流过且提供特定的低值导通电阻。沟槽型DMOS晶体管的例子公开在美国专利5072266、5541425和5866931中。
一个例子是显示在图1的横切面图中的现有技术的低电压沟槽型DMOS晶体管。如图1所示，沟槽型DMOS晶体管10包括重掺杂的衬底11，在其上面形成了一个比衬底11掺杂轻的外延层12。金属层13在衬底11的底部形成，允许在衬底11上形成电触点14。正如本领域技术人员所知道的，DMOS晶体管也包括源极区域16a、16b、16c和16d，以及体区15a、15b。外延区域12作为漏极。衬底11相对较多地掺杂了N型掺杂物，外延层12相对较少地掺杂了N型掺杂物，源极区域16a、16b、16c和16d相对较多地掺杂了N型掺杂物，体区15a、15b相对较多地掺杂了P型掺杂物。掺杂的多晶硅栅电极在沟槽中形成，并且通过在底座上和包含栅极18的沟槽侧形成的栅电介质层17与其他的区域电绝缘。该沟槽延伸进重掺杂衬底11以减少因为通过轻掺杂外延层12的载流子的移动而产生的电阻，但是这种结构也限制了晶体管漏极和源极间的击穿电压。漏极14被连接在衬底11的背面，源极22被连接到源极区域16和体区15，栅极19连接到填充沟槽的多晶硅18。
在图1中所示的DMOS晶体管中，在器件的导通电阻和它的漏源击穿电压间有一个折衷。当沟槽的深度增加时，因沿着沟槽侧墙形成了一个累积层使导通电阻减小。然而，漏源击穿电压随着沟槽深度的增加而下降。后一种趋向的发生是因为当衬底和沟槽底部的距离减小时，在施加的反向偏置电压时，耗尽层沿着沟槽延伸不能扩展。其结果是，电场被集中在沟槽一角的底部，并且击穿发生在这一点上。当通过增加沟槽内衬的栅极氧化层的厚度时电场可被减小，这对器件的导通电阻有负面影响。
Y.Baba等在1992年的ISPSD&IC期刊(第300页)公开了一种具有相对较低的导通电阻和较高的漏源击穿电压的沟槽型晶体管。有这种特性的晶体管是通过在沟槽的底部有一厚的栅极氧化层和沿着沟槽上部的侧面有一较薄的栅极氧化层来提供双栅极氧化结构而实现的。这种排列在器件的导通电阻和它的漏源击穿电压间提供了一种更优化的折衷方法。特别地，当沟槽足够深以至器件的导通电阻十分低时，栅极氧化区域的厚度增加，它可更有效地减小沟槽底部的电场。然而，残留的栅极氧化层有一个减小了的厚度以至对导通电阻的影响很小。
前述参考文献给出了沟槽型DMOS晶体管的一个缺点是产生双栅极氧化结构是很困难的，特别是在当沟槽宽度变得很窄时高的晶体管单元密度情况下。图1所示的器件的另外一个缺点是在高的开关速度下，由于栅极电荷，它的开关损耗会相当大并导致电容的增大。
相应地，希望提供制作简单的具有双栅极氧化结构的沟槽型DMOS晶体管，特别是在当沟槽变得窄时高的沟槽单元密度情况下，具有降低的栅极电荷从而减小开关损耗。
发明的概述
根据本发明，一个沟槽型DMOS晶体管单元形成在第一种导电型的衬底上。第二种导电类型的体区位于该衬底上。至少一个沟槽通过体区和衬底延伸。一个绝缘层镶衬沟槽。该绝缘层包括在界面互相接触第一和第二部分。绝缘层的第一部分的层面比第二部分厚。该界面的深度位于体区下边界之上。导电电极在沟槽中形成以至它可以覆盖绝缘层。第一种导电类型的源极区域在邻接沟槽的体区中形成。
按照本发明的一方面，该界面的深度位于体区的上下边界之间。
按照本发明的另一方面，导电电极由多晶硅形成。作为选择，导电电极可全部或部分由硅化物形成。
按照本发明的另一方面，绝缘层是氧化物层。
根据本发明的另一方面，提供了一种沟槽型DMOS晶体管，它包括在第一种导电类型的衬底上的形成的多个独立的沟槽型DMOS晶体管单元。每一个单独的沟槽型DMOS晶体管单元包括一个位于衬底上的具有第二种导电类型的体区。至少一个沟槽通过体区和衬底延伸。绝缘层镶衬沟槽。该绝缘层包括在界面上互相接触的第一和第二部分。绝缘层的第一部分的层面比第二部分厚。该界面位于体区下边界之上的一个位置。导电电极在沟槽中形成以至它可以覆盖绝缘层。第一种导电类型的源极区域在邻接沟槽的体区中形成。
根据本发明的另一方面，至少一个单独的沟槽型DMOS晶体管单元具有封闭的单元几何结构。作为选择，至少一个单独的沟槽型DMOS晶体管单元具有开口的单元几何结构。
附图的简要说明
图1是一个传统的DMOS晶体管的横截面图。
图2是另一个传统的采用双栅极结构的DMOS晶体管的横截面图。
图3是根据本发明构造的DMOS晶体管的一个实施例的横截面图。
图4是当在栅极和源极间施加的反向偏置电压是10V和4.5V时，图3中所示DMOS晶体管的导通电阻的一个模拟显示。
详细说明
图2是一个在前面引用的Y.Baba等文献公开的具有双氧化栅极结构的传统的DMOS晶体管。沟槽型DMOS晶体管110包括重掺杂的衬底111，在其上面形成了比衬底掺杂轻得到的外延层112。在衬底111的底部形成的金属层113，允许在衬底111上形成电触点114。DMOS晶体管也包括源极区域116a、116b、116c和116d，及体区115a和115b。外延区域112作为漏极。在图2所示的例子中，衬底111相对较多地掺杂了N型掺杂物，外延层112相对较轻地掺杂了N型掺杂物，源极区域116a、116b、116c和116d相对较多地掺杂了N型掺杂物，体区115a和115b相对较多地掺杂了P型掺杂物。掺杂的多晶硅栅极在沟槽中形成，并且通过在底座上形成的栅电介质层117和包含栅极118的沟槽侧与其他的区域电绝缘。沟槽延伸进重掺杂的衬底111以减少由于通过轻掺杂外延层112的载流子的移动而产生的电阻，但是如前所述，这种结构也限制了晶体管漏极和源极间的击穿电压。这个问题在图2中通过规定厚氧化层125来增加沟槽底部的栅极氧化层的厚度和规定薄氧化层127来减少沟槽上部的栅极氧化层的厚度而缓解。如图所示，在厚栅极氧化层125和薄栅极氧化层127间的界面位于外延层112中。这种结构的结果是，沟槽底部的电场被减小，因此增加了漏源间的击穿电压，同时由于厚的栅极氧化层125没有延伸穿过整个沟槽而使导通电阻保持较小。最后，该器件通过连接漏电极114到衬底111的背面，连接源电极122到源极区域116和体区115，以及连接栅电极119到填充沟槽的多晶硅118这种传统的方法来完成。
图2中所示的双栅极结构是使用如下处理步骤来制作的。首先，在源极区域116和体区115通过扩散已经在外延层112中形成后，来蚀刻沟槽。第二步，厚的栅极氧化层125通过与沟槽相邻的第一多晶硅层130的沉积由随后的化学气相沉积(CVD)来形成。然后厚的氧化层125被深蚀刻至低于体区的深度以确定界面129。最后，薄氧化层127通过第二多晶硅层131的沉积来随后沉积形成。第一和第二多晶硅层130和131构成栅电极118。
深蚀刻厚的栅氧化层125的步骤对窄和深的沟槽是一个问题。也就是，当沟槽有大的斜率时，蚀刻是困难的。这个问题是因为使用湿蚀刻产生的，并且在深的沟槽中连续清洗蚀刻剂是困难的。例如，对宽度小于0.5微米的沟槽，要形成图2中所示的栅极结构是不现实的。
本发明发现这个制造问题可通过修改图2中所示的双栅极结果来缓解，以至于使在厚和薄的栅极氧化层间的界面129位于体区115a和115b的底部区域之上的一个深度。图3是本发明的一个实施例，在图2和图3中相同的元件使用相同的参考数字。更特别地，在图3所示的本发明的实施例中，界面129位于体区115的上边界135和体区115的底部边界133之间的一个深度上。换句话说，在本发明的结构中调整界面129的位置使得当形成薄氧化层127时，厚栅极氧化层125不需要深蚀刻到一个不实际的深度。与图3中的结构对比，图2所示的现有技术的结构将界面129放置在对应于外延层112的深度而不是对应体区115a和115b。
因厚氧化层125的一部分必须深蚀刻使得薄氧化层127的形成不会延伸至和沟槽一样深，本发明比现有技术的结构容易制造。相应地，当沟槽有大的斜率时而引起的与蚀刻厚氧化层有关的问题被减小，以至于在本发明中，在蚀刻问题出现前沟槽就能做得相对较窄。此外，发明者吃惊地发现本发明的结构在导通电阻和漏源击穿电压间提供了一个更优化的折衷方案。更重要的是，本发明的一个主要优点是因为被厚氧化层125占据的整个栅极氧化层的哪部分相对于图2所示的现有技术的结构增加了，器件的栅极到漏极的电荷和它的电容减少了，并且对导通电阻没有负面影响。如前所述，这有利地减少了器件的开关损耗。
图3所示的发明的DMOS器件可使用任何一种传统的处理技术制造。特别是双栅极结构可根据前面提到的关于图2中结构和在Y.Baba等文献中公开的处理步骤来制造。在这个参考文献中，当薄氧化层127形成时，厚氧化层125被深蚀刻直到它被消除，然后一个随后的氧化层被沉积而形成薄氧化层127。当本发明使用这个技术，它也可使用另一种技术，厚氧化层127被深蚀刻刚刚够形成薄氧化层125。用这种方法能避免第二氧化沉积步骤，而氧化层125和127都在一个单独的沉积中形成。
图4是模拟结果，说明当施加在和源极间的栅极偏置电压为10V和4.5V时，本发明的结构的导通电阻(归一化到均匀的氧化层700埃厚)。在图4中，横坐标表示界面129在的沟槽中的位置，它是2微米深。也就是说，零深度对应于没有薄氧化层的结构，2微米的深度对应于没有厚氧化层的结构。图4说明，界面位于体区115之下的深度是没有任何益处的，因为在这个位置下对比界面位于体区115的上边界135和下边界133间时，导通电阻并没有显著减小。然而，假如界面位于体区的上边界135之上时，在低的栅源击穿电压时导通电阻明显地减小。
在本发明的一个可选实现例中，在薄氧化层127后沉积的栅电极的第二多晶硅层131，是由硅形成的而不是多晶硅。作为选择，第一多晶硅层130或甚至两个多晶硅层130和131都可由硅代替。优选地采用硅是因为它相对于多晶硅减小了阻抗，因此它有利于减小开关损耗。这种配置增加了所得到的器件的开关速度。
虽然在这里各种不同的实现方法被特别地举例说明和描述，可以理解由上述教导所包括的本发明的修改和变化将在附加的权利要求范围中，而不会背离本发明的精神和保护范围。例如，本发明的方法可用于形成一个沟槽型DMOS，但在其中各种半导体区域的导电性与这里所描述的相反。
Claims (17)
1.一种沟槽型DMOS晶体管单元，包括：
第一种导电类型的衬底；
在所述衬底上的体区，所述体区具有第二种导电类型；
通过所述体区和所述衬底延伸的至少一个沟槽；
镶衬所述沟槽的绝缘层，所述绝缘层包括沿所述沟槽每个侧面的侧面部分和沿所述沟槽询问部分的底部部分，每个侧面部分具有在界面上相互接触的第一和第二部分，所述第一部分整体的厚度大于所述第二部分整体的厚度，并且所述界面的深度位于所述体区下边界之上；
覆盖所述绝缘层的所述沟槽中的导电电极；以及
和沟槽相邻的所述体区里的所述第一种导电类型的源区。
2.如权利要求1所述的DMOS晶体管单元，进一步包括位于所述衬底表面上和所述体区相对的漏电极。
3.如权利要求1所述的DMOS晶体管单元，其中所述的绝缘层是氧化层。
4.如权利要求1所述的DMOS晶体管单元，其中所述导电电极包括多晶硅。
5.如权利要求1所述的DMOS晶体管单元，其中所述界面位于所述体区的上边界与下边界之间的深度。
6.如权利要求1所述的DMOS晶体管单元，其中所述导电电极包括多晶硅和硅化物层。
7.一种沟槽型DMOS晶体管结构，所述沟槽型DMOS晶体管结构包括在第一种导电类型的衬底上形成的多个单独的沟槽型DMOS晶体管单元，每一个所述单独的沟槽型DMOS晶体管单元包括：
在所述衬底上的体区，所述体区具有第二种导电类型；
通过所述体区和所述衬底延伸的至少一个沟槽；
镶衬所述沟槽的绝缘层，所述绝缘层包括沿所述沟槽每个侧面的侧面部分和沿所述沟槽底部部分的底部部分，每个侧面部分具有在界面上相互接触的第一和第二部分，所述第一部分整体的厚度大于所述第二部分整体的厚度，并且所述界面的深度位于所述体区下边界之上；
覆盖所述绝缘层的所述沟槽中的导电电极；以及
和所述沟槽相邻的所述体区里的所述第一种导电类型的源区。
8.如权利要求7所述DMOS晶体管结构，进一步包括位于所述衬底表面和所述体区相对的漏电极。
9.如权利要求7所述DMOS晶体管结构，其中所述绝缘层是氧化层。
10.如权利要求7所述DMOS晶体管结构，其中所述导电电极包括多晶硅。
11.如权利要求7所述DMOS晶体管结构，其中所述界面的深度位于所述体区的上边界与下边界之间。
12.如权利要求7所述DMOS晶体管结构，其中所述导电电极包括多晶硅和硅化物层。
13.如权利要求7所述DMOS晶体管结构，其中所述沟槽型DMOS晶体管单元的至少一个具有封闭的单元几何形状。
14.如权利要求7所述DMOS晶体管结构，其中所述沟槽型DMOS晶体管单元的至少一个具有开口的单元几何形状。
15.一种形成沟槽型DMOS的方法，包括下列步骤：
提供包括第一种导电类型的衬底和第二种导电类型的体区的物品，所述物品具有通过所述体区和所述衬底延伸的沟槽；
在所述沟槽上沉积绝缘层，所述绝缘层镶衬所述沟槽，并且所述绝缘层包括沿所述沟槽每个侧面的侧面部分和沿所述沟槽底部部分的底部部分，每个侧面部分具有在界面上相互接触的第一和第二部分，所述第一部分整体的厚度大于所述第二部分整体的厚度，以及所述界面的深度位于所述体区下边界之上；
在所述沟槽上形成导电电极；以及
在所述体区里形成所述第一种导电类型的源区。
16.如权利要求15所述方法，其中所述绝缘层的沉积使得所述界面的深度位于所述体区的上边界与下边界之间。
17.如权利要求15所述方法，其中沉积绝缘层和形成导电电极的步骤包括以下步骤：
沉积第一绝缘层；
沉积第一导电电极层；
蚀刻所述第一绝缘层的部分，以划定所述绝缘层的第一和第二部分；以及
在所述第一导电电极层上沉积第二导电电极层，所述第一和第二导电电极层形成所述导电电极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US53113800A | 2000-03-17 | 2000-03-17 | |
| US09/531,138 | 2000-03-17 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN01806740A Division CN1428007A (zh) | 2000-03-17 | 2001-03-16 | 具有双栅极结构的沟槽型双扩散金属氧化物半导体晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101800243A true CN101800243A (zh) | 2010-08-11 |
| CN101800243B CN101800243B (zh) | 2012-11-07 |
Family
ID=24116395
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN01806740A Pending CN1428007A (zh) | 2000-03-17 | 2001-03-16 | 具有双栅极结构的沟槽型双扩散金属氧化物半导体晶体管 |
| CN2009102030890A Expired - Fee Related CN101800243B (zh) | 2000-03-17 | 2001-03-16 | 双栅极结构沟槽型dmos晶体管制造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN01806740A Pending CN1428007A (zh) | 2000-03-17 | 2001-03-16 | 具有双栅极结构的沟槽型双扩散金属氧化物半导体晶体管 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6518127B2 (zh) |
| EP (1) | EP1269549B1 (zh) |
| JP (1) | JP5081358B2 (zh) |
| KR (1) | KR100766874B1 (zh) |
| CN (2) | CN1428007A (zh) |
| AU (1) | AU5172001A (zh) |
| DE (1) | DE60140350D1 (zh) |
| TW (1) | TW479363B (zh) |
| WO (1) | WO2001071817A2 (zh) |
Families Citing this family (60)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6433385B1 (en) * | 1999-05-19 | 2002-08-13 | Fairchild Semiconductor Corporation | MOS-gated power device having segmented trench and extended doping zone and process for forming same |
| US7745289B2 (en) * | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
| US6710403B2 (en) | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
| US7132712B2 (en) * | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
| US6916745B2 (en) | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
| US6818513B2 (en) | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
| US6803626B2 (en) | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
| JP4073176B2 (ja) * | 2001-04-02 | 2008-04-09 | 新電元工業株式会社 | 半導体装置およびその製造方法 |
| JP4421144B2 (ja) * | 2001-06-29 | 2010-02-24 | 株式会社東芝 | 半導体装置 |
| DE10131705B4 (de) * | 2001-06-29 | 2010-03-18 | Atmel Automotive Gmbh | Verfahren zur Herstellung eines DMOS-Transistors |
| DE10210138B4 (de) * | 2002-03-07 | 2005-07-21 | Infineon Technologies Ag | Durch Feldeffekt steuerbares vertikales Halbleiterbauelement und Verfahren zu seiner Herstellung |
| US7091573B2 (en) | 2002-03-19 | 2006-08-15 | Infineon Technologies Ag | Power transistor |
| TWI248136B (en) | 2002-03-19 | 2006-01-21 | Infineon Technologies Ag | Method for fabricating a transistor arrangement having trench transistor cells having a field electrode |
| DE10234996B4 (de) * | 2002-03-19 | 2008-01-03 | Infineon Technologies Ag | Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode |
| US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
| US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
| US6992352B2 (en) * | 2003-05-15 | 2006-01-31 | Analog Power Limited | Trenched DMOS devices and methods and processes for making same |
| US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US6919647B2 (en) * | 2003-07-03 | 2005-07-19 | American Semiconductor, Inc. | SRAM cell |
| US7019342B2 (en) | 2003-07-03 | 2006-03-28 | American Semiconductor, Inc. | Double-gated transistor circuit |
| US7015547B2 (en) * | 2003-07-03 | 2006-03-21 | American Semiconductor, Inc. | Multi-configurable independently multi-gated MOSFET |
| US7235842B2 (en) * | 2003-07-12 | 2007-06-26 | Nxp B.V. | Insulated gate power semiconductor devices |
| CN100395876C (zh) * | 2003-09-16 | 2008-06-18 | 茂德科技股份有限公司 | 功率金属氧化物半导体场效应晶体管的制造方法 |
| DE10345347A1 (de) * | 2003-09-19 | 2005-04-14 | Atmel Germany Gmbh | Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil |
| KR100994719B1 (ko) * | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
| DE10355588B4 (de) * | 2003-11-28 | 2006-06-14 | Infineon Technologies Ag | MOS-Transistoreinrichtung |
| US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
| DE102004024885B4 (de) * | 2004-05-19 | 2007-09-06 | Infineon Technologies Ag | Halbleiterbauelement und Verfahren zu dessen Herstellung |
| CN1316633C (zh) * | 2004-07-08 | 2007-05-16 | 吉林大学 | 多栅双沟道结构的多晶硅薄膜晶体管 |
| US7352036B2 (en) * | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| JP4913336B2 (ja) * | 2004-09-28 | 2012-04-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| DE112006000832B4 (de) * | 2005-04-06 | 2018-09-27 | Fairchild Semiconductor Corporation | Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben |
| DE112006001516T5 (de) | 2005-06-10 | 2008-04-17 | Fairchild Semiconductor Corp. | Feldeffekttransistor mit Ladungsgleichgewicht |
| US7282406B2 (en) * | 2006-03-06 | 2007-10-16 | Semiconductor Companents Industries, L.L.C. | Method of forming an MOS transistor and structure therefor |
| US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
| US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
| US7982284B2 (en) * | 2006-06-28 | 2011-07-19 | Infineon Technologies Ag | Semiconductor component including an isolation structure and a contact to the substrate |
| CN101868856B (zh) | 2007-09-21 | 2014-03-12 | 飞兆半导体公司 | 用于功率器件的超结结构及制造方法 |
| US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
| US8159021B2 (en) * | 2008-02-20 | 2012-04-17 | Force-Mos Technology Corporation | Trench MOSFET with double epitaxial structure |
| CN101266930B (zh) * | 2008-04-11 | 2010-06-23 | 北京大学 | 一种横向双扩散场效应晶体管的制备方法 |
| US7807576B2 (en) * | 2008-06-20 | 2010-10-05 | Fairchild Semiconductor Corporation | Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices |
| US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| KR101531882B1 (ko) * | 2008-12-31 | 2015-07-06 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
| CN104617145B (zh) * | 2009-04-13 | 2019-11-19 | 罗姆股份有限公司 | 半导体装置 |
| DE102009060072B4 (de) | 2009-12-22 | 2017-05-11 | Infineon Technologies Ag | Halbleiterbauelement und Verfahren zu seiner Herstellung |
| US8159025B2 (en) * | 2010-01-06 | 2012-04-17 | Ptek Technology Co., Ltd. | Gate electrode in a trench for power MOS transistors |
| US8432000B2 (en) | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
| US8598654B2 (en) | 2011-03-16 | 2013-12-03 | Fairchild Semiconductor Corporation | MOSFET device with thick trench bottom oxide |
| CN102184959B (zh) * | 2011-04-25 | 2016-03-02 | 上海华虹宏力半导体制造有限公司 | 功率mos管及其制造方法 |
| US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8912595B2 (en) * | 2011-05-12 | 2014-12-16 | Nanya Technology Corp. | Trench MOS structure and method for forming the same |
| CN103378146B (zh) * | 2012-04-12 | 2016-05-18 | 上海北车永电电子科技有限公司 | 沟槽型金属氧化物半导体场效应管的制作方法 |
| US9130060B2 (en) | 2012-07-11 | 2015-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit having a vertical power MOS transistor |
| US8669611B2 (en) | 2012-07-11 | 2014-03-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for power MOS transistor |
| CN103872125A (zh) * | 2012-12-18 | 2014-06-18 | 硕颉科技股份有限公司 | 沟道式栅极金属氧化物半导体场效晶体管及其制造方法 |
| JP6131689B2 (ja) | 2013-04-16 | 2017-05-24 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5164325A (en) * | 1987-10-08 | 1992-11-17 | Siliconix Incorporated | Method of making a vertical current flow field effect transistor |
| US4914058A (en) * | 1987-12-29 | 1990-04-03 | Siliconix Incorporated | Grooved DMOS process with varying gate dielectric thickness |
| JP2647884B2 (ja) * | 1988-01-27 | 1997-08-27 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US5283201A (en) * | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
| US5072266A (en) * | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
| JPH08306914A (ja) * | 1995-04-27 | 1996-11-22 | Nippondenso Co Ltd | 半導体装置およびその製造方法 |
| KR970018525A (ko) * | 1995-09-29 | 1997-04-30 | 김광호 | 트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same) |
| DE19611045C1 (de) * | 1996-03-20 | 1997-05-22 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
| US5770878A (en) * | 1996-04-10 | 1998-06-23 | Harris Corporation | Trench MOS gate device |
| JP3976374B2 (ja) * | 1997-07-11 | 2007-09-19 | 三菱電機株式会社 | トレンチｍｏｓゲート構造を有する半導体装置及びその製造方法 |
| US5998833A (en) * | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
| US6194741B1 (en) * | 1998-11-03 | 2001-02-27 | International Rectifier Corp. | MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance |
| US6291298B1 (en) * | 1999-05-25 | 2001-09-18 | Advanced Analogic Technologies, Inc. | Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses |
-
2001
- 2001-03-16 JP JP2001569897A patent/JP5081358B2/ja not_active Expired - Fee Related
- 2001-03-16 WO PCT/US2001/040310 patent/WO2001071817A2/en active Application Filing
- 2001-03-16 CN CN01806740A patent/CN1428007A/zh active Pending
- 2001-03-16 AU AU5172001A patent/AU5172001A/xx active Pending
- 2001-03-16 KR KR1020027012181A patent/KR100766874B1/ko not_active IP Right Cessation
- 2001-03-16 CN CN2009102030890A patent/CN101800243B/zh not_active Expired - Fee Related
- 2001-03-16 EP EP01925129A patent/EP1269549B1/en not_active Expired - Lifetime
- 2001-03-16 TW TW090106266A patent/TW479363B/zh not_active IP Right Cessation
- 2001-03-16 DE DE60140350T patent/DE60140350D1/de not_active Expired - Lifetime
- 2001-06-01 US US09/872,886 patent/US6518127B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100766874B1 (ko) | 2007-10-15 |
| US20010023961A1 (en) | 2001-09-27 |
| US6518127B2 (en) | 2003-02-11 |
| AU5172001A (en) | 2001-10-03 |
| CN101800243B (zh) | 2012-11-07 |
| KR20020081458A (ko) | 2002-10-26 |
| CN1428007A (zh) | 2003-07-02 |
| JP5081358B2 (ja) | 2012-11-28 |
| DE60140350D1 (de) | 2009-12-17 |
| WO2001071817A3 (en) | 2002-07-04 |
| JP2004500716A (ja) | 2004-01-08 |
| EP1269549B1 (en) | 2009-11-04 |
| WO2001071817A2 (en) | 2001-09-27 |
| EP1269549A2 (en) | 2003-01-02 |
| WO2001071817A9 (en) | 2003-02-06 |
| TW479363B (en) | 2002-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101800243B (zh) | 双栅极结构沟槽型dmos晶体管制造方法 | |
| EP1166363B1 (en) | Trench dmos transistor structure having a low resistance path to a drain contact located on an upper surface | |
| US6521497B2 (en) | Method of manufacturing a field effect transistor | |
| US5688725A (en) | Method of making a trench mosfet with heavily doped delta layer to provide low on-resistance | |
| US5442214A (en) | VDMOS transistor and manufacturing method therefor | |
| KR100759937B1 (ko) | 트렌치 ｍｏｓｆｅｔ 디바이스, 및 이러한 트렌치 ｍｏｓｆｅｔ 디바이스를 형성하는 방법 | |
| US7579650B2 (en) | Termination design for deep source electrode MOSFET | |
| US6720618B2 (en) | Power MOSFET device | |
| US6600194B2 (en) | Field-effect semiconductor devices | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| US6072216A (en) | Vertical DMOS field effect transistor with conformal buried layer for reduced on-resistance | |
| CN1552101B (zh) | 具有轻掺杂源结构的凹槽dmos晶体管 | |
| KR20030064270A (ko) | 고속 트렌치 ｄｍｏｓ | |
| CN112713184A (zh) | 具有屏蔽栅的沟槽栅mosfet及其制造方法 | |
| EP0961325A1 (en) | High integration density MOS technology power device structure | |
| CN111223931B (zh) | 沟槽mosfet及其制造方法 | |
| CN101228636B (zh) | 功率半导体器件以及制造功率半导体器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121107 Termination date: 20160316 |