CN101794852A - 发光器件封装 - Google Patents
发光器件封装 Download PDFInfo
- Publication number
- CN101794852A CN101794852A CN200910215276A CN200910215276A CN101794852A CN 101794852 A CN101794852 A CN 101794852A CN 200910215276 A CN200910215276 A CN 200910215276A CN 200910215276 A CN200910215276 A CN 200910215276A CN 101794852 A CN101794852 A CN 101794852A
- Authority
- CN
- China
- Prior art keywords
- luminescent device
- main body
- package main
- metallic plate
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title abstract description 15
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 54
- 238000005538 encapsulation Methods 0.000 claims description 59
- 230000004888 barrier function Effects 0.000 claims description 53
- 239000000463 material Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 9
- 239000002210 silicon-based material Substances 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 230000005855 radiation Effects 0.000 description 40
- 238000005516 engineering process Methods 0.000 description 12
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/642—Heat extraction or cooling elements characterized by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
本发明提供了发光器件封装及其制造方法。发光器件封装包括封装主体,封装主体包括设置在上部处的腔。发光器件封装包括设置在封装主体的表面上的绝缘层。发光器件封装包括多个设置在绝缘层上的金属层。发光器件封装包括设置在腔中的发光器件。发光器件封装包括第一金属板,第一金属板设置在与发光器件对应的位置处的封装主体的后表面处。
Description
技术领域
本发明的实施例涉及发光器件封装。
背景技术
发光二极管(LED)可以构成发光源,并可以利用化合物半导体材料,诸如基于GaAs的材料、基于AlGaAs的材料、基于GaN的材料、基于InGaN的材料和基于InGaAlP的材料。
这种LED被封装,并从而用作发射各种彩色光的发光器件。发光器件在各种领域(例如,发光显示装置、字符显示装置和图像显示装置)中用作光源。
发明内容
本发明的实施例提供了一种其中改进了热电阻的发光器件封装。
本发明的实施例提供了一种其中改进了发光器件的热辐射路径的发光器件封装。
本发明的实施例提供了一种发光器件封装,包括:封装主体,包括设置在上部处的腔;绝缘层,设置在封装主体的表面上;多个金属层,设置在绝缘层上;设置在腔中的发光器件;以及第一金属板,设置在与发光器件对应的位置处的封装主体后表面上。
本发明的实施例提供了一种发光器件封装,包括:具有腔的封装主体;设置在封装主体上的多个金属层;绝缘层,设置在多个金属层和封装主体之间;形成在封装主体中的至少一个阱;发光器件,在腔中设置在封装主体上;以及第一金属板,设置在与发光器件对应的区域处的封装主体之下。
本发明的实施例提供了一种发光器件封装,包括:封装主体,具有腔,并由硅材料形成;至少一个发光器件,设置在封装主体的腔中;以及第一金属板,在封装主体的下表面处设置在与发光器件的区域对应的区域处。
本发明的一个或更多个实施例的细节在以下的附图和描述中给出。其他特征根据说明和附图、以及根据权利要求将是明显的。
附图说明
图1是示出根据第一实施例的发光器件封装的截面图。
图2A和2B是分别示出与图1中的发光器件封装相对应的热辐射路径和热辐射电阻器的示图。
图3是示出图1中的发光器件封装的等效电路的示例的电路图。
图4是示出图1中的发光器件封装的等效电路的另一示例的电路图。
图5至11是示出制造图1中的发光器件封装的方法的图。
图12是示出根据第二实施例的发光器件封装的侧剖面图。
图13A和13B是分别示出对应于图12中的发光器件封装的热辐射路径和热辐射电阻器的图。
图14是示出根据第三实施例的发光器件封装的截面图。
图15A、15B和15C是分别示出与图14中的发光器件封装对应的热辐射路径、热辐射电阻器和电路构造的图。
图16是示出根据第四实施例的发光器件封装的截面图。
图17A、17B和17C是分别示出与图16中的发光器件封装对应的热辐射路径、热辐射电阻器和电路构造的图。
具体实施方式
现在将详细参照本发明的实施例,在附图中示出了本发明实施例的示例。在对实施例的描述中,每层的“上面”或者“下面”可以参照附图来描述,并且每层的厚度也将作为示例被描述而不限于附图的厚度。
在对实施例的描述中,应当理解,当层(或者膜)、区域、图案或者结构被称作在另一层(或者膜)、区域、垫或图案“上面”或者“下面”时,术语“上面”和“下面”包括“直接地”和“间接地”两种含义。此外,关于在每层“上面”和“下面”的论述将基于附图进行。另外,在附图中每层的厚度是示例,并且不限于此。
图1是示出根据第一实施例的发光器件封装的截面图。参照图1,发光器件封装100包括封装主体110、绝缘层120和121、多个阱(或者掺杂区域)131到134、第一和第二金属层140和141、金属板145以及发光器件150。
封装主体110可以通过使用硅材料的晶片级封装(WLP)或者导电基板来形成。具有一定深度的腔111在封装主体110的上部形成。腔111可以形成为凹底管(base tube)形、凹多边形以及凹圆形中的任意一种。其他形状在本发明的范围内。
例如,封装主体110的腔111的侧表面可以形成为倾斜的、以一定角度处垂直、具有一定曲率或者具有阶梯。封装主体110的顶部的周边可以形成为平坦的,并且封装主体110的外表面可以形成为以一定角度处弯曲,例如形成为倾斜的、以一定角度处垂直、具有一定曲率或者具有阶梯。
绝缘层120和121在封装主体110的表面上形成。绝缘层120和121可以由绝缘材料或者电介质材料(诸如硅热氧化物、碳化硅(SiC)、氮化铝(AlN)、氧化铝以及氮化硅)中的至少一种形成。这里,绝缘层120和121可以由用于形成封装主体110中的齐纳二极管结构的硅热氧化物形成。
在封装主体110中,腔111和封装主体110的后表面之间的区域可以形成为具有最小厚度。例如,腔111的底部和封装主体110的后表面之间的厚度是约500μm到约2000μm。该厚度在不引起硅片击穿的情况下可以根据热传递效率进行改变。
在第一绝缘层120中,第1A绝缘层122和第1B绝缘层124分别在封装主体110在腔111中的倾斜侧上和封装主体110的倾斜外表面上整体地形成。这里,第1B绝缘层124在封装主体110的倾斜外表面和部分下表面上扩展。封装主体的具有第一绝缘层120的那侧可以被称作封装主体110的第一侧。
在第二绝缘层121中,在封装主体110的与第一绝缘层120相对的另一侧上,第2A绝缘层123和第2B绝缘层125在封装主体110的在腔111中的倾斜侧和封装主体110的倾斜外表面上整体地形成。这里,在封装主体110的与第一绝缘层120相对的另一侧,第2B绝缘层125在封装主体110的倾斜外表面和部分后表面上扩展。封装主体110的具有第二绝缘层121的侧可以被称作封装主体110的第二侧。
第一和第二绝缘层120和121可以在除了腔111的底部的开口区域A1和封装主体110的后表面的开口区域A3之外的区域整体地形成,或者可以设置在第一和第二金属层140和141下面。
阱(或者掺杂区域)131到134分别在封装主体110的一定区域处形成。第一阱131在封装主体110的第一侧处形成,而第二阱132在封装主体110的第二侧处形成。第三阱133在封装主体110的腔111处形成,而第四阱134在封装主体110的后表面处形成。
第一阱131在第一绝缘层120的开口区域(或者开口)处在封装主体110中形成,第二阱132在第二绝缘层121的开口区域(或者开口)处在封装主体110中形成。第一和第二阱131和132可以通过将杂质扩散或者注入到封装主体110中来形成。所扩散或者所注入的杂质具有与封装主体110的极性(例如,硅基板的极性)相反的极性。第一和第二阱131和132可以实现为(或者用在)在封装主体110中形成的齐纳二极管。
第三阱133设置在腔111的底部,第四阱134在第三阱133的相反侧的下表面处形成。第三和第四阱133和134也可以通过将与第一和第二阱131和132相同类型的杂质扩散或者注入到封装主体110中来形成。
第三阱133于在腔111的中心部分的开口区域A1处暴露出的封装主体110处形成,第四阱134于在封装主体110的后表面的开口区域A3处暴露出的封装主体110处形成。第三阱133或/和第四阱134与发光器件150电绝缘(即,浮态),并且因此可以实现为用于其它器件保护的恒流晶体管和齐纳二极管。在本发明实施例中,第一和第二绝缘层120和121可以是覆盖封装主体110的全部表面或者大部分表面的单一连续或者毗邻的绝缘层,封装主体110可以通过使用硅材料的晶片级封装(WLP)或者导电基板来形成。在单一连续的绝缘层中,可以形成一个或者多个开口用于形成封装主体110中的阱(即,掺杂区域)。
具有一定图案的第一和第二金属层140和141分别在第一和第二绝缘层120和121上形成。另外,第一和第二金属层140和141例如通过封装主体110的开口区域A1和A3而相互电绝缘,并且在腔111的区域以及封装主体110的顶部表面、侧表面和下表面中每一个的部分处形成。因此,可以在分开第一和第二金属层140和141的地方暴露下面的绝缘层(例如,120和121)部分。
第一和第二金属层140和141每个都可以通过使用铜(Cu)、镍(Ni)、金(Au)以及钛(Ti)(但其不限于此)中的至少一种来形成为单层或者多层金属。
第一和第二金属层140和141可以用作两个电极引线,并且引线的数量可以根据金属层图案而变化。
第一金属层140的一部分在第一阱131上形成并且由此电连接到第一阱131。第二金属层141在第二阱132上形成并且由此电连接到第二阱132。
发光器件150安装在封装主体110的腔111内。至少一个芯片或者至少一种芯片可以安装在发光器件150上。发光器件150附于腔111的底部(即,封装主体的表面)。例如,发光器件150可以是彩色LED(LightEmitting Diode,发光二极管)芯片(诸如蓝色LED芯片、绿色LED芯片、红色LED芯片和/或黄色LED芯片),或者可以是紫外线(UV)LED芯片。然而,发光器件150的种类和数量不限于此。
这里,发光器件150可以附于在封装主体110的腔111的开口区域A1处形成的第三阱133。
第一和第二金属层140和141以及发光器件150通过多条导线152电连接。封装主体110可以使用表面贴装技术(SMT)在其下表面和侧表面处焊接接合到基底(例如,MOPCB)。
这里,根据第一和第二金属层140和141的图案,第一和第二阱131和132以及发光器件150可以形成为独立器件,或者第一和第二阱131和132并联连接到发光器件150。
第三金属板145在封装主体110的后表面的开口区域A3处形成。第三金属板145可以由与第一和第二金属层140和141的材料相同的材料形成,或者可以由具有良好热辐射特性的另一种金属材料形成。第三金属板145形成在面对发光器件150底部的区域处,例如,在第四阱134下面。第三金属板145辐射从发光器件150产生的热量。为此,当第三金属板145的尺寸形成为大于发光器件150的接触表面面积时,第三金属板145可以有效地用于辐射热量。第三金属板145的厚度可以形成为约0.5μm到约100μm,但是其不限于此。
如图1所示,发光器件150和第三金属板145放置在封装主体110的相反表面上。发光器件150在封装主体110上的接触面积小于第三金属板145在封装主体110上的接触面积,但是不限于此。发光器件150和第三金属板145放置在封装主体110的最薄部分的相反表面上。
第三金属板145和封装主体110的下表面可以在同一平面上形成。以与第一和第二金属层140和141电断开的结构设置第三金属板145。
在腔111处形成了树脂材料160。树脂材料160可以由透明树脂材料(诸如硅或者环氧树脂)形成。另外,至少一种磷光体可以被包括到树脂材料160中,但是其不限于此。
当接入电源并且通过第一和第二金属层140和141提供功率(例如,电流)时,发光器件150通过连接到第一和第二金属层140和141的导线152接收功率以发光。
当通过驱动发光器件150产生了热量时,热量的一部分通过在发光器件150下面的封装主体110传导到第三金属板145,并由此被辐射。此处,因为形成了第三金属板145的区域的厚度较薄,所以封装主体110可以有效地传导热量。因为传递到封装主体的除第三金属板145所在处之外的部分的热量由于绝缘层120和121的存在而将不能有效地辐射,所以热量通过封装主体110的较薄区域而被特意传导到第三金属板145。
图2A和2B是分别示出图1的热辐射路径和热辐射电阻器的示意图。参照图1和2A,在发光器件150中产生的热量通过设置在发光器件150下面的封装主体110和第三金属板145进行传递并且由此被辐射。即,在发光器件150中产生的热量通过封装主体110和第三金属板145进行传递并且由此被辐射到外部。如图2B所示,封装主体110的电阻器Rs和第三金属板145的电阻器Rm被连接作为半导体发射器件封装的热电阻器。发光器件150的热量可以通过热电阻器Rs和Rm快速地被辐射。这减少了设置在发光器件150的垂直向下方向的热电阻器Rs和Rm的数量,并且由此可以制造较高效率的封装。因此,发光器件150稳定地工作,提高了发光效率。
图3是示出图1中的发光器件封装的等效电路的示例的电路图。
参照图3,发光器件封装包括发光二极管D1和齐纳二极管ZD1。发光二极管D1和齐纳二极管ZD1可以并联。第一和第二电极P1和P2分别连接到发光二极管D1和齐纳二极管ZD1的相反端。
尽管齐纳二极管ZD1已经被公开为具有双向门限电压的双向齐纳二极管,但是具有单向门限电压的单向齐纳二极管可以反并联连接到发光二极管D1,并且可以在上述技术的精神和范围内选择性地使用。在本发明实施例中,反并联或者逆并联是指并联但是极性相反的器件设置。
图4是示出图1中的发光器件封装的等效电路的另一示例的电路图。参照图4,发光器件封装包括发光二极管D1、第一齐纳二极管ZD1以及第二齐纳二极管ZD2。发光二极管D1和第一齐纳二极管ZD1可以并联,第二齐纳二极管ZD2被配置为与第一齐纳二极管ZD1不同的电路。即,图1中的第一和第二阱131和132可以实现为第一齐纳二极管ZD1,图1中的第三和第四阱133和134可以实现为第二齐纳二极管ZD2。
图5-11是示出用于制造图1中的发光器件封装的方法的示图。参照图5,封装主体110可通过使用硅材料的WLP或导电基板形成。具有一定深度的腔111形成在封装主体110的上部。
在封装主体110上面或下面形成了掩模图案,可以通过蚀刻工艺形成腔111。蚀刻工艺可以使用湿法蚀刻工艺或干法蚀刻工艺。
腔111的表面可形成为凹底管形(concave base tube shape)、凹多边形或凹环形,但不限于此。例如,腔111的侧表面可被形成为倾斜的、以一定角度垂直的、具有一定曲率或具有阶梯。封装主体110的顶部的周边可形成为平的,封装主体110的相对侧表面可形成为以一定角度弯曲。
在封装主体110中,腔111和封装主体110的下表面之间的区域可以形成为封装主体110的最小厚度。腔111的底部和封装主体110的下表面之间的厚度例如为约500μm到约2000μm。在不引起硅片(封装主体110)击穿的情况下可以根据热传递效率来改变厚度。
参照图6,绝缘层120A形成在封装主体110的整个表面上,但不限于此。绝缘层120A可由介电材料中的至少一种(诸如硅热氧化层、SiC、AlN、氧化铝和氮化硅)形成,或可以使用在硅半导体工艺中使用的介电材料。当在封装主体110处实现了齐纳二极管时,绝缘层120A可用作硅热氧化层。
参照图6-8,在绝缘层120A上执行图案化工艺。通过经由去除绝缘层120A的多个部分而进行的图案化工艺来形成腔111的开口区域A1和封装主体110的两侧的阱开口区域A2和后表面开口区域A3,使绝缘层120A开口。因此,通过图案化工艺可以将绝缘层120A设置为第一和第二绝缘层120和121。此处,第一和第二绝缘层120和121可以整体形成或者可以设置在分开的结构中。
在第一绝缘层120中,第1A绝缘层122和第1B绝缘层124整体形成在封装主体110的腔111的一侧(第一侧)以及封装主体110的主体的一侧(第一侧)。此处,第1B绝缘层124扩展到封装主体110的一侧(第一侧)表面以及封装主体110的后表面的一部分。
在第二绝缘层121中,第2A绝缘层123和第2B绝缘层125整体形成在封装主体110的腔111的另一侧(第二侧)以及封装主体110的主体的另一侧(第二侧)。此处,第2B绝缘层125扩展到封装主体110的另一侧(第二侧)表面以及封装主体110的后表面的一部分。
第一和第二绝缘层120和121可以整体形成在除了腔111的底部的开口区域A1和封装主体110的后表面的开口区域A3之外的区域,或者可以分为多个。
参照图7和8,在去除了绝缘层120和121的开口区域A1和A3上执行扩散工艺。扩散工艺是通过开口区域A1至A3将杂质扩散到封装主体110中的工艺,其中注入或掺杂了与硅衬底极性相反的杂质。因此,第一至第四阱(或掺杂区域)131至134形成在开口区域A1至A3的封装主体110处。
第一阱131形成在封装主体110的一侧(第一侧)开口区域A2处,第二阱132形成在封装主体110的另一侧(第二侧)开口区域A2处。第三阱133形成在封装主体110的腔111的开口区域A1处,第四阱134形成在封装主体110的后表面开口区域A3处。
第一和第二阱131和132可以实现为齐纳二极管,第三和第四阱133和134可以形成为用于其它器件保护的齐纳二极管。第三阱133或/和第四阱134与发光器件150电绝缘(即浮态),因此可以实现为用于其它器件保护的齐纳二极管和恒流晶体管。
参照图8和9,执行金属形成工艺。在喷镀工艺或薄膜沉积工艺中使用掩模图案来形成第一和第二金属层140和141以及第三金属板145,但不限于此。第一和第二金属层140和141形成在绝缘层120和121上,第三金属板145形成在封装主体110的下表面开口区域A3处。
第一和第二金属层140和141是电断开的,并扩展到腔111的区域和封装主体110的下表面和侧表面的一部分。第三金属板145可以作为下表面热辐射板。
此处,第一和第二金属层140和141可以用作至少两个电极引线,引线的数目可以根据金属层图案而变化。
第一和第二金属层140和141以及第三金属板145可以在同一工艺中形成并且可以通过使用Cu、Ni、Au和Ti(但它们不局限于此)中的至少一种而形成为单层或多层。
第三金属板145形成在第四阱134下面。例如,当第三金属板145的尺寸形成为大于发光器件150的接触表面积时,第三金属板145可以有效地用于辐射热量。第三金属层145的厚度可以形成为约0.5μm到约100μm,但不限于此。
第一和第二金属层140和141形成在第一和第二阱131和132上,并且电连接到第一和第二阱131和132。
参照图9和10,执行安装发光器件150的工艺。发光器件150附于封装主体110的腔111中。在第三阱133上面可以设置至少一个发光器件150。发光器件150通过多个导线152电连接到第一和第二金属层140和141,但不限于此。
发光器件150可以是彩色LED芯片,诸如蓝色LED芯片,绿色LED芯片,红色LED芯片和/或黄色LED芯片,或可以实现为紫外(UV)LED芯片。然而,发光器件150的种类和数量不限于此。
此处,根据第一金属层140和第二金属层141的图案,第一和第二阱131和132以及发光器件150可以形成为平行电路或可以形成为独立的电路。
参照图10和11,在腔111中形成了树脂材料160。树脂材料160可以由透明树脂材料(诸如硅或环氧树脂)形成,或者至少一种磷光体可以包含于树脂材料160。在腔111上可附上或形成棱镜,但不限于此。
在SMT(表面贴装技术)中第一和第二金属层140和141可以是在封装主体110的下表面和侧表面处焊接接合到基板(例如,MOPCB)的焊料。
当通过驱动发光器件150而产生热量时,一部分热量通过封装主体110传导到第三金属板145并由此辐射出。在此,因为其中形成了第三金属板145的区域的厚度较薄,所以封装主体110可以有效导热。
图12是示出根据第二实施例的发光器件封装的侧剖面图。图13A和13B是分别示出与图12中的发光器件封装相对应的热辐射路径和热辐射电阻器的示图。在对第二实施例的描述中,对与第一实施例的相同元件的描述将被省略,因此要参照第一实施例。
参照图12,在发光器件封装100A中,第四金属板147形成在封装主体110的第三阱133上,第三金属板145形成在第四阱134下面。
如图3A所示,从发光器件150辐射的热量沿着第四金属板147、封装主体110以及第三金属板145辐射。
第三和第四金属板145和147与第一和第二金属板140和141电分离。第四金属板147的尺寸可以形成为大于发光器件150的接触表面积,但不限于此。
如图13B所示,在发光器件150的热辐射路径中,热量通过第四金属板电阻器Rm1、封装主体电阻器Rs以及第三金属板电阻器Rm2辐射。此处,第四金属板电阻器Rm1主要发散和传递发光器件150的热量。
因此,因为来自发光器件150的热量被有效地辐射了,所以发光器件150可以稳定工作,由此改进了发光器件封装的可靠性。
图14是根据第三实施例的发光器件封装的侧剖面图。图15A、15B和15C分别是与图14中的发光器件封装相对应的热辐射路径、热辐射电阻器以及电路配置的示图。在对第三实施例的描述中,对与第一实施例的相同元件的重复描述将被省略,因此要参照第一实施例。
参照图14,发光器件封装100B具有其中未在封装主体110处形成阱(掺杂区域)的结构。发光器件150附于封装主体110的腔111的底部的开口区域A1。第三金属板145形成在下表面开口区域A3处。
参照图15A,在发光器件150的热辐射路径中,热量经由封装主体110通过第三金属板145辐射。参照图15B,热辐射电阻器的结构中封装主体电阻器Rs和第三金属板电阻器Rm相连。参照图15C,因为未从封装主体110形成阱,所以仅包括发光器件D1。
图16是示出根据第四实施例的发光器件封装的侧剖面图。图17A、图17B和图17C分别是示出与图16中的发光器件封装相对应的热辐射路径、热辐射电阻器以及电路配置的示图。在对第四实施例的描述中,对与第三实施例的相同元件的重复描述将被省略,因此要参照第三实施例。
参照图16,在发光器件封装100C中,第四金属板137设置在发光器件150下面并且设置在封装主体110的腔111的底部。第三金属板145设置在封装主体110的下表面开口区域A3处。
参照图17A,在热辐射路径中,从发光器件150产生的热量通过第四金属板137、封装主体110以及第三金属板145辐射。参照图17B,热辐射电阻器包括第四金属板电阻器Rm1、封装主体电阻器Rs以及第三金属板电阻器Rm2。热量通过热辐射电阻器Rm1、Rs以及Rm2传导。参照图17C,发光器件封装配置有包括发光二极管D1的电路。
根据本发明的实施例,金属板或/和阱被设置在封装主体110的腔111处,金属板或/和阱设置在与腔111相反的表面。因此,可以通过最小数量的电阻器引导辐射的热量,并可以制造保护器件。
根据本发明的实施例,在半导体发光器件封装中改进了发光器件的热传递路径,从而改进了发光器件的发光效率。
根据本发明的实施例,可保护发光器件不受异常电源破坏。
根据本发明的实施例,在半导体发光器件封装中可以将热辐射效率提高约5%至约20%。
根据本发明的实施例,可以改进半导体发光器件封装的可靠性。
本发明的实施例提供了一种用于制造发光器件封装的方法,该方法包括在封装主体处形成腔;在封装主体的表面处形成绝缘层;在绝缘层上形成多个金属层;在封装主体下面形成金属板;在封装主体上在腔中附上发光器件;以及将发光器件电连接到金属层。
尽管参照多个示例性实施例描述了实施方式,但应该理解本领域技术人员可以设计落入本公开的原理的精神和范围内的多种其它修改和实施方式。更具体地,在本说明书、附图和所附权利要求的范围内的元件部分和/或主题组合布置的布置方面可以进行各种改变和修改。除了元件部分和/或布置方面的改变和修改之外,替代用法对于本领域技术人员来说也是明显的。
Claims (20)
1.一种发光器件封装,包括:
封装主体,包括设置在上部处的腔;
绝缘层,设置在所述封装主体的表面上;
多个金属层,设置在所述绝缘层上;
发光器件,设置在所述腔中;以及
第一金属板,设置在与所述发光器件对应的位置处的所述封装主体的后表面上。
2.根据权利要求1所述的发光器件封装,还包括形成在所述发光器件和所述封装主体之间的第二金属板。
3.根据权利要求1所述的发光器件封装,其中所述发光器件直接接触在所述封装主体上,并且第三金属板直接接触在所述封装主体的所述后表面上。
4.根据权利要求1所述的发光器件封装,其中所述封装主体包括:
第一阱,包括杂质,并电连接至所述多个金属层中的第一金属层;以及
第二阱,包括杂质,并电连接至所述多个金属层中的第二金属层。
5.根据权利要求4所述的发光器件封装,其中所述第一和第二阱构成反并联连接至所述发光器件的齐纳二极管。
6.根据权利要求4所述的发光器件封装,其中所述封装主体还包括第三阱,所述第三阱形成在对应于所述第一金属板和所述发光器件的所述封装主体的至少一个区域中。
7.根据权利要求6所述的发光器件封装,其中所述第三阱与所述多个金属层中的所述第一和第二金属层电断开,并包括极性不同于所述封装主体的极性的杂质。
8.根据权利要求1所述发光器件封装,还包括形成在所述腔处的树脂材料和包含有磷光体的树脂材料中的至少一种。
9.根据权利要求4所述的发光器件封装,其中:
所述发光器件包括彩色发光二极管(LED)芯片或紫外(UV)发光二极管芯片,以及
所述封装主体是硅片或导电基板。
10.一种发光器件封装,包括:
封装主体,包括腔;
多个金属层,设置在所述封装主体上;
绝缘层,设置在所述多个金属层和所述封装主体之间;
至少一个阱,形成在所述封装主体中;
发光器件,在所述腔中设置在所述封装主体上;以及
第一金属板,设置在与所述发光器件对应的区域处的所述封装主体之下。
11.根据权利要求10所述的发光器件封装,还包括设置在所述封装主体和所述发光器件之间的第二金属板。
12.根据权利要求10所述的发光器件封装,其中所述至少一个阱包括杂质,并且多个所述阱形成在所述封装主体中。
13.根据权利要求10所述的发光器件封装,其中所述至少一个阱形成在所述发光器件之下的所述封装主体的区域和所述第一金属板处的所述封装主体的区域中的至少一个中。
14.根据权利要求10所述的发光器件封装,其中所述第一金属板被形成为面积大于所述发光器件的底面积。
15.根据权利要求10所述的发光器件封装,其中所述发光器件和所述第一金属板设置在所述封装主体的相反表面处。
16.根据权利要求10所述的发光器件封装,其中所述封装主体的下表面和所述第一金属板形成在同一平面上。
17.根据权利要求10所述的发光器件封装,其中所述至少一个阱和所述发光器件电连接至所述多个金属层。
18.一种发光器件封装,包括:
封装主体,包括腔,并由硅材料形成;
至少一个发光器件,在所述封装主体的所述腔中;以及
第一金属板,设置在与所述发光器件对应的区域处的所述封装主体的下表面处。
19.根据权利要求18所述的发光器件封装,还包括设置在所述封装主体的表面处、以及除了对应于所述发光器件和所述第一金属板的区域之外的所述封装主体的区域处的多个金属层和电介质。
20.根据权利要求18所述的发光器件封装,其中所述区域的所述封装主体的厚度为约500μm至约2000μm。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080135988A KR101047801B1 (ko) | 2008-12-29 | 2008-12-29 | 발광 디바이스 패키지 및 그 제조방법 |
KR10-2008-0135988 | 2008-12-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101794852A true CN101794852A (zh) | 2010-08-04 |
CN101794852B CN101794852B (zh) | 2013-10-30 |
Family
ID=42124509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009102152760A Active CN101794852B (zh) | 2008-12-29 | 2009-12-29 | 发光器件封装 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8227824B2 (zh) |
EP (1) | EP2209144B1 (zh) |
JP (1) | JP5571946B2 (zh) |
KR (1) | KR101047801B1 (zh) |
CN (1) | CN101794852B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102163661A (zh) * | 2011-02-26 | 2011-08-24 | 潍坊广生新能源有限公司 | 一种白光led封装方法 |
CN105594002A (zh) * | 2013-09-27 | 2016-05-18 | 欧司朗光电半导体有限公司 | 光电子半导体器件和用于制造光电子半导体器件的方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101114592B1 (ko) * | 2009-02-17 | 2012-03-09 | 엘지이노텍 주식회사 | 발광 디바이스 패키지 및 그 제조방법 |
US8525213B2 (en) * | 2010-03-30 | 2013-09-03 | Lg Innotek Co., Ltd. | Light emitting device having multiple cavities and light unit having the same |
KR101154709B1 (ko) | 2010-07-28 | 2012-06-08 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 |
KR20120075946A (ko) * | 2010-12-29 | 2012-07-09 | 서울반도체 주식회사 | 전원공급소자 통합형 웨이퍼를 갖는 발광모듈 |
US8951817B2 (en) * | 2011-01-24 | 2015-02-10 | Koninklijke Philips N.V. | Light emitting device chip scale package |
CN102694081B (zh) * | 2011-03-21 | 2014-11-05 | 展晶科技(深圳)有限公司 | 发光二极管制造方法 |
JP2012238830A (ja) * | 2011-05-09 | 2012-12-06 | Lumirich Co Ltd | 発光ダイオード素子 |
US8907319B2 (en) * | 2011-12-12 | 2014-12-09 | Lg Innotek Co., Ltd. | Light emitting device package |
KR101972050B1 (ko) * | 2012-11-30 | 2019-04-24 | 엘지이노텍 주식회사 | 발광소자 패키지 |
KR102080777B1 (ko) * | 2013-09-05 | 2020-02-24 | 엘지이노텍 주식회사 | 발광 소자 패키지 및 이를 포함하는 발광 모듈 |
DE102014114982B4 (de) * | 2014-10-15 | 2023-01-26 | Infineon Technologies Ag | Verfahren zum Bilden einer Chip-Baugruppe |
TWI655892B (zh) * | 2016-05-31 | 2019-04-01 | 日商Jx金屬股份有限公司 | 附散熱用金屬材之結構物、印刷電路板及電子機器、散熱用金屬材 |
CN108770187B (zh) * | 2018-06-13 | 2019-09-10 | 深圳玛斯兰电路科技实业发展有限公司 | 一种pcb电路板 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000106458A (ja) * | 1998-09-29 | 2000-04-11 | Matsushita Electronics Industry Corp | 画像書込み用発光装置 |
JP3910144B2 (ja) * | 2003-01-06 | 2007-04-25 | シャープ株式会社 | 半導体発光装置およびその製造方法 |
US7777235B2 (en) * | 2003-05-05 | 2010-08-17 | Lighting Science Group Corporation | Light emitting diodes with improved light collimation |
US7633093B2 (en) * | 2003-05-05 | 2009-12-15 | Lighting Science Group Corporation | Method of making optical light engines with elevated LEDs and resulting product |
US7408203B2 (en) * | 2004-04-17 | 2008-08-05 | Lg Electronics Inc. | Light emitting device and fabrication method thereof and light emitting system using the same |
KR100696062B1 (ko) * | 2005-01-05 | 2007-03-15 | 엘지이노텍 주식회사 | 발광 반도체 패키지 |
KR100696063B1 (ko) | 2005-01-05 | 2007-03-15 | 엘지이노텍 주식회사 | 어레이 발광장치 |
JP4915058B2 (ja) * | 2005-06-06 | 2012-04-11 | パナソニック株式会社 | Led部品およびその製造方法 |
JP4674487B2 (ja) | 2005-04-25 | 2011-04-20 | パナソニック電工株式会社 | 表面実装型発光装置 |
JP4452216B2 (ja) | 2005-06-29 | 2010-04-21 | 日本特殊陶業株式会社 | 発光素子用セラミックパッケージ及びその製造方法 |
JP2007087452A (ja) | 2005-09-20 | 2007-04-05 | Funai Electric Co Ltd | 光ディスク装置 |
EP1837041A1 (en) | 2006-03-20 | 2007-09-26 | Tissuemed Limited | Tissue-adhesive materials |
JP2007250979A (ja) | 2006-03-17 | 2007-09-27 | Zeniya Sangyo Kk | 半導体パッケージ |
KR100735432B1 (ko) * | 2006-05-18 | 2007-07-04 | 삼성전기주식회사 | 발광소자 패키지 및 발광소자 패키지 어레이 |
KR100854328B1 (ko) | 2006-07-07 | 2008-08-28 | 엘지전자 주식회사 | 발광 소자 패키지 및 그 제조방법 |
US7679099B2 (en) * | 2006-12-04 | 2010-03-16 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Low thermal resistance high power LED |
JP2007067452A (ja) | 2006-12-11 | 2007-03-15 | Sharp Corp | 半導体発光装置 |
KR20080057881A (ko) | 2006-12-21 | 2008-06-25 | 엘지전자 주식회사 | 인쇄회로기판, 이를 포함하는 발광 장치 및 그 제조 방법 |
KR100851183B1 (ko) * | 2006-12-27 | 2008-08-08 | 엘지이노텍 주식회사 | 반도체 발광소자 패키지 |
KR101526567B1 (ko) * | 2008-05-07 | 2015-06-10 | 엘지이노텍 주식회사 | 발광 다이오드 패키지 |
KR100958024B1 (ko) * | 2008-08-05 | 2010-05-17 | 삼성엘이디 주식회사 | 발광 다이오드 패키지 및 그 제조방법 |
-
2008
- 2008-12-29 KR KR1020080135988A patent/KR101047801B1/ko active IP Right Grant
-
2009
- 2009-12-28 US US12/647,881 patent/US8227824B2/en not_active Expired - Fee Related
- 2009-12-28 EP EP09180830.3A patent/EP2209144B1/en not_active Not-in-force
- 2009-12-29 JP JP2009299135A patent/JP5571946B2/ja active Active
- 2009-12-29 CN CN2009102152760A patent/CN101794852B/zh active Active
-
2012
- 2012-06-26 US US13/533,726 patent/US8847259B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102163661A (zh) * | 2011-02-26 | 2011-08-24 | 潍坊广生新能源有限公司 | 一种白光led封装方法 |
CN102163661B (zh) * | 2011-02-26 | 2012-11-28 | 潍坊广生新能源有限公司 | 一种白光led封装方法 |
CN105594002A (zh) * | 2013-09-27 | 2016-05-18 | 欧司朗光电半导体有限公司 | 光电子半导体器件和用于制造光电子半导体器件的方法 |
US9780269B2 (en) | 2013-09-27 | 2017-10-03 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor component comprising an optoelectronic semiconductor chip being partly embedded in a shaped body serving as support and method for producing an optoelectronic semiconductor component comprising an optoelectronic semiconductor chip being partly embedded in a shaped body serving as support |
Also Published As
Publication number | Publication date |
---|---|
US8847259B2 (en) | 2014-09-30 |
US20120273832A1 (en) | 2012-11-01 |
JP2010157738A (ja) | 2010-07-15 |
KR20100077909A (ko) | 2010-07-08 |
US20100163905A1 (en) | 2010-07-01 |
EP2209144A1 (en) | 2010-07-21 |
JP5571946B2 (ja) | 2014-08-13 |
CN101794852B (zh) | 2013-10-30 |
KR101047801B1 (ko) | 2011-07-07 |
US8227824B2 (en) | 2012-07-24 |
EP2209144B1 (en) | 2013-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101794852B (zh) | 发光器件封装 | |
EP2381474B1 (en) | Light emitting device package, and illumination apparatus employing the light emitting device package | |
KR101092097B1 (ko) | 발광 다이오드 패키지 및 그 제조방법 | |
CN102903706B (zh) | 发光器件封装件及使用其的照明系统 | |
CN101889354B (zh) | 发光器件封装及其制造方法 | |
EP2408030A2 (en) | Electrode configuration for a light emitting device | |
EP2950359A1 (en) | For wafer bonding optimized contact structure of a light emitting device | |
CN101877380B (zh) | 发光器件、发光器件封装以及包括该封装的照明系统 | |
CN107210352A (zh) | 发光元件 | |
EP2565921B1 (en) | Light emitting device | |
JP2011192703A (ja) | 発光装置及び照明装置 | |
US8378359B2 (en) | Light emitting device and method of fabricating the same | |
WO2008082098A1 (en) | Light emitting diode package | |
KR101179579B1 (ko) | 엘이디 조명 모듈 및 그의 제조 방법 | |
US20130002139A1 (en) | Semiconductor light emitting device package | |
KR101762597B1 (ko) | 반도체 발광소자용 기판 | |
KR100699146B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
KR20150042954A (ko) | 측면발광 발광 장치 및 그 제조 방법 | |
KR20160028014A (ko) | 반도체 소자 패키지 제조방법 | |
KR101119015B1 (ko) | 발광 장치 | |
KR101034130B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
KR101104767B1 (ko) | 발광 장치 | |
KR101104763B1 (ko) | 발광 장치 | |
KR20180088176A (ko) | 발광 셀들을 포함하는 발광 다이오드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20210823 Address after: 168 Changsheng North Road, Taicang City, Suzhou, Jiangsu Province Patentee after: Suzhou Leyu Semiconductor Co.,Ltd. Address before: Seoul, South Kerean Patentee before: LG INNOTEK Co.,Ltd. |