CN101719516A - 一种低栅极电荷深沟槽功率mos器件及其制造方法 - Google Patents
一种低栅极电荷深沟槽功率mos器件及其制造方法 Download PDFInfo
- Publication number
- CN101719516A CN101719516A CN200910234492A CN200910234492A CN101719516A CN 101719516 A CN101719516 A CN 101719516A CN 200910234492 A CN200910234492 A CN 200910234492A CN 200910234492 A CN200910234492 A CN 200910234492A CN 101719516 A CN101719516 A CN 101719516A
- Authority
- CN
- China
- Prior art keywords
- polycrystalline silicon
- layer
- conductive polycrystalline
- oxide layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 86
- 238000005530 etching Methods 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 13
- 229910044991 metal oxide Inorganic materials 0.000 claims description 13
- 150000004706 metal oxides Chemical class 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 230000008719 thickening Effects 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 14
- 230000003071 parasitic effect Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000004134 energy conservation Methods 0.000 description 2
- 241001528553 Malus asiatica Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种低栅极电荷深沟槽功率MOS器件及其制造方法，该MOS器件为垂直MOS器件，其沟槽内设有一个栅极导电多晶硅和一个屏蔽栅导电多晶硅，屏蔽栅导电多晶硅位于栅极导电多晶硅下方；所述栅极导电多晶硅两侧与沟槽内壁之间设有绝缘栅氧化层，该绝缘栅氧化层的厚度从所述阱层中部位置开始往下逐渐变厚，相应地栅极导电多晶硅的宽度从所述阱层中部位置开始往下也逐渐变窄；所述屏蔽栅导电多晶硅两侧及底部均由屏蔽栅氧化层包围，所述栅极导电多晶硅与所述屏蔽栅导电多晶硅由导电多晶硅间绝缘介质层隔开。
Description
技术领域
本发明涉及沟槽式功率MOS器件技术领域，具体涉及一种低栅极电荷深沟槽MOS功率器件及其制造方法。
背景技术
沟槽功率MOS器件具有集成度高、导通电阻低、开关速度快、开关损耗小的特点，已经在低压和中高压应用领域全面替代平面式功率MOS器件，成为功率MOS器件的主流。随着产品应用的发展，对功率MOS器件的开关速度和开关损耗的要求越来越高，其中开关损耗占据总损耗70％左右，普通的沟槽式MOS器件在开关特性上显得越来越不足，如何提高开关速度并降低开关损耗对于节能及高频应用具有十分重要的意义。
造成开关损耗大和开关速度慢的原因主要是该深沟槽结构MOS器件在栅极和漏极之间和栅极和源极之间有较大的寄生电容。该寄生电容包括栅-漏电容Cgd和栅-源电容Cgs，在已有技术中，往往采取降低栅-漏电容Cgd的措施，如华虹NEC电子在中国专利(申请号：200510026546.5)中提出了厚底栅氧技术(Thick bottom oxide)，从而达到降低栅-漏电容Cgd的效果，但是，该技术的不足在于只能降低约30％左右栅-漏电容Cgd，仍然不能满足节能及高频应用的需求。
因此，如何进一步显著地降低寄生电容，大大改善沟槽式功率MOS器件的高频性能和开关损耗成为本技术领域技术人员的努力方向。
发明内容
本发明目的是提供一种低栅极电荷深沟槽功率MOS器件及其制造方法，其目的是通过改进沟槽导电多晶硅和栅氧化层结构，来降低栅极电荷，从而提高开关速度和降低开关损耗。
为达到上述目的，本发明采用的技术方案是：
一种低栅极电荷深沟槽功率MOS器件，所述MOS器件为垂直MOS器件，包括：位于硅片背面的重掺杂第一导电类型漏极区，位于所述漏极区上方的轻掺杂第一导电类型杂质的外延层；位于所述外延层上方的第二导电类型的阱层；位于所述阱层并伸入所述外延层的沟槽；在所述第二导电类型的阱层上部且在所述沟槽四周形成具有第一导电类型的源极区，所述沟槽内设有一个栅极导电多晶硅和一个屏蔽栅导电多晶硅，屏蔽栅导电多晶硅位于栅极导电多晶硅下方；所述栅极导电多晶硅两侧与沟槽内壁之间设有绝缘栅氧化层，该绝缘栅氧化层的厚度从所述阱层中部位置开始往下逐渐变厚，相应地栅极导电多晶硅的宽度从所述阱层中部位置开始往下也逐渐变窄；所述屏蔽栅导电多晶硅两侧及底部均由屏蔽栅氧化层包围，所述栅极导电多晶硅与所述屏蔽栅导电多晶硅由导电多晶硅间绝缘介质层隔开。
上述技术方案中的有关内容解释如下：
1、上述方案中，所述屏蔽栅氧化层的厚度大于所述绝缘栅氧化层的最小厚度。
2、上述方案中，所述沟槽顶部淀积有绝缘介质层，并在位于栅极导电多晶硅上方和源极区上方的绝缘介质层分别开孔，在孔内设有金属连线，分别实现栅极导电多晶硅和源极区电性连接。
一种制造上述的功率MOS器件的制造方法，包括以下步骤如下：
a)提供第一导电类型的具有正、反两个主面的半导体衬底，重掺杂的第二主面作为漏极，在位于轻掺杂的第一主面上生长第一氧化层，通过掩膜光刻及刻蚀第一氧化层形成硬掩膜；
b)以硬掩膜作为刻蚀屏蔽层，刻蚀第一主面形成深沟槽；
c)在沟槽底部及侧壁形成第二氧化层；
d)在第二氧化层上沉积第一导电多晶硅层，通过回刻在沟槽内形成屏蔽栅导电多晶硅；或者在第二氧化层上沉积第一导电多晶硅层，然后先回刻，再制作光刻胶定义出需要刻蚀的区域，然后通过刻蚀形成屏蔽栅导电多晶硅；
e)在屏蔽栅导电多晶硅上生成第三氧化层，通过化学机械研磨和刻蚀形成导电多晶硅间绝缘介质层；
f)在沟槽内热氧化生成第四氧化层，再CVD沉积第五氧化层，然后通过各向同性刻蚀，去除沟槽内上部的第四氧化层和第五氧化层，从而形成从沟槽中部位置开始往下厚度渐厚的绝缘栅氧化层，再通过热氧化在沟槽内形成第六氧化层，该第六氧化层厚度小于第二氧化层；
g)沉积第二导电多晶硅层，并通过回刻形成栅极导电多晶硅；
h)通过光刻胶定义出阱层区域，在第一主面上部注入第二导电类型离子并通过推阱形成第二导电类型的阱层；
j)在所述阱层的上部且位于所述沟槽的四周注入第一导电类型离子形成第一导电类型的源极区。
k)淀积绝缘层间介质层。
l)制作光刻胶，并用孔光刻版定义出连线孔区域，通过干法刻蚀形成孔，其后注入第二导电类型杂质。
m)淀积金属层，制作光刻胶定义出金属线区域，通过干法刻蚀互联线。
n)淀积一层二氧化硅和一层氮化硅，制作光刻胶定义出金属线窗口，通过干法刻蚀形成该窗口。
本发明工作原理是：增加一个屏蔽多晶硅，并采用从阱区中部开始宽度渐变的导电多晶硅，有效降低了改MOS器件的寄生电容，大大了提供了高频特性。
由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果：
1、本发明采用增加一个屏蔽多晶硅有效降低了寄生电容，提高了高频性能且降低了开关损耗。
2、本发明采用下部宽度渐窄的导电多晶硅，降低了导电多晶硅侧壁和底部的栅极与漏极之间寄生电容Cgd。
3、本发明导电多晶硅宽度渐变部位从阱区中部开始，既降低了栅极与漏极之间寄生电容Cgd，也降低了栅极与源极之间寄生电容Cgs。
附图说明
附图1为本发明沟槽式功率MOS器件的结构示意图；
附图2为现有技术功率MOS器件仿真测试图；
附图3为本发明具有屏蔽栅导电多晶硅的功率MOS器件仿真测试图；
附图4为本发明具有宽度渐变的栅极导电多晶硅加屏蔽栅导电多晶硅的功率MOS器件仿真测试图。
以上附图中：1、漏极区；2、外延层；3、阱层；4、沟槽；5、绝缘栅氧化层；6、源极区；7、栅极导电多晶硅；8、屏蔽栅导电多晶硅；9、屏蔽栅氧化层；10、导电多晶硅间绝缘介质层；11、绝缘介质层；12、金属连线。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例：一种低栅极电荷深沟槽功率MOS器件及其制造方法
所述MOS器件为垂直MOS器件，包括：位于硅片背面的重掺杂第一导电类型漏极区1，位于所述漏极区1上方的轻掺杂第一导电类型杂质的外延层2；位于所述外延层2上方的第二导电类型的阱层3；位于所述阱层3并伸入所述外延层2的沟槽4；在所述第二导电类型的阱层3上部且在所述沟槽4四周形成具有第一导电类型的源极区6，其特征在于：所述沟槽4内设有一个栅极导电多晶硅7和一个屏蔽栅导电多晶硅8，屏蔽栅导电多晶硅8位于栅极导电多晶硅7下方；所述栅极导电多晶硅7两侧与沟槽4内壁之间设有绝缘栅氧化层5，该绝缘栅氧化层5的厚度从所述阱层3中部位置开始往下逐渐变厚，相应地栅极导电多晶硅7的宽度从所述阱层3中部位置开始往下也逐渐变窄；所述屏蔽栅导电多晶硅8两侧及底部均由屏蔽栅氧化层9包围，所述屏蔽栅氧化层9的厚度大于所述绝缘栅氧化层5的最小厚度，所述栅极导电多晶硅7与所述屏蔽栅导电多晶硅8由导电多晶硅间绝缘介质层10隔开。所述沟槽4顶部淀积有绝缘介质层11，并在位于栅极导电多晶硅7上方和源极区6上方的绝缘介质层11分别开孔，在孔内设有金属连线12，分别实现栅极导电多晶硅7和源极区6电性连接。
一种制造权利要求1所述的功率MOS器件的制造方法，具体步骤如下：
a)提供第一导电类型的具有正、反两个主面的半导体衬底，重掺杂的第二主面作为漏极，在位于轻掺杂的第一主面上生长第一氧化层，通过掩膜光刻及刻蚀第一氧化层形成硬掩膜；
b)以硬掩膜作为刻蚀屏蔽层，刻蚀第一主面形成深沟槽；
c)在沟槽底部及侧壁形成第二氧化层；
d)在第二氧化层上沉积第一导电多晶硅层，通过回刻在沟槽内形成屏蔽栅导电多晶硅；或者在第二氧化层上沉积第一导电多晶硅层，然后先回刻，再制作光刻胶定义出需要刻蚀的区域，然后通过刻蚀形成屏蔽栅导电多晶硅；
e)在屏蔽栅导电多晶硅上生成第三氧化层，通过化学机械研磨和刻蚀形成导电多晶硅间绝缘介质层；
f)在沟槽内热氧化生成第四氧化层，再CVD沉积第五氧化层，然后通过各向同性刻蚀，去除沟槽内上部的第四氧化层和第五氧化层，从而形成从沟槽中部位置开始往下厚度渐厚的绝缘栅氧化层，再通过热氧化在沟槽内形成第六氧化层，该第六氧化层厚度小于第二氧化层；
g)沉积第二导电多晶硅层，并通过回刻形成栅极导电多晶硅；
h)通过光刻胶定义出阱层区域，在第一主面上部注入第二导电类型离子并通过推阱形成第二导电类型的阱层；
j)在所述阱层的上部且位于所述沟槽的四周注入第一导电类型离子形成第一导电类型的源极区。
k)淀积绝缘层间介质层；
l)制作光刻胶，并用孔光刻版定义出连线孔区域，通过干法刻蚀形成孔，其后注入第二导电类型杂质；
m)淀积金属层，制作光刻胶定义出金属线区域，通过干法刻蚀互联线；
n)淀积一层二氧化硅和一层氮化硅，制作光刻胶定义出金属线窗口，通过干法刻蚀形成该窗口。
栅极电荷与寄生电容Cgd与Cgs成反比，附图2为现有技术仿真测试图、附图3为导电多晶硅7加上屏蔽多晶硅8的仿真测试图，附图4为宽度渐变的导电多晶硅加上屏蔽多晶硅的仿真测试图，当电流Ig＝5m一定时，比较附图2、3和4，可知本发明有效降低了寄生电容Cgd与Cgs，从而降低了充电时间，大大提高了器件高频性能且能降低开关损耗。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (5)
1.一种低栅极电荷深沟槽功率MOS器件，所述MOS器件为垂直MOS器件，包括：位于硅片背面的重掺杂第一导电类型漏极区(1)，位于所述漏极区(1)上方的轻掺杂第一导电类型杂质的外延层(2)；位于所述外延层(2)上方的第二导电类型的阱层(3)；位于所述阱层(3)并伸入所述外延层(2)的沟槽(4)；在所述第二导电类型的阱层(3)上部且在所述沟槽(4)四周形成具有第一导电类型的源极区(6)，其特征在于：所述沟槽(4)内设有一个栅极导电多晶硅(7)和一个屏蔽栅导电多晶硅(8)，屏蔽栅导电多晶硅(8)位于栅极导电多晶硅(7)下方；所述栅极导电多晶硅(7)两侧与沟槽(4)内壁之间设有绝缘栅氧化层(5)，该绝缘栅氧化层(5)的厚度从所述阱层(3)中部位置开始往下逐渐变厚，相应地栅极导电多晶硅(7)的宽度从所述阱层(3)中部位置开始往下也逐渐变窄；所述屏蔽栅导电多晶硅(8)两侧及底部均由屏蔽栅氧化层(9)包围，所述栅极导电多晶硅(7)与所述屏蔽栅导电多晶硅(8)由导电多晶硅间绝缘介质层(10)隔开。
2.根据权利要求1所述的功率MOS器件，其特征在于：所述屏蔽栅氧化层(9)的厚度大于所述绝缘栅氧化层(5)的最小厚度。
3.根据权利要求1或2所述的功率MOS器件，其特征在于：所述沟槽(4)顶部淀积有绝缘介质层(11)，并在位于栅极导电多晶硅(7)上方和源极区(6)上方的绝缘介质层(11)分别开孔，在孔内设有金属连线(12)，分别实现栅极导电多晶硅(7)和源极区(6)电性连接。
4.一种制造权利要求1所述的功率MOS器件的制造方法，其特征在于：
a)提供第一导电类型的具有正、反两个主面的半导体衬底，重掺杂的第二主面作为漏极，在位于轻掺杂的第一主面上生长第一氧化层，通过掩膜光刻及刻蚀第一氧化层形成硬掩膜；
b)以硬掩膜作为刻蚀屏蔽层，刻蚀第一主面形成深沟槽；
c)在沟槽底部及侧壁形成第二氧化层；
d)在第二氧化层上沉积第一导电多晶硅层，通过回刻在沟槽内形成屏蔽栅导电多晶硅；或者在第二氧化层上沉积第一导电多晶硅层，然后先回刻，再制作光刻胶定义出需要刻蚀的区域，然后通过刻蚀形成屏蔽栅导电多晶硅；
e)在屏蔽栅导电多晶硅上生成第三氧化层，通过化学机械研磨和刻蚀形成导电多晶硅间绝缘介质层；
f)在沟槽内热氧化生成第四氧化层，再CVD沉积第五氧化层，然后通过各向同性刻蚀，去除沟槽内上部的第四氧化层和第五氧化层，从而形成从沟槽中部位置开始往下厚度渐厚的绝缘栅氧化层，再通过热氧化在沟槽内形成第六氧化层，该第六氧化层厚度小于第二氧化层；
g)沉积第二导电多晶硅层，并通过回刻形成栅极导电多晶硅；
h)通过光刻胶定义出阱层区域，在第一主面上部注入第二导电类型离子并通过推阱形成第二导电类型的阱层；
j)在所述阱层的上部且位于所述沟槽的四周注入第一导电类型离子形成第一导电类型的源极区。
5.根据权利要求4所述的功率MOS器件的制造方法，其特征在于：j)步骤后还包括以下步骤：
a)淀积绝缘层间介质层；
b)制作光刻胶，并用孔光刻版定义出连线孔区域，通过干法刻蚀形成孔，其后注入第二导电类型杂质；
c)淀积金属层，制作光刻胶定义出金属线区域，通过干法刻蚀互联线；
d)淀积一层二氧化硅和一层氮化硅，制作光刻胶定义出金属线窗口，通过干法刻蚀形成该窗口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910234492XA CN101719516B (zh) | 2009-11-20 | 2009-11-20 | 一种低栅极电荷深沟槽功率mos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910234492XA CN101719516B (zh) | 2009-11-20 | 2009-11-20 | 一种低栅极电荷深沟槽功率mos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101719516A true CN101719516A (zh) | 2010-06-02 |
| CN101719516B CN101719516B (zh) | 2011-04-06 |
Family
ID=42434058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910234492XA Active CN101719516B (zh) | 2009-11-20 | 2009-11-20 | 一种低栅极电荷深沟槽功率mos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101719516B (zh) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426925A (zh) * | 2012-05-14 | 2013-12-04 | 上海华虹Nec电子有限公司 | 低栅极电荷沟槽功率mos器件及制造方法 |
| CN103579320A (zh) * | 2012-07-31 | 2014-02-12 | 上海华虹Nec电子有限公司 | 沟槽型栅极及制造方法 |
| CN104795445A (zh) * | 2015-04-01 | 2015-07-22 | 苏州东微半导体有限公司 | 一种低损耗的超结功率器件及其制造方法 |
| CN105895516A (zh) * | 2016-04-29 | 2016-08-24 | 深圳尚阳通科技有限公司 | 具有屏蔽栅的沟槽栅mosfet的制造方法 |
| CN106876278A (zh) * | 2017-03-01 | 2017-06-20 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅器件的制造方法 |
| CN108666361A (zh) * | 2017-03-31 | 2018-10-16 | 深圳尚阳通科技有限公司 | 一种通孔免对位的功率器件及其制造方法 |
| CN108831832A (zh) * | 2018-05-07 | 2018-11-16 | 株洲中车时代电气股份有限公司 | 沟槽台阶栅igbt芯片的制作方法 |
| CN109103257A (zh) * | 2018-07-09 | 2018-12-28 | 苏州硅能半导体科技股份有限公司 | 高可靠性深沟槽功率mos器件 |
| CN111180341A (zh) * | 2020-02-18 | 2020-05-19 | 中芯集成电路制造(绍兴)有限公司 | 屏蔽栅场效应晶体管及其形成方法 |
| CN111180342A (zh) * | 2020-02-18 | 2020-05-19 | 中芯集成电路制造(绍兴)有限公司 | 屏蔽栅场效应晶体管及其形成方法 |
| CN113078066A (zh) * | 2021-03-30 | 2021-07-06 | 电子科技大学 | 一种分离栅功率mosfet器件的制造方法 |
| CN113611747A (zh) * | 2021-08-04 | 2021-11-05 | 济南市半导体元件实验所 | 集成势垒夹断二极管的sgt功率mos器件及加工工艺 |
| CN117352557A (zh) * | 2023-12-06 | 2024-01-05 | 无锡锡产微芯半导体有限公司 | 一种集成式sgt mosfet及其制备工艺 |
| CN117476770A (zh) * | 2023-11-16 | 2024-01-30 | 华羿微电子股份有限公司 | 一种低栅极电荷屏蔽栅mosfet器件及其制作方法 |
| CN113611747B (zh) * | 2021-08-04 | 2024-11-05 | 济南晶恒电子有限责任公司 | 集成势垒夹断二极管的sgt功率mos器件及加工工艺 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100555666C (zh) * | 2007-12-22 | 2009-10-28 | 苏州硅能半导体科技股份有限公司 | 一种深沟槽大功率mos器件及其制造方法 |
| CN100565879C (zh) * | 2008-01-08 | 2009-12-02 | 苏州硅能半导体科技股份有限公司 | 一种深沟槽大功率mos器件及其制造方法 |
| CN201146191Y (zh) * | 2008-01-08 | 2008-11-05 | 苏州硅能半导体科技股份有限公司 | 一种深沟槽大功率n型mos器件 |
| CN201181707Y (zh) * | 2008-03-25 | 2009-01-14 | 苏州硅能半导体科技股份有限公司 | 改善沟槽功率mos器件栅电极金属层粘附性的结构 |
| CN100555635C (zh) * | 2008-04-11 | 2009-10-28 | 苏州硅能半导体科技股份有限公司 | 一种功率沟槽式mos场效应管及其制造方法 |
-
2009
- 2009-11-20 CN CN200910234492XA patent/CN101719516B/zh active Active
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426925A (zh) * | 2012-05-14 | 2013-12-04 | 上海华虹Nec电子有限公司 | 低栅极电荷沟槽功率mos器件及制造方法 |
| CN103579320A (zh) * | 2012-07-31 | 2014-02-12 | 上海华虹Nec电子有限公司 | 沟槽型栅极及制造方法 |
| CN104795445A (zh) * | 2015-04-01 | 2015-07-22 | 苏州东微半导体有限公司 | 一种低损耗的超结功率器件及其制造方法 |
| CN105895516A (zh) * | 2016-04-29 | 2016-08-24 | 深圳尚阳通科技有限公司 | 具有屏蔽栅的沟槽栅mosfet的制造方法 |
| CN105895516B (zh) * | 2016-04-29 | 2018-08-31 | 深圳尚阳通科技有限公司 | 具有屏蔽栅的沟槽栅mosfet的制造方法 |
| CN106876278A (zh) * | 2017-03-01 | 2017-06-20 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅器件的制造方法 |
| CN108666361A (zh) * | 2017-03-31 | 2018-10-16 | 深圳尚阳通科技有限公司 | 一种通孔免对位的功率器件及其制造方法 |
| CN108666361B (zh) * | 2017-03-31 | 2022-04-12 | 深圳尚阳通科技有限公司 | 一种通孔免对位的功率器件及其制造方法 |
| CN108831832B (zh) * | 2018-05-07 | 2020-08-14 | 株洲中车时代电气股份有限公司 | 沟槽台阶栅igbt芯片的制作方法 |
| CN108831832A (zh) * | 2018-05-07 | 2018-11-16 | 株洲中车时代电气股份有限公司 | 沟槽台阶栅igbt芯片的制作方法 |
| CN109103257A (zh) * | 2018-07-09 | 2018-12-28 | 苏州硅能半导体科技股份有限公司 | 高可靠性深沟槽功率mos器件 |
| CN111180342A (zh) * | 2020-02-18 | 2020-05-19 | 中芯集成电路制造(绍兴)有限公司 | 屏蔽栅场效应晶体管及其形成方法 |
| CN111180341A (zh) * | 2020-02-18 | 2020-05-19 | 中芯集成电路制造(绍兴)有限公司 | 屏蔽栅场效应晶体管及其形成方法 |
| CN111180342B (zh) * | 2020-02-18 | 2022-07-15 | 绍兴中芯集成电路制造股份有限公司 | 屏蔽栅场效应晶体管及其形成方法 |
| CN111180341B (zh) * | 2020-02-18 | 2022-08-02 | 绍兴中芯集成电路制造股份有限公司 | 屏蔽栅场效应晶体管及其形成方法 |
| CN113078066A (zh) * | 2021-03-30 | 2021-07-06 | 电子科技大学 | 一种分离栅功率mosfet器件的制造方法 |
| CN113078066B (zh) * | 2021-03-30 | 2023-05-26 | 电子科技大学 | 一种分离栅功率mosfet器件的制造方法 |
| CN113611747A (zh) * | 2021-08-04 | 2021-11-05 | 济南市半导体元件实验所 | 集成势垒夹断二极管的sgt功率mos器件及加工工艺 |
| CN113611747B (zh) * | 2021-08-04 | 2024-11-05 | 济南晶恒电子有限责任公司 | 集成势垒夹断二极管的sgt功率mos器件及加工工艺 |
| CN117476770A (zh) * | 2023-11-16 | 2024-01-30 | 华羿微电子股份有限公司 | 一种低栅极电荷屏蔽栅mosfet器件及其制作方法 |
| CN117352557A (zh) * | 2023-12-06 | 2024-01-05 | 无锡锡产微芯半导体有限公司 | 一种集成式sgt mosfet及其制备工艺 |
| CN117352557B (zh) * | 2023-12-06 | 2024-04-09 | 无锡锡产微芯半导体有限公司 | 一种集成式sgt mosfet及其制备工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101719516B (zh) | 2011-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101719516B (zh) | 一种低栅极电荷深沟槽功率mos器件及其制造方法 | |
| CN102263133B (zh) | 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法 | |
| CN101752423B (zh) | 沟槽型大功率mos器件及其制造方法 | |
| CN100555666C (zh) | 一种深沟槽大功率mos器件及其制造方法 | |
| CN103413765B (zh) | 沟槽mosfet器件及其制作方法 | |
| CN202534649U (zh) | 提高截止效果的沟槽型功率mos器件 | |
| CN101853850B (zh) | 一种超势垒半导体整流器件及其制造方法 | |
| CN100565879C (zh) | 一种深沟槽大功率mos器件及其制造方法 | |
| CN104241386B (zh) | 具有低特征导通电阻的功率mosfet器件及其制造方法 | |
| CN111276394B (zh) | 一种分离栅mosfet的制作方法 | |
| CN100552902C (zh) | 沟槽型双层栅功率mos结构实现方法 | |
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN101261992A (zh) | 一种功率沟槽式mos场效应管及其制造方法 | |
| CN101764155A (zh) | 沟槽式场效应管及其制备方法 | |
| CN108649072A (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| CN103151309A (zh) | 深沟槽功率mos器件及其制备方法 | |
| CN101692426A (zh) | 一种垂直双扩散mos晶体管的制备方法 | |
| CN101567320A (zh) | 功率mos晶体管的制造方法 | |
| CN201146191Y (zh) | 一种深沟槽大功率n型mos器件 | |
| CN101692462A (zh) | 一种垂直双扩散mos晶体管结构 | |
| CN201877431U (zh) | 一种具有改进型终端的半导体器件 | |
| CN103236439A (zh) | 一种新型结构的vdmos器件及其制造方法 | |
| CN117174738A (zh) | 一种沟槽屏蔽栅mosfet器件及其制造方法和电子设备 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN202205757U (zh) | 低栅极电荷低导通电阻深沟槽功率mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240130 Address after: Room 306, Building 2, No.1 Qingshan Road, High tech Zone, Suzhou City, Jiangsu Province, 215100 Patentee after: New Silicon Microelectronics (Suzhou) Co.,Ltd. Country or region after: China Address before: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong Patentee before: Shenzhen Hemeiyuan Technology Co.,Ltd. Country or region before: China Effective date of registration: 20240130 Address after: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong Patentee after: Shenzhen Hemeiyuan Technology Co.,Ltd. Country or region after: China Address before: Unit C301, International Science and Technology Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province, 215021 Patentee before: SUZHOU SILIKRON SEMICONDUCTOR TECHNOLOGY CO.,LTD. Country or region before: China |