CN101689343B - 有源矩阵显示设备 - Google Patents

有源矩阵显示设备 Download PDF

Info

Publication number
CN101689343B
CN101689343B CN200880011875.4A CN200880011875A CN101689343B CN 101689343 B CN101689343 B CN 101689343B CN 200880011875 A CN200880011875 A CN 200880011875A CN 101689343 B CN101689343 B CN 101689343B
Authority
CN
China
Prior art keywords
pixel
data
memory
display device
memories
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880011875.4A
Other languages
English (en)
Other versions
CN101689343A (zh
Inventor
K·卡瓦贝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global OLED Technology LLC
Original Assignee
Global OLED Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global OLED Technology LLC filed Critical Global OLED Technology LLC
Publication of CN101689343A publication Critical patent/CN101689343A/zh
Application granted granted Critical
Publication of CN101689343B publication Critical patent/CN101689343B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2033—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with splitting one or more sub-frames corresponding to the most significant bits into two or more sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

高效地显示多灰度级图像数据。图像数据被存储在帧存储器中，且该图像数据的预定位还被存储在具有用于每个像素的存储器的像素存储器中。使用输入/输出单元来交换像素存储器中的视频数据和帧存储器(22)中的视频数据，以控制像素中的图像显示。

Description

有源矩阵显示设备
技术领域
本发明涉及具有布置成矩阵形式的像素的有源矩阵显示设备，并且具体地涉及在每个像素中具有存储器的有源矩阵显示设备。
背景技术
由于用有源矩阵显示设备可以有较高的分辨率，所以有源矩阵显示设备作为显示器变得很普遍。有源矩阵显示设备需要有用于确定每个像素中的显示状态的有源元件。特别地，在诸如有机场致发光(在下文中称为“EL”)显示器等电流驱动显示器中，提供了驱动晶体管，其能够持续向发光元件供应电流。作为驱动晶体管，使用由诸如无定形硅和多晶硅等薄膜形成的薄膜晶体管(“TFT”)。然而，难以使TFT的特性统一。
已提出了若干种方法作为用于用电路技术来修正TFT的特性的方法。这些方法之一是数字驱动法，且存在一种已知方法，其中通过数字驱动来控制有源矩阵有机EL显示器中的灰度级(WO2005-116971)。
具有此类数字输入的显示设备必须根据输入数字数据生成作为模拟输出的发光强度，而无论显示设备的形式如何，并因此包括数模转换(DA转换)单元。
数字驱动是这样一种驱动方法，其中通过改变发光周期的脉冲宽度来实现并通过使用能够将写入的数字数据保持一定的时间段的多个子帧和像素来实现DA转换。
然而，在相关技术中公开的像素包括存储电容器，该存储电容器提供只写动态存储器功能以将写入的数据保持一定的时间段并生成具有脉冲宽度的对应于所述数据的发光强度。因为这些原因，可以被读取和写入的存储器必须从外部提供，并且更新操作(以一定的间隔周期地将数据写入像素的操作)必须持续地应用于利用存储器数据的像素中。
当需要外部存储器且图像数据的尺寸增大时，诸如，例如像素数目和数据中的位数增加，成本也随着存储量的增加而增加。
发明内容
根据本发明的一方面，提供了一种有源矩阵显示设备，其包括具有布置成矩阵形式的多个像素的像素存储器和存储视频数据的外部存储器，每个像素具有存储视频数据的一位存储器并基于所述视频数据来实现显示，其中，通过交换所述像素存储器中的视频数据和所述外部存储器中的视频数据来控制像素中的视频的显示。
根据本发明的另一方面，优选的是，在所述有源矩阵显示设备中，在像素存储器的像素中提供每个具有一位存储器的多个划分像素(divided pixels)，并通过使用用于像素的一部分划分像素的子帧来控制发光周期而使用所述多个划分像素来实现多个位的数字数据的显示。
根据本发明的另一方面，优选的是，在所述有源矩阵显示设备中，所述外部存储器具有小于用于一个屏幕的存储容量的存储容量。
根据本发明的另一方面，优选的是，在所述有源矩阵显示设备中，所述像素包括具有相当发光强度的至少一对划分像素。
根据本发明的另一方面，优选的是，在所述有源矩阵显示设备中，所述划分像素包括有机场致发光元件。
根据本发明的另一方面，提供了一种有源矩阵显示设备，其中，多个像素被布置成矩阵形式并根据视频数据来实现每个像素中的显示，所述有源矩阵显示设备包括帧存储器，其存储用于每个像素的包括多个位的视频数据，以及读取存储在帧存储器中的用于每个像素的视频数据并将该视频数据供应给相应像素的信号控制器，其中，每个像素包括多个划分像素，该划分像素具有存储所供应的视频信号的至少一位的静态存储器和根据存储在所述静态存储器中的视频信号而发光的发光元件，所述信号控制器读取存储在所述帧存储器中的视频信号，将读取的视频信号供应给相应的像素，并通过使用子帧来控制像素的一部分划分像素的发光周期而使用多个划分像素实现多个位的数字数据的显示。
如所述，根据本发明的各种方面，可以通过将视频数据存储在像素存储器中来实现显示并可以与所述外部存储器交换视频数据。因此，不需要将所有视频数据都存储在所述外部存储器中。
另外，通过将像素存储器的一个像素划分成多个划分像素，可以使用该划分像素来实现多个位的视频数据的显示，并可以实现用减少的子帧数目进行显示。
附图说明
将通过参照附图详细描述本发明的优选实施例，在附图中：
图1是示出显示设备的整体结构的图示；
图2是用于在数字驱动中数据写和读的时序图；
图3是示出数据交换表的图示；
图4是示出地址数据交换表的图示；
图5是示出静态存储器像素的图示；
图6是示出另一静态存储器像素的图示；
图7A是示出包括划分像素的像素的图示；
图7B是示出包括划分像素的另一像素的图示；
图8是另一数字驱动的数据写和读的时序图；
图9是示出另一数据交换表的图示；
图10是示出另一地址数据交换表的图示；以及
图11是示出将电容器用于存储器的示例像素的图示。
具体实施方式
图1示出根据发明优选实施例的包括像素存储器25的显示设备的整体结构，在像素存储器25中，像素包括布置成阵列的静态存储器。
图1的显示设备包括数据驱动器20、门驱动器26、像素存储器25。门驱动器26和像素存储器25常常可以在同一基底上形成。门驱动器26可以替换地形成为单独的集成电路(IC)，或者可以包括在作为另一IC而提供的数据驱动器20中。数据驱动器20可以与像素存储器25在同一基底上形成。
数据驱动器20包括从外部读取输入信号的输入处理器21、作为可以保持至少一个屏幕输入信号的外部存储器的帧存储器22、行解码器24、以及输入/输出处理器23，该输入/输出处理器23从帧存储器22读取由行解码器24选择的行(line)的存储器数据，将该存储器数据输出到像素存储器25，从像素存储器25读取由门驱动器26选择的行的存储器数据，并将该存储器数据写入帧存储器22。
通过将帧存储器22引入到数据驱动器20中，当显示诸如静止图像等不具有视频变化的图像时，可以省略从外部供应输入信号。换言之，通过读取曾经存储在帧存储器22中的静止图像数据并将该静止图像数据输出到像素存储器25，有可能持续显示像素存储器25中的视频数据。
由于允许省略从外部供应输入信号的功能降低了数据传输所需的功率损耗，所以此类功能在诸如移动终端等需要低功率损耗的应用中是优选的。
使用数据驱动器20的数字驱动的特定信号处理方法可以根据像素存储器25的一个像素中的静态存储器的位数的不同而不同。作为最简单示例，考虑一个示例，其中将一位的静态存储器引入到每个像素中。在全彩色显示器的情况下，可以对红色(R)、绿色(G)、以及蓝色(B)中的每一个应用类似处理。
图2示出用具有6位输入数据的子帧结构和时序实现的其中用6位数字驱动来驱动像素存储器25的示例配置。根据图2，可以同时选择多个像素。如WO2005-116971所述，这可以通过将一行(one line)的选择周期划分成多个周期来实现。
在图2的示例配置中，第五位的子帧SF5被分成包括SF5-1和SF5-2的两个，且按照SF5-1、SF4，SF3，SF2，SF5-2、SF1、和SF0的顺序写入位数据。当子帧SF0的周期长度为“1”时，子帧SF5(SF5-2+SF5-1)、SF4、SF3、SF2、SF5-2、SF1、和SF0分别具有长度为32(16+16)、16、8、4、2、和1的周期。
可以将一位的位数据存储在像素存储器25中。因此，当要将作为最高有效位(MSB)的第五位存储在像素存储器25中时，从第四位至第零位的其余位被存储在帧存储器22中。
现在将描述此操作。当从外部输入图像数据时，首先，输入处理器21将串行(serially)输入的视频数据(以点为单位)转换成以行为单位的数据(行数据)。例如，存储在用于一行的移位寄存器中的数据被转移到一行的寄存器，并且在该寄存器中获得一行的数据(其中每个点包括6位)。关于已转换的行数据，第五位的行数据被输出到输入/输出处理器23，且从第四位至第零位的其余5位数据被存储在行解码器24所选的帧存储器22的行中。
输入/输出处理器23将从输入处理器21发送过来的第五位的行数据以行为单位输出到像素存储器25，并向门驱动器26输出控制信号以选择相应的行。
门驱动器26包括例如移位寄存器，且可以是其中依次从顶部选择相应的行的顺序选择类型，或者可以是其中使用解码器等指定相应行的地址并直接进行选择的随机选择类型。
在图2中的存储器写周期期间执行对诸如像素存储器25和帧存储器22等存储器进行写的处理。由于以在外部生成的时序发送从外部输入的视频数据，所以存储器写时序取决于外部时序。
在完成存储器写处理之后，周期变换到显示读周期。读时序取决于由数据驱动器20处理的数字驱动的时序，所有位数据的读取已在单位显示读周期(通常为60Hz)内完成，并在显示读周期内重复。
基于图2所示的子帧的顺序来确定位数据的读取顺序，且如图3所示地访问存储器位。
在完成存储器写(W)之后，像素存储器(PM)25立即存储第五位数据D[5]且帧存储器(FM)22立即将其余位数据D[4]～D[0]分别存储在FM[4]～F[0]中。
当开始显示读取时，根据数字驱动程序从第一行依次执行读取。由于第五位数据D[5]已被写入第一子帧SF5-1中的像素存储器PM，所以不需要另一处理。然而，当子帧SF4开始时，帧存储器22的第四位数据D[4]的行数据被读取到输入/输出处理器23，并暂时移动。
当读取第四位数据D[4]的行数据时，读取像素存储器25的同一行的地址PM的存储器数据D[5]并通过输入/输出处理器23将其存储在帧存储器22的同一行的第四位地址FM[4]中。然后，将已被暂时移动到输入/输出处理器23的第四位数据D[4]写入像素存储器25的相应地址。此处理是将像素存储器25的第五位数据与帧存储器22的第四位数据交换的处理。这些数据中的任何一个都不会丢失，且这两个数据均被保持。替换地，还可能首先读取像素存储器25的数据，将读取的数据移动到输入/输出处理器23，然而读取帧存储器22的数据，将读取的数据写入像素存储器25，并将移动的数据写入帧存储器22。
在子帧SF3中，将第三位数据D[3]的行数据从帧存储器22读取到输入/输出处理器23，同一行的像素存储器数据D[4]的行数据通过输入/输出处理器23而存储在帧存储器22的同一行的第三位地址中，且第三位数据D[3]和像素存储器数据D[4]的数据交换完成。
在子帧SF2中，以类似的方式交换数据，且在子帧SF5-2中，再次将帧存储器22的第五位数据D[5]的行数据与像素存储器25的第二位数据D[2]交换。
如通过图3可以理解的那样，虽然在子帧SF5-1SF5-2中读取相同的第五位数据，但要读取的地址相互不同。由于其中存储有数据的地址根据子帧的进展而不断改变，所以便于持续地使用诸如图4的表格等表格来管理要读取的数据被存储在哪个地址。
图4示出随着子帧的消逝管理对应于数据D[5]～D[0]的地址A[5]～A[0]的交换历史的表格，其中，PM的地址被分配到(assign)“5”，FM[4]的地址被分配到“4”，FM[3]的地址被分配到“3”，FM[2]的地址被分配到“2”，FM[1]的地址被分配到“1”，且FM[0]的地址被分配到“0”。
在存储器写(W)期间，存储在地址A[5]～A[0]中的地址数据被复位(reset)并用地址数据“5”～“0”初始化。可以执行此初始化以便存储数据的对应性与图3的存储器匹配。
例如，在第五位数据D[5]的地址A[5]的历史中，在存储器写期间，设置地址数据“5”(PM)，且当子帧SF4完成时，用地址数据“4”(FM[4])更新该地址。这对应于图3中的子帧SF4完成时的数据交换。第五位数据D[5]与存储在FM[4]中的历史匹配。
在子帧SF5-2完成时，用地址数据“5”(PM)更新地址A[5]，并且在随后的子帧SF1完成时，用地址数据“1”(FM[1])来更新地址以便与第一位数据D[1]进行数据交换。
以这种方式，通过与位数据相关地管理地址的变换，可以促进对所需数据被存储在哪个地址的识别，这便于控制。
例如，当子帧SF5-2要开始时，必须从存储器读取第五位数据D[5]。为此，首先，必须确定第五位数据D[5]被存储在哪个位置。根据图4的地址管理表，在子帧SF5-2开始时，参照地址A[5]来存储地址数据“4”，并从而有可能轻易地识别被存储在FM[4]中的数据。
因此，通过适当地更新图4的地址管理表，可以立刻识别对应于所有位数据的地址，并可以轻易地实现由于位数据交换而引起的地址转换。
图5和6示出其中引入了静态存储器的像素电路的示例配置。图5所示的像素10包括促成发光的第一有机场致发光(在下文中称为“EL”)元件1、驱动第一有机EL元件1的第一驱动晶体管2、不促成发光的第二有机EL元件3、驱动第二有机EL元件3的第二驱动晶体管4、以及通过上面提供有选择信号的栅极线6来控制向第一驱动晶体管2的栅极端子供应在数据线7上提供的数据电压的选通晶体管5。
第一有机EL元件的阳极连接到第一驱动晶体管2的漏极端子并连接到第二驱动晶体管4的栅极端子，第一驱动晶体管2的栅极端子连接到第二有机EL元件3的阳极、第二驱动晶体管4的漏极端子、以及选通晶体管5的源极端子，选通晶体管5的栅极端子连接到栅极线6，且选通晶体管5的漏极端子连接到数据线7。第一驱动晶体管2和第二驱动晶体管4的源极端子连接到电源线8且第一有机EL元件1及第二有机EL元件3的阴极连接到阴极电极9，并由此构成像素10。
图5中的像素和静态存储器仅仅由PMOS晶体管制成，并因此可以以低成本制造这些元件。
当即使成本相对较高也要求低功率损耗时，优选的是使用如图6所示的CMOS晶体管。在图10的像素10中，使用NMOS晶体管11来代替第二有机EL元件3。NMOS晶体管11的漏极端子连接到第二驱动晶体管4的漏极端子、第一驱动晶体管2的栅极端子、以及选通晶体管5的源极端子。NMOS晶体管11的源极端子连接到电源线12。电源线8和12被供应不同的电位，且高电位被供应给电源线8，低电位被供应给电源线12。替换地，电源线12也可以普通地由阴极电极9构成。
NMOS晶体管11与第二驱动晶体管4形成CMOS反相器电路。因此，当NMOS晶体管11和第二驱动晶体管4之一导通时，其它晶体管被截止。因此，有可能在不供应电流的情况下保持存储器数据。
更具体而言，当在第一驱动晶体管2的栅极端子上保持高数据时，由于第一驱动晶体管2被截止，所以第二驱动晶体管4的栅极端子上和NMOS晶体管11的栅极端子上的电位通过第一有机EL元件1而下降至阴极电极电位的低电位，所以第二驱动晶体管4被导通，NMOS晶体管11被截止，且从电源线8到电源线12的电流被阻断。在此期间，电源线8的高电位被供应给连接到第一驱动晶体管2的栅极端子的第二驱动晶体管4的漏极端子。因此，可以在不消耗电流的情况下保持高数据。
另一方面，在如图5所示只具有PMOS晶体管的像素中，当要在第一驱动晶体管2的栅极端子处保持高数据时，第二驱动晶体管4被导通且电流流过第二有机EL元件3。虽然此电流是在第一驱动晶体管2的栅极端子上产生高电压所需的电流，但由于为了保持数据而消耗功率，所以不能将功率消耗降低超过某种程度。
由于第一有机EL元件1的发光状态确定像素的发光状态，所以必须保证来自第二有机EL元件3的发光不被发射到外部。换言之，必须通过金属或黑色(black)矩阵阻挡光或形成不发光的有机EL元件。
为了如图5和6所示地使用包括静态存储器的像素来读和写数据，有可能采用以下程序。
在数据写期间，设置用于选择栅极线6的选择电压，在这里为低电压，使得选通晶体管5的导通电阻小于第二驱动晶体管4和第二有机EL元件3或NMOS晶体管11的导通电阻。这是因为通过经由第二驱动晶体管4或第二有机EL元件3或NMOS晶体管11的导通电阻连接到电源线8或12或阴极电极9来保持被保持在高或低处的数据的电位，并且要写入的数据的电位也由被两个电阻划分(divide)的电压确定，因为也是通过选通晶体管5的导通电阻来供应要写入的数据的电位。
更具体而言，当在第一驱动晶体管2的栅极端子上保持高数据且低数据将被写入该栅极端子以使数据反相时，虽然高数据被第二驱动晶体管4的导通电阻拉起，但高数据的电位被选通晶体管5的导通电阻划分。当选通晶体管的导通电阻足够低时，第一驱动晶体管2的栅极电位移动到数据线7的电位一侧，因此可以将第一驱动晶体管1适当地转换至导通状态。
在读取过程中红，将所述配置翻转(reverse)，且选通晶体管5的导通电阻必须高于第二驱动晶体管4、第二有机EL元件3、以及NMOS晶体管11。
在读取期间，数据线7被设置在悬空状态。然而，无论在数据线7被设置为悬空状态时供应给数据7的数据种类如何，当选通晶体管5的导通电阻满足上述条件时，保证第一驱动晶体管2的栅极电位由于电阻分压的原理而不会被重写。
为了更有效地使用图5的像素进行读取，期望在读取之前以低电压对数据线7进行预充电，并将数据线7设置为悬空状态。在读取期间，如果在第一驱动晶体管2的栅极端子处保持低数据，则数据线7不变，但是如果保持高数据，则电流从电源线8经过第二驱动晶体管4的导通电阻和选通晶体管5的导通电阻流到数据线7。经预充电的低电位变为高电位，同时，第一驱动晶体管2的栅极电位保持在高。此电位优选地由数据驱动器20的输入/输出处理器23来读取并存储在帧存储器22中。
换言之，重要的是在写和读时改变选通晶体管5的导通电阻，以便控制图5和6所示的像素存储器。为了更容易改变导通电阻，优选的是在写和读期间将要被供应给栅极线6的选择电压设置为不同的电位。此功能可以通过在门驱动器26中引入电压切换开关来轻易地实现。
以这种方式，通过在图5和6所示的每个像素中使用具有一位静态存储器的像素存储器作为帧存储器的一部分，有可能将每个像素中的外部存储器的容量设置为5位，该容量在相关技术中需要6位，因此可以降低显示设备的成本。
通过如图7所示地将布置成矩阵的多个像素10中的每一个划分成多个像素，并在每个划分像素中引入静态存储器，有可能进一步降低外部帧存储器的容量。
图7A示出其中引入两个划分像素的示例配置，所述两个划分像素包括划分像素10-1和具有静态存储器和相当的发光强度的划分像素10-0。图7B示出其中的三个划分像素的示例配置，所述三个划分像素包括划分像素10-1和具有静态存储器和相当的发光强度的划分像素10-0及具有静态存储器和两倍发光强度的划分像素10-2。更具体而言，假设生成6位的灰度级，更优选的是划分像素10-1与划分像素10-0之间的比是图7A中的32∶31和图7B中的16∶15。
发光强度的差可以通过经由改变发光面积而改变电流量或通过施加不同的电压来实现。
在图7B的情况下，由于划分像素10-2与10-1之间的发光强度的比是2∶1，所以在划分像素10-2和10-1中实现2位的DA转换，且可以生成两位的灰度级。在图7A的情况下，在划分像素10-1处实现一位的DA转换，且可以生成一位的灰度级。当不存在划分像素时，必须通过改变所有的发光周期来实现DA转换。通过引入划分像素，有可能采用组合，在该组合中，在具有不同发光强度的划分像素处实现一部分DA转换，并通过改变发光周期来补充其余部分的DA转换。
图8示出用于使用图7B的划分像素存储器来生成6位灰度级的访问时序图作为DA转换组合的示例。当从外部输入6位数据时，在存储器写周期期间，所述6位数据的第五位数据D[5]和第四位数据D[4]分别被写入划分像素10-2和10-1，第三位数据D[3]被写入划分像素10-0，且其余三位(即位数据D[2]～D[0])被写入外部帧存储器22。
在显示读周期期间，生成6位的灰度级。由于划分像素10-2和10-1被分配为专用于第五位数据和第四位数据，所以不需要读取这些划分像素。换言之，在SF3～SF0的所有周期中，在划分像素10-2和10-1中实现第五位数据D[5]和第四位数据D[4]的显示。
划分像素10-0用来使用子帧SF3～SF0生成其余四位灰度级。这就是为什么划分像素10-0的发光强度被按照期望地设置为15/63且可以用划分像素10-0来适当地实现4位灰度级的原因。换言之，在划分像素10-0中，通过实现SF3中的D[3]、SF2中的D[2]、SF1中的D[1]、以及SF0中的D[0]的显示，可实现8、4、2、和1周期的显示。
在数据交换程序中，如图9所示，当存储器写处理完成时，开始子帧SF3的显示。由于位数据D[3]已被写入划分像素10-0，所以保持相同的状态。当开始子帧SF2时，从地址FM[2]读取帧存储器22的第二位数据D[2]的行数据，并由输入/输出处理器23将其暂时移动。然后，从像素存储器25读取同一行的第三位数据D[3]，并通过输入/输出处理器23将其写入存储有第二位数据D[2]的地址FM[2]。将被暂时移动到输入/输出处理器23的第二位数据D[2]写入同一行的像素存储器PM[0]。换言之，将像素存储器25的第三位数据D[3]与帧存储器22的第二位数据D[2]交换。
当子帧SF1开始时，将帧存储器22的第一位数据[1]从地址FM[1]读取到输入/输出处理器23，并将像素存储器25的同一行的第二位数据D[2]写入地址FM[1]，然后，将第一位数据D[1]写入像素存储器PM[0]。子帧SF0以类似的方式继续进行，且第一位数据D[1]和第零位数据D[0]被交换。
同样在此处理中，便于适当地管理对应于与位数据的交换相关的位数据D[3]～D[0]的地址A[3]～A[0]。图10示出此类处理的示例配置。地址“5”被分配到PM[2]，地址“4”被分配到PM[1]，地址“3”被分配到PM[0]，地址“2”被分配到FM[2]，地址“1”被分配到FM[1]，且地址“0”被分配到FM[0]。该内容对应于图9。关于划分像素，只有划分像素10-0被应用于子帧显示，因此，子帧可以是4位。因此，与不存在划分像素的情况相比，地址管理更容易。
当开始写时，分别用“3”～“0”将地址A[3]～A[0]初始化，并保持直至子帧SF2开始。当子帧SF2开始时，读取第二位数据并将其存储在像素存储器中。在子帧SF2完成时，用“3”(PM[0])更新地址A[2]。另一方面，将存储在像素存储器中的第三位数据存储在第二位数据(FM[2])的前一地址“2”中。因此，用“2”(FM[2])来更新第三位数据的地址A[3]。通过每次在子帧完成时由于数据交换而以类似的方式更新地址，有可能立刻发现所需数据被存储在任意子帧中。
以这种方式，通过如图7B所示提供每个包括静态存储器的三个划分像素，有可能将外部存储器的容量减小二分之一，即3位。
当如图7A所示地引入两个划分像素时，外部存储器需要4位。划分像素10-1可以专用于第五位数据且划分像素10-0可以用来使用至少5个子帧生成5位的灰度级。
更具体而言，使用子帧SF4～SF0，有可能将划分像素10-1专用于D[5]，并将划分像素10-0设置为显示SF4中的D[4]、SF3中的D[3]、SF2中的D[2]、SF1中的D[1]、以及SF0中的D[0]。
通过引入更多的划分像素，有可能进一步减小外部存储器。然而，如图7所示，通过提供具有相当发光强度的至少一对划分像素10-0和10-1，有可能提高灰度级再现范围的自由度。
例如，如果在图7中将划分像素10-0的发光强度设置为划分像素10-1的发光强度的一半，则灰度级再现范围局限于图7A中的2位和图7B中的3位，并因此根据划分像素的配置而受到限制。当划分像素的数目增加至6个时，也是如此。也就是说，当将划分像素的发光强度之间的比设置为32∶16∶8∶4∶2∶1时，灰度级再现范围被硬件限制于6位。当要实现更大数目的灰度级时，诸如8位或10位，划分像素配置必须使用控制很复杂的方法，诸如利用使用诸如抖动或随机抖动法等分辨率的假灰度级生成单元，或将子帧应用于多个划分像素以增加划分像素中的灰度级的数目和整体结构中的灰度级的数目。
通过增加划分像素使得发光强度为32∶16∶8∶4∶2∶1∶1，并通过将子帧应用于最后一个划分像素来补充灰度级，有可能轻易地实现较大数目的灰度级。划分像素不必是相同的。例如，要添加的像素可以是具有如图11所示的在驱动晶体管2的栅极端子与源极端子之间的存储电容器13代替如图5和6所示的静态存储器的动态存储器型像素。
替换地，还有可能使用这样的配置，即其中使用图5的像素存储器来构成几个位，并使用图6的像素存储器来构成其余位。
部件表
1  元件
2  第一驱动晶体管
3  元件
4  第二驱动晶体管
5  选通晶体管
6  栅极线
7  数据线
8  电源线
9  阴极电极
10 像素
11 nmos晶体管
12 电源线
13 存储电容器
20 数据驱动器
21 输入处理器
22 帧存储器
23 输入/输出处理器
24 行解码器
25 像素存储器
26 门驱动器

Claims (5)

1.一种有源矩阵显示设备，包括：
像素存储器，其具有布置成矩阵形式的多个像素，每个像素具有存储视频数据的一位存储器并基于该视频数据来实现显示；
外部存储器，其存储视频数据；以及
输入/输出处理器，其从所述外部存储器读取存储器数据，将该存储器数据输出到所述像素存储器，从所述像素存储器读取存储器数据并将该存储器数据写入所述外部存储器，以通过交换所述像素存储器中的视频数据和所述外部存储器中的视频数据来控制像素中的视频的显示。
2.如权利要求1所述的有源矩阵显示设备，其中：
在所述像素存储器的像素中提供有每个具有一位存储器的多个划分像素；以及
通过使用用于像素的一部分划分像素的子帧来控制发光周期而使用所述多个划分像素实现多个位的数字数据的显示。
3.如权利要求1所述的有源矩阵显示设备，其中：
所述外部存储器具有小于用于一个屏幕的存储容量的存储容量。
4.如权利要求1所述的有源矩阵显示设备，其中：
所述像素包括具有相当发光强度的至少一对划分像素。
5.如权利要求1所述的有源矩阵显示设备，其中：
所述划分像素包括有机场致发光元件。
CN200880011875.4A 2007-04-13 2008-04-02 有源矩阵显示设备 Active CN101689343B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP106423/2007 2007-04-13
JP2007106423A JP5242076B2 (ja) 2007-04-13 2007-04-13 アクティブマトリクス型表示装置
PCT/US2008/004300 WO2008127558A1 (en) 2007-04-13 2008-04-02 Active matrix display device

Publications (2)

Publication Number Publication Date
CN101689343A CN101689343A (zh) 2010-03-31
CN101689343B true CN101689343B (zh) 2013-01-02

Family

ID=39984621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880011875.4A Active CN101689343B (zh) 2007-04-13 2008-04-02 有源矩阵显示设备

Country Status (4)

Country Link
US (1) US20100110090A1 (zh)
JP (1) JP5242076B2 (zh)
CN (1) CN101689343B (zh)
WO (1) WO2008127558A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009053576A (ja) * 2007-08-29 2009-03-12 Eastman Kodak Co アクティブマトリクス型表示装置
WO2011033810A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法
WO2011033809A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法
KR101084237B1 (ko) * 2010-05-25 2011-11-16 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
JP2013057853A (ja) * 2011-09-09 2013-03-28 Japan Display West Co Ltd 表示装置、表示装置の駆動方法、及び、電子機器
CN105957472A (zh) * 2016-05-24 2016-09-21 江苏生辉光电科技有限公司 一种矩阵照明系统灰度等级划分方法
KR20180076182A (ko) * 2016-12-27 2018-07-05 주식회사 실리콘웍스 소스 드라이버의 센싱 회로 및 이를 이용한 디스플레이 장치
JP6669178B2 (ja) * 2018-01-30 2020-03-18 セイコーエプソン株式会社 電気光学装置及び電子機器
CN109087680B (zh) * 2018-08-31 2023-10-20 南京观海微电子有限公司 用于amoled平板子像素的一位存储器电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1347069A (zh) * 2000-09-27 2002-05-01 三菱电机株式会社 矩阵型显示装置
EP1207512A1 (en) * 2000-03-30 2002-05-22 Seiko Epson Corporation Display
EP1246157A2 (en) * 2001-03-30 2002-10-02 Hitachi, Ltd. Emissive display using organic electroluminescent devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4996523A (en) * 1988-10-20 1991-02-26 Eastman Kodak Company Electroluminescent storage display with improved intensity driver circuits
JP4092827B2 (ja) * 1999-01-29 2008-05-28 セイコーエプソン株式会社 表示装置
JP3428593B2 (ja) * 2000-09-05 2003-07-22 株式会社東芝 表示装置及びその駆動方法
KR100467991B1 (ko) * 2000-09-05 2005-01-24 가부시끼가이샤 도시바 표시 장치
US6580657B2 (en) * 2001-01-04 2003-06-17 International Business Machines Corporation Low-power organic light emitting diode pixel circuit
JP3989718B2 (ja) * 2001-01-18 2007-10-10 シャープ株式会社 メモリ一体型表示素子
JP2002287718A (ja) * 2001-01-18 2002-10-04 Sharp Corp 表示装置、携帯機器、基板
TW582000B (en) * 2001-04-20 2004-04-01 Semiconductor Energy Lab Display device and method of driving a display device
KR100519801B1 (ko) * 2004-04-26 2005-10-10 삼성전자주식회사 스트레스 완충 스페이서에 의해 둘러싸여진 노드 콘택플러그를 갖는 반도체소자들 및 그 제조방법들
JP2008158439A (ja) * 2006-12-26 2008-07-10 Eastman Kodak Co アクティブマトリクス型表示パネル
JP2008180802A (ja) * 2007-01-23 2008-08-07 Eastman Kodak Co アクティブマトリクス型表示装置
JP2008203358A (ja) * 2007-02-16 2008-09-04 Eastman Kodak Co アクティブマトリクス型表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1207512A1 (en) * 2000-03-30 2002-05-22 Seiko Epson Corporation Display
CN1347069A (zh) * 2000-09-27 2002-05-01 三菱电机株式会社 矩阵型显示装置
EP1246157A2 (en) * 2001-03-30 2002-10-02 Hitachi, Ltd. Emissive display using organic electroluminescent devices

Also Published As

Publication number Publication date
WO2008127558A8 (en) 2009-11-26
JP2008262126A (ja) 2008-10-30
JP5242076B2 (ja) 2013-07-24
CN101689343A (zh) 2010-03-31
WO2008127558A1 (en) 2008-10-23
US20100110090A1 (en) 2010-05-06

Similar Documents

Publication Publication Date Title
CN101689343B (zh) 有源矩阵显示设备
KR100491205B1 (ko) 표시장치
JP4150998B2 (ja) 表示装置
CN100403381C (zh) 显示装置及电子设备
KR20090087445A (ko) 데이터 드라이버 및 디스플레이 장치
WO2001029814A1 (fr) Ecran
JP2005099712A (ja) 表示装置の駆動回路および表示装置
JP2005031643A (ja) 発光装置及び表示装置
WO2006020511A1 (en) Emissive dislay device driven in subfield mode and having precharge circuit
EP2116990A1 (en) Organic light emitting display and method for driving the same
CN115909935A (zh) 像素电路和显示设备
KR20060019755A (ko) 발광 표시장치와 그의 구동방법
CN101647051B (zh) 具有不同灰度级模式的有源矩阵显示设备
JP5116202B2 (ja) 表示装置の駆動方法
JP2008180804A (ja) アクティブマトリクス型表示装置
JP2002287683A (ja) 表示パネルとその駆動方法
US20100177072A1 (en) Active matrix display device
KR20220092329A (ko) 정적 전력 소모를 감소시킨 픽셀 회로 및 구동 방법
JP2007219205A (ja) 電気光学装置および電子機器
JP5281760B2 (ja) アクティブマトリクス型表示装置
JP4397576B2 (ja) 表示装置の駆動方法
JP2004309844A (ja) 電気光学装置、電気光学装置の駆動方法電気光学装置の駆動回路および電子機器
JP4128601B2 (ja) 表示装置および表示装置の駆動方法
JP4655497B2 (ja) 画素回路の駆動方法、画素回路、電気光学装置および電子機器
JP2002287682A (ja) 表示パネルとその駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: GLOBAL OLED TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: EASTMAN KODAK COMPANY

Effective date: 20100528

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: NEW YORK, USA TO: DELAWARE, USA

TA01 Transfer of patent application right

Effective date of registration: 20100528

Address after: Delaware, USA

Applicant after: Global OLED Technology LLC

Address before: American New York

Applicant before: Eastman Kodak Co.

C14 Grant of patent or utility model
GR01 Patent grant