CN101627314A - 用来防止扫描移位期间的峰值功率问题的电路系统 - Google Patents

用来防止扫描移位期间的峰值功率问题的电路系统 Download PDF

Info

Publication number
CN101627314A
CN101627314A CN200880007491A CN200880007491A CN101627314A CN 101627314 A CN101627314 A CN 101627314A CN 200880007491 A CN200880007491 A CN 200880007491A CN 200880007491 A CN200880007491 A CN 200880007491A CN 101627314 A CN101627314 A CN 101627314A
Authority
CN
China
Prior art keywords
test clock
signal
clock signals
during
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880007491A
Other languages
English (en)
Other versions
CN101627314B (zh
Inventor
薛真成
金宪哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lattice Semiconductor Corp
Original Assignee
Silicon Image Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Image Inc filed Critical Silicon Image Inc
Publication of CN101627314A publication Critical patent/CN101627314A/zh
Application granted granted Critical
Publication of CN101627314B publication Critical patent/CN101627314B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318575—Power distribution; Power saving
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318594—Timing aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在某些实施例中，一种芯片包括第一和第二扫描链部分，它们分别包括寄存器和多路复用器，该多路复用器用来在扫描输入周期期间向寄存器提供扫描输入信号，且在捕获周期期间提供捕获到的输出信号。该芯片还包括用来分别向第一和第二扫描链部分的寄存器提供第一和第二测试时钟信号的电路系统，其中在扫描输入周期期间，第二测试时钟信号通过电路系统中的与捕获周期期间不同的信号路径提供，而且在扫描输入周期期间，第二测试时钟信号相对于第一测试时钟信号偏移。描述并要求保护其它实施例。

Description

用来防止扫描移位期间的峰值功率问题的电路系统
技术领域
本发明的实施例一般涉及扫描技术。
背景
扫描设计在用于数字电路的面向测试的设计(DFT)中使用。扫描设计提供测试接入以改进待测器件(DUT)的可测试性并降低测试成本。在现有技术图1中描述了扫描设计的示例。扫描设计的目的是提供测试接入以增加组合电路的可测试性。扫描设计可用扫描寄存器替换普通内部寄存器。扫描寄存器向普通寄存器添加被成为扫描路径的信号路径，从而可直接从外部访问该普通寄存器。如果扫描启用(SE)信号被设置成例如逻辑高信号(可称为1)，则扫描路径有效。或者，普通路径被选择，且扫描寄存器起普通寄存器的作用。扫描寄存器的扫描路径以串行方式连接，以形成被称为扫描链的移位寄存器。因为用来加载和卸载扫描链的时间占据了全部测试时间，所以可以有并联的多个扫描链以减少测试时间。可通过诸如内建的自检(BIST)之类的片上测试电路系统在内部接入扫描链，和/或通过外部测试仪接入扫描链。
参考图1，集成电路芯片中的组件10包括包括扫描链14，其包括耦合至组合逻辑18中的电路的多路复用器20-1…20-N和寄存器(诸如触发器)22-1…22-N。寄存器22-1…22-N由时钟信号CLK进行时钟控制。首先，选择扫描路径(SE＝1)，且将输入测试图形(SI)移至扫描链中以初始化扫描寄存器。寄存器22-1…22-N的输出对诸如逻辑门30、36以及40中的一个或多个之类的组合逻辑有效。第二，选择普通功能路径，而且强制初级输入(PI)。然后，测量初级输出(PO)并与期望输出比较。将诸如门30、36、40和/或42的输出之类的组合逻辑18的某些输出提供作为多路复用器20-1…20-N的0输入，当SE＝0时，多路复用器20-1…20-N将他们提供给寄存器22-1…22-N的输入端。应用时钟(CLK)脉冲以将组合逻辑18的测试响应捕获到寄存器中。然后选择扫描路径(SE＝1)，并当移入下一输入测试图形时，将测试响应(测试向量)移出(扫描输出SO)。将所获得的测试响应SO与期望响应比较，以确定DUT是好还是坏。此过程重复直到使用了所有测试图形。当SE＝1时为扫描输入周期，而当SE＝0时为捕获周期。
图2示出包括如图1的扫描链中所示的多个多路复用器和寄存器的扫描链部分46和用来接收扫描链部分46的输出并保持该输出直到时钟转变为低的锁定锁存器48。锁定锁存器用来容许最多例如半个时钟周期的时钟偏移。
在现有技术的图3中示出了在扫描移位期间的峰值功率问题，图3包括由CLK1信号进行时钟控制的一个链中的寄存器52-1、52-2以及52-3，和由CLK2信号进行时钟控制的另一扫描链中的寄存器54-1和54-2，每一个寄存器均耦合到组合逻辑50。(由于空间有限，没有示出多路复用器。)当然，这些链可以更大。当扫描链被加载时，可将可能过多数量的转变从扫描寄存器注入组合逻辑器中。那些注入的转变会引起逻辑门的输出切换，并在DUT内产生更多转变。
转变的产生需要从电源电压(VDD)供给的功率。这样过多的瞬时功率需求会产生如图4中所示的供电电压噪声。所得的供电电压噪声会改变DUT的工作频率，而且会引起诸如保持时间违规之类的时序问题。所得的时序问题会使想要的测试功能失效，而且引起错误的测试决策。
为帮助解决此问题，诸如图3中的现有技术组件提供不同相位(在不同时间)的扫描移位时钟，这称为时钟偏移。例如，在图5中，移位时钟CLK1、CLK2、…CLKn在不同时刻具有上升沿。然而，现有技术电路并未有效地使用时钟偏移。
概述
在某些实施例中，一种芯片包括第一和第二扫描链部分，它们分别包括寄存器和多路复用器，该多路复用器用来在扫描输入周期期间向寄存器提供扫描输入信号，且在捕获周期期间提供捕获到的输出信号。该芯片还包括用来分别向第一和第二扫描链部分的寄存器提供第一和第二测试时钟信号的电路系统，其中在扫描输入周期期间，第二测试时钟信号通过电路系统中的与捕获周期期间不同的信号路径提供，而且在扫描输入周期期间，第二测试时钟信号相对于第一测试时钟信号偏移。
在某些实施例中，一种芯片包括第一和第二扫描链部分，它们分别包括寄存器和多路复用器，该多路复用器用来在扫描输入周期期间向寄存器提供扫描输入信号，且在捕获周期期间提供捕获到的输出信号。该芯片还包括用来分别向第一和第二扫描链部分的寄存器提供第一和第二测试时钟信号的电路系统，其中在扫描输入期间，第二测试时钟信号相对于第一测试时钟信号偏移，而在捕获周期期间，第一和第二测试时钟信号对准。
在某些实施例中，该芯片在测试系统中。
在某些实施例中，一种方法包括：通过第一测试时钟电路产生第一测试时钟信号；以及延时来自第一测试时钟电路的信号。该方法还包括通过提供捕获时钟信号或来自第一测试时钟电路的延时信号作为第二测试时钟信号来产生第二测试时钟信号。该方法还包括向第一扫描链部分的寄存器提供第一测试时钟信号，并向第二扫描链部分的寄存器提供第二测试时钟信号。
描述并要求保护其它实施例。
附图说明
通过参考用来说明本发明的实施例的以下描述和附图，可理解本发明的实施例。然而，本发明不限于这些附图的细节。
图1是包括扫描链和组合逻辑的现有技术组件的框图表示。
图2是现有技术的扫描链部分和锁定锁存器的框图表示。
图3是包括扫描链和组合逻辑的现有技术组件的框图表示。
图4是与图3的组件有关的供电电压噪声的表示。
图5示出现有技术的扫描移位安排。
图6是根据本发明的某些实施例的用来提供第一和第二测试时钟信号的测试时钟电路系统的框图表示。
图7是根据本发明的某些实施例的用来提供第一和第二测试时钟信号的第一和第二测试时钟电路的框图表示。
图8是根据本发明的某些实施例的用来提供第一和第二测试时钟信号的第一和第二测试时钟电路以及时钟发生电路的框图表示。
图9是根据本发明的某些实施例的用来提供第一和第二测试时钟信号的第一和第二测试时钟电路以及控制信号锁存器的框图表示。
图10示出根据本发明的某些实施例的扫描移位安排。
图11是根据本发明的某些实施例的用来提供第一和第二测试时钟信号的第一和第二测试时钟电路以及控制信号锁存器的框图表示。
图12是根据本发明的某些实施例的扫描链部分和锁定锁存器的框图表示。
图13是根据本发明的某些实施例的耦合到组合逻辑和测试时钟电路的扫描链部分(SCS)的框图表示。
图14和15分别是首先根据本发明的某些实施例的耦合到外部测试仪的芯片的框图表示。
详细描述
参考图6，电路系统60向扫描链部分(诸如图13中所示)中的时钟寄存器提供第一和第二测试时钟信号TCLK1和TCLK2。TCLK1信号是导线62上的CLK1信号，它在扫描输入周期期间表示扫描移位时钟信号，且在捕获周期期间表示捕获时钟。TCLK2信号由测试时钟电路78提供，测试时钟电路78包括延时值为K2(它是某些时间量，诸如半时钟周期的一部分)的延时电路82。作为示例，延时电路82可包括时钟缓冲器、均匀的一系列反相器或其它延时单元。延时电路82接收导线90上的TCLK1信号。多路复用器88接收延时电路82的输出和导线64上的时钟信号2(CLK2)。当扫描启用信号在扫描输入周期期间为1(例如高)时，多路复用器88将来自延时电路82的输出提供作为TCLK2信号。因此，延时电路82的输出被称为扫描移位时钟(SCLK2)。当扫描启用信号在捕获周期期间为0(例如低)时，多路复用器88将CLK2信号提供作为TCLK2信号。因此，CLK2信号被称为捕获时钟信号(CCLK2)。
由于延时电路82引起的延时，TCLK2在扫描输入周期期间相对于TCLK1偏移，但在捕获周期期间，当多路复用器88选择CCLK2信号时，只要CLK1和CLK2对准，则TCLK1和TCLK2对准。信号CLK1和CLK2可发源于公共信号，因为承载的导体接合(如图8中所示)，或者它们可被电路系统分开。可取决于实现方式对准或不对准CLK1与CLK2。此外，如图6中可见，TCLK2在扫描输入周期期间(导线62至导线90至延时电路82至多路复用器88)由与接收周期期间(导线64至多路复用器88)不同的信号路径提供。
图7示出用来提供第一和第二测试时钟信号TCLK1和TCLK2的电路系统74。TCLK1信号由第一测试时钟电路76提供，该第一测试时钟电路76包括延时值为K1(它是某些时间量，诸如半时钟周期的一部分)的延时电路80。延时电路80接收导线68上的扫描移位时钟信号(SCLK)。延时电路80的输出被称为第一扫描移位时钟信号(SCLK1)，以将其区别于第二扫描移位时钟信号(SCLK2)。多路复用器86接收延时电路80的输出和导线66上的第一捕获时钟信号(CCLK1)。第二测试时钟电路78包括具有延时K2的延时电路82，K2可与K1相同或不同(更高或更低)。延时电路82在导线90上接收来自第一测试时钟电路76的信号。在图7中示出两个示例。作为第一示例，在导线90上将延时电路80的输出处的SCLK1提供给延时电路82。作为第二示例(以虚线示出)，在导线90上将多路复用器86的输出提供给延时电路82。当扫描启用信号在扫描输入周期期间为1(例如高)时，多路复用器86传送来自延时电路80的输出端处的SCLK1作为TCLK 1信号，而多路复用器88传送来自延时电路82的输出端处的SCLK2作为TCLK2信号。当扫描启用信号在捕获周期期间为0(例如低)时，多路复用器86传送CCLK1信号作为TCLK2信号，而多路复用器88传送导线64上的CCLK2信号作为TCLK2信号。
在图7中，在扫描输入周期期间，TCLK2相对于TCLK1偏移，但在捕获周期期间，只要CCLK1和CCLK2对准，则TCLK1和TCLK2对准。此外，在扫描输入周期期间(导线68至延时电路80至多路复用器86，和导线68至延时电路80至导线90至延时电路82至多路复用器88)，与捕获周期期间(导线66至多路复用器86，和导线64至多路复用器88)，TCLK1和TCLK2由不同的信号路径提供。
图8类似于图7，其不同之处在于它示出CCLK1、SLK以及CCLK2信号发源于导线70上的公共信号CLK，该公共信号CLK是与(AND)门96的输出。对与门96的输入是测试模式信号和来自时钟发生电路98(它可以是锁相环(PLL)、延时锁定环(DLL)或其它电路)的CLK信号。有多种其它方法来实现本发明的实施例。例如，某些实施例不包括与门96和测试模式信号。
图7表明TCLK1在SE＝0时(接收周期)可被平衡，因为CCLK1可与CCLK2对准。在图8中，CCLK1与CCLK2对准，因此它们被平衡。
图9和11示出具有可编程延时的测试时钟电路的示例。该编程可从串行输入到串行输出串行地实现。取决于寄存器116(或116-1、116-2)的内容，当SE＝1时，可传送SCLK或经延时的SCLK作为TCLK。通过在TCLK1中包括或避开延时，还可控制TCLK2中的延时(或时钟偏移量)。如果相似的可编程性在各个测试时钟中实现，则所提出的全部测试时钟结构可以非常灵活地实现用于扫描移位的各种安排。
参考图9，测试时钟电路110包括延时电路120(具有延时值m1)和多路复用器124，它们中的每一个接收扫描移位时钟信号(SCLK)。多路复用器124由来自延时控制信号通过寄存器(锁存器，触发器)116的值控制，以允许SCLK或经延时的SLCK信号输入多路复用器86的输入端，多路复用器86还接收第一捕获时钟信号(CCLK1)并将输出提供至延时电路128(具有延时值n1)。延时控制信号和多路复用器124允许可编程的延时量。测试时钟电路112包括延时电路132(具有延时值m2)，其接收导线90上的来自测试时钟电路110的来自延时电路128之前或之后(或来自某些其它位置)的信号。如虚线所示，在某些实施例中，电路112包括类似于多路复用器124的多路复用器134；但在其它实施例中，它不包括多路复用器。多路复用器88接收延时电路132或多路复用器134的输出和第二捕获时钟信号(CCLK2)。在某些实施例中，多路复用器134可由触发器116或未在图9中示出的另一触发器控制。在扫描输入周期中(扫描启用信号为1)，多路复用器86传送SCLK或经延时的SCLK，且多路复用器88传送延时电路132或多路复用器134的输出，这取决于其它实现选择是另外的经延时的SCLK信号还是与来自多路复用器86的SCLK信号基本对准。在捕获周期中(扫描启用信号为0)，多路复用器86传送CCLK1，且多路复用器88传送CCLK2。延时电路138(具有延时值n2)使多路复用器134的输出延时。在某些实施例中不包括延时电路128和138。
在某些实施例中，延时值m1+n1与来自图7和8的K1相同，而m2+n2与K2相同，但在其它实施例中不是这种情况。在某些实施例中，为了减少用来实现延时的时钟缓冲器的数量，可利用功能或捕获时钟路径中的时钟缓冲器。在某些实施例中，作为特殊情况，如果m1＝m2＝0，则所提出的测试时钟电路可利用现有的时钟缓冲器(已在该设计中)实现，而且不需要额外的缓冲器，但在其它实施例中不是这种情况。
在图9中，在扫描输入周期期间，TCLK2可相对于TCLK1偏移，但在捕获周期期间，只要CCLK1和CCLK2对准，则TCLK1和TCLK2对准。此外，TCLK1和TCLK2在扫描输入周期期间由不同于捕获周期期间的信号路径提供。
图11类似于图9，不同之处在于测试时钟电路152包括由多路复用器148接收的延时电路120-1、120-2以及120-3，多路复用器148由通过寄存器116-1和116-2的延时控制信号1和2控制。取决于控制信号1和2的值，多路复用器148选择具有m1、m2或m3延时水平的SCLK或SCLK，这允许比图9更高的可编程性。测试时钟电路112可包括类似的电路系统。
在图6-9和11中，TCLK1和TCLK2是用于两个测试时钟域的信号。例如，由测试时钟电路78添加的测试时钟域可与该设计层级内的功能时钟域或局部时钟域重合。在某些实施例中，可从最高级的单个移位时钟(SCLK)推导例如局部扫描移位时钟SCLK1和SCLK2的集合。在某些实施例中，各个局部时钟可用来移位各个测试时钟域中的扫描链部分。可引入期望的延时以偏移各个推导出的局部时钟以避免并发扫描移位。在局部移位时钟中插入的延时可以串联方式连接以形成串联延时链。在某些实施例中，串联链可实现顺序扫描移位的安排，而且可保证在某些安排的时钟域中的非并发扫描移位。
图10示出测试时钟TCLK1、TCLK2…TCLKn中的不同扫描移位时钟信号SCLK1、SCLK2…SLCKn。SCLK1与SCLK2之间的相位差可为增加的延时量(例如，增加的缓冲器数量)。SCLK1与SCLKn之间的延时可以是总的延时量(例如总的缓冲器数量)。在某些实施例中，局部移位时钟路径中的延时的串联连接可确保扫描移位可以是非并发的。在某些实施例中，通过在执行下一次扫描移位之前在供电总线上设定包括小波动的转变的时间，可确定该延时。通过引入延时而增加的测试时间与总测试时间相比是可忽略的。在图10中，SCLK1被示为与SCLK对准，但可将它延时，从而SCLK1在SCLK2的位置，而且进一步延时SCLK2等。
当扫描数据从一个测试时钟域移位至其它时钟域时，引入有意的延时以安排扫描移位会引起保持时间违规。为防止保持时间问题，可将诸如图12中所示的锁定锁存器164-1之类的锁定锁存器置于扫描链部分160-1的末端。参考图12，扫描链部分160-1包括多路复用器166-1…166-N，它们将来自组合逻辑162的扫描输入信号(SI)或捕获输出信号提供给寄存器(例如触发器)168-1…168-N。来自寄存器168-N的扫描输出信号(可以是SI或捕获信号)被提供给锁定锁存器164-1，它在TCLKI1的下一下降沿将该信号输出。在某些实施例中，锁定锁存器可帮助容许高达半个SCLK时钟周期的时钟偏移。
有多种方法来实现具有扫描链部分的测试时钟电路。例如，图13示出电路系统，其包括用来向扫描链部分(SCS)160-1、160-2、160-3、160-4、160-5以及160-6(它们与逻辑162通信)和锁定锁存器164-1、164-2、164-3、164-4、164-5以及164-6提供测试时钟信号TCLK1、TCLK2、TCLK3、TCLK4、TCLK5以及TCLK6的测试时钟电路188-1、188-2、188-3、188-4、188-5以及188-6。测试时钟信号可如上所述地偏移。所提供的延时量在不同的测试时钟电路中可不同。在某些实施例中，测试时钟电路188-1和/或188-4仅仅是类似于图6中的导线62的导线。在某些实施例中，锁定锁存器164-3的SO输出是扫描链部分160-4的SI输入，但在其他实施例中不是这种情况。可按照除图13中所示以外的顺序排列扫描链部分。捕获时钟信号CCLK1、CCLK2、CCLK3、CCLK4、CCLK5以及CCLK6可发源于公共信号(如图8中一样)，或它们中的两个或多个可被电路系统分开；而且它们可对准，或它们中的两个或多个可不对准(从而它们不被平衡)。在某些实施例中，测试时钟域可以是分层模块内的局部时钟域、功能时钟域或任何功能时钟域的子时钟域。
在某些实施例中，所提出的扫描结构抑制了向测试时钟域扫描移位期间的时序问题，包括保持时间违规。因此，在这些实施例中，可局部地解决那些时序问题。这在层级设计环境中是显著优点，在该层级设计环境中时序问题可在设计层级内局部地解决。
图13可显示两个并发的顺序扫描移位安排。测试时钟域1、2以及3中的扫描移位有次序而且非并发，类似于域4、5以及6。然而，那两个顺序扫描移位安排可以是并发的。通过施加顺序约束，可使并发的顺序扫描移位安排成为顺序的。例如，如果TCLK3连接至TCC 188-4的输入端(或者TCLK6连接至TCC 188-1)，则两个并发的顺序扫描移位安排可变成单个顺序安排。
以下概括了可用于某些实施例的时序时钟电路插入。在其它实施例中可使用其它技术。
1.建立测试时钟域
2.安排用于扫描移位的测试时钟域
3.对于每一组扫描链部分，确定移位时钟路径(TM＝1且SE＝1)中所需的时钟延时，并确定局部域
4.在移位时钟路径中插入所确定的时钟延时
5.在SE＝0的情况下使功能和扫描移位时钟平衡
6.(可选)通过在功能或捕获时钟树中使用时钟缓冲器优化插入的延时
有关这些项目，可结合某些实施例使用以下信息，但对于其它实施例它不是必需的。首先，通过插入所提出的测试时钟电路(TCC)可建立测试时钟域。TCC的输出端将时钟提供给测试时钟域。如果建立测试时钟域，则可安排它们用于扫描移位。可将测试时钟域划分成有顺序的测试时钟域集合。通过在移位时钟路径中插入时钟缓冲器可使各组测试时钟域有顺序。安排好的移位时钟可以串联方式连接，以确保非并发扫描移位。在插入延时之后所得的时钟树电路系统可在图7-9和11中示出，且仅缓冲器被插入移位时钟路径。在插入延时之后，在不考虑移位时钟的情况下，可平衡功能和捕获时钟。这可通过在SE＝0时约束CTS(时钟树合成)来实现，如以上提到地。CTS放置时钟树缓冲器以平衡功能时钟树或时钟路径。一旦CTS完成，移位时钟路径中插入的时钟缓冲器可被功能时钟路径中可用的时钟缓冲器代替，如图9和11中所示。在优化之后需要少量增加的CTS运行，以确保CTS结果的有效性。在某些实施例中，因为不需要平衡移位时钟，所以在捕获时钟树的合成期间可忽略移位时钟。因为在时钟树综合(CTS)期间可忽略移位时钟，所以所提出的电路不需要使CTS和下层设计流程复杂。如上所述，并非所有实施例均需要以上这些细节。
峰值功率问题的不正确处理会引起时序问题，从而导致不正确测试决策。它还会引起诸如片上系统(SOC)器件之类的大系统芯片中的功率故障。在某些实施例中，所提出的解决方案通过避免并发扫描移位来降低峰值功率。在某些实例中，为实现较低峰值功率，捕获时钟可与移位时钟分离。而且在移位时钟路径中实施峰值功率降低安排。该安排对捕获时钟路径无影响。通过使用时钟缓冲器或延时单元使扫描移位时钟偏移可实现该安排。而且，在某些实施例中，延时的极端精确性并不重要，而且可使用其延时大到足以避免并发扫描移位的任何小时钟缓冲器。不过，其它实施例使用特殊的时钟缓冲器。
图14示出具有芯片214的系统210，该芯片214包括组合逻辑222和扫描链电路系统224(例如类似于图13的扫描链电路系统)。扫描链电路系统224从测试图形发生器218接收SI信号，并将输出信号提供给分析电路系统228。分析电路系统228的结果可通过芯片接口234提供给外部测试仪216。
图15示出具有芯片252的系统250，该芯片252包括组合逻辑222和扫描链电路系统224。扫描链电路系统224从外部测试仪256中的测试图形发生器262接收SI信号，并通过芯片接口254将输出信号提供给外部测试仪216中的分析电路系统228。
本发明不限于任何特定的信令技术或协议。例如，信令可以是单端的或差分的。该信令可包括仅两个电压电平或两个以上电压电平。该信令可以是单数据率、双数据率、四倍数据率或八倍数据等。该信令可涉及经编码的码元和/或分组信号。可使用选通信号而不是时钟信号。当提到逻辑高电压时，可修改该电路系统，从而可替代地使用逻辑低电压，反之亦然。
在所示组件之间可能有中间结构。此处所描述或示出的各种芯片可具有未示出或描述的附加的输入或输出。在这些附图的系统的实际实现中，可能有未示出的附加的电路系统、控制线以及可能的互连。当附图示出通过导线连接的两个框时，可能有未示出的中间电路系统。此处提到的导线不需要是连续性材料。例如，它们可包括通孔或其它连接结构。框的形状和相对大小不旨在涉及实际的形状和相对大小。
实施例是本发明的实现或示例。在本说明书中对“实施例”、“一个实施例”、“某些实施例”的引用意味着结合这些实施例所描述的特定特征、结构或特性被包括在至少某些实施例中，但不一定被包括在所有实施例中。“实施例”、“一个实施例”、“某些实施例”的多次出现不一定都指代相同的实施例。
当提到元件“A”耦合至元件“B”时，元件A可直接耦合至元件B，或通过例如元件C间接地耦合。当说明书或权利要求声明组件、特征、结构、过程、或特征A“引起”组件、特征、结构、过程或特征B时，它意味着“A”至少是“B”的部分起因，但还可能有帮助引起“B”的至少一个其它组件、特征、结构、过程或特征。
如果说明书声明“可”、“可能”或“可以”包括组件、特征、结构、过程或特征，则不一定必须包括该特定组件、特征、结构、过程或特性。如果说明书或权利要求引用“一个”元件，这不意味着仅有一个该元件。
本发明不限于此处所描述的特定细节。实际上，在本发明的范围内可作出对上述说明和附图的许多其它改变。因此，限定本发明的范围的是所附权利要求及其任何修改，而非上述描述。

Claims (20)

1.一种芯片，包括：
第一和第二扫描链部分，它们分别包括寄存器和多路复用器，所述多路复用器在扫描输入周期期间向所述寄存器提供扫描输入信号，且在捕获周期期间提供捕获到的输出信号；以及
电路系统，用来分别向所述第一和第二扫描链部分的寄存器提供第一和第二测试时钟信号，其中所述第二测试时钟信号在所述扫描输入周期期间通过所述电路系统中的与所述捕获周期期间不同的信号路径提供，而且在所述扫描输入周期期间，所述第二测试时钟信号相对于所述第一测试时钟信号偏移。
2.如权利要求1所述的芯片，其特征在于，用来提供所述第一和第二测试时钟信号的电路系统包括：
第一测试时钟电路，其包括第一多路复用器，用来在所述扫描输入周期期间传送经延时的扫描移位时钟信号作为所述第一测试时钟信号，且在所述捕获周期期间传送第一捕获时钟信号作为所述第一测试时钟信号；以及
第二测试时钟电路，其包括第二多路复用器，用来在所述扫描输入周期期间传送来自所述第一测试时钟电路的经延时的信号作为所述第二测试时钟信号，而在所述捕获周期期间传送第二捕获时钟信号作为所述第二测试时钟。
3.如权利要求2所述的芯片，其特征在于，所述第一和第二测试时钟电路包括在所述第一和第二多路复用器的输出端处的第一和第二延时电路，用来在将所述第一和第二测试时钟信号分别提供给所述第一和第二扫描链部分的寄存器之前将它们延时。
4.如权利要求2所述的芯片，其特征在于，所述扫描移位时钟信号和所述第一和第二信号捕获时钟信号发源于公共信号。
5.如权利要求1所述的芯片，其特征在于，用来提供所述第一和第二测试时钟信号的所述电路系统包括第一测试时钟电路，所述第一测试时钟电路包括第一多路复用器，所述第一多路复用器在所述扫描输入周期期间传送第二多路复用器的输出信号作为所述第一测试时钟信号，且在所述捕获期间传送捕获时钟信号作为所述第一测试时钟信号，其中所述第二多路复用器的输出信号在控制信号具有第一值时是未经延时的扫描移位时钟信号，而在所述控制信号具有第二值时是经延时的扫描移位时钟信号。
6.如权利要求5所述的芯片，其特征在于，当所述控制信号具有第三值时，所述经延时的扫描移位时钟信号是第一经延时的扫描移位时钟信号，而所述第二多路复用器的输出信号是第二经延时的扫描移位时钟信号。
7.如权利要求5所述的芯片，其特征在于，用来提供所述第一和第二测试时钟信号的电路系统包括：
第二测试时钟电路，其包括多路复用器，所述多路复用器在所述扫描输入周期期间传送来自所述第一测试时钟电路的经延时的信号，且在所述捕获周期期间传送第二捕获时钟信号，以及
在所述第一多路复用器的输出端和所述第二测试时钟电路处的第一和第二延时电路，用来在将所述第一和第二测试时钟信号分别提供给所述第一和第二扫描链部分的寄存器之前将它们延时。
8.如权利要求1所述的芯片，其特征在于，用来提供所述第一和第二测试时钟信号的电路系统包括：
导线，用来提供所述第一测试时钟信号，以及
测试时钟电路，用来接收第二时钟信号并接收和延时所述第一测试时钟信号，且选择性地提供所述第二时钟信号或所述经延时的第一测试时钟信号作为所述第二测试时钟信号。
9.如权利要求8所述的芯片，其特征在于，所述第一测试时钟信号和所述第二时钟信号发源于时钟公共信号。
10.如权利要求1所述的芯片，其特征在于，还包括用来向另外的扫描链部分提供另外的测试时钟信号的另外的测试时钟电路，而且其中所述第一扫描链部分的输出端连接至所述第二扫描链部分的输入端。
11.一种芯片，包括：
第一和第二扫描链部分，它们分别包括寄存器和多路复用器，所述多路复用器在扫描输入周期期间向所述寄存器提供扫描输入信号，且在捕获周期期间提供捕获到的输出信号；以及
电路系统，用来分别向所述第一和第二扫描链部分的寄存器提供第一和第二测试时钟信号，其中所述第二测试时钟信号在所述扫描输入周期期间相对于所述第一测试时钟信号偏移，而所述第一和第二测试时钟信号在所述捕获周期期间对准。
12.如权利要求11所述的芯片，其特征在于，用来提供所述第一和第二测试时钟信号的电路系统包括：
第一测试时钟电路，其包括第一多路复用器，用来在所述扫描输入周期期间传送经延时的扫描移位时钟信号作为所述第一测试时钟信号，且在所述捕获周期期间传送第一捕获时钟信号作为所述第一测试时钟信号；以及
第二测试时钟电路，其包括第二多路复用器，用来在所述扫描输入周期期间传送来自所述第一测试时钟电路的经延时的信号作为所述第二测试时钟信号，而在所述捕获周期期间传送第二捕获时钟信号作为所述第二测试时钟。
13.如权利要求11所述的芯片，其特征在于，用来提供所述第一和第二测试时钟信号的所述电路系统包括第一测试时钟电路，所述第一测试时钟电路包括第一多路复用器，所述第一多路复用器在所述扫描输入周期期间传送第二多路复用器的输出信号作为所述第一测试时钟信号，且在所述捕获周期期间传送捕获时钟信号作为所述第一测试时钟信号，其中所述第二多路复用器的输出信号在控制信号具有第一值时是未经延时的扫描移位时钟信号，而在所述控制信号具有第二值时是经延时的扫描移位时钟信号。
14.如权利要求11所述的芯片，其特征在于，用来提供所述第一和第二测试时钟信号的电路系统包括：
导线，用来提供所述第一测试时钟信号，以及
测试时钟电路，用来接收第二时钟信号并接收和延时所述第一测试时钟信号，且选择性地提供所述第二时钟信号或所述经延时的第一测试时钟信号作为所述第二测试时钟信号。
15.一种系统，包括：
芯片，其包括：第一和第二扫描链部分，它们分别包括寄存器和多路复用器，所述多路复用器在扫描输入周期期间向所述寄存器提供扫描输入信号，且在捕获周期期间提供捕获到的输出信号；以及以下第一和第二电路系统中的至少一个：
(1)第一电路系统，用来分别向所述第一和第二扫描链部分的寄存器提供第一和第二测试时钟信号，其中所述第二测试时钟信号在所述扫描输入周期期间相对于所述第一测试时钟信号偏移，而所述第一和第二测试时钟信号在所述捕获周期期间对准，以及
(2)第二电路系统，用来向所述第一和第二扫描链部分的寄存器分别提供第一和第二测试时钟信号，其中所述第二测试时钟信号在所述扫描输入周期期间通过所述电路系统中的与所述捕获周期期间不同的信号路径提供，而且在所述扫描输入周期期间，所述第二测试时钟信号相对于所述第一测试时钟信号偏移；以及
测试仪，其耦合至所述芯片以接收与所述已捕获的输出信号有关的信号。
16.如权利要求15所述的系统，其特征在于，所述芯片包括用来产生所述扫描链输入信号的测试图形发生器和用来分析所捕获的输出信号的分析电路系统。
17.如权利要求15所述的系统，其特征在于，所述测试仪包括用来产生所述扫描链输入信号的测试图形发生器和用来分析与所捕获的输出信号有关的信号的分析电路系统。
18.一种方法，包括：
通过第一测试时钟电路产生第一测试时钟信号；
将来自所述第一测试时钟电路的信号延时；
通过提供捕获时钟信号或来自所述第一测试时钟电路的经延时信号作为所述第二测试时钟信号来产生第二测试时钟信号；
将所述第一测试时钟信号提供给第一扫描链部分的寄存器；以及
将所述第二测试时钟信号提供给第二扫描链部分的寄存器。
19.如权利要求19所述的方法，其特征在于，所述第二测试时钟信号在扫描输入周期期间相对于所述第一测试时钟信号偏移，而所述第一和第二测试时钟信号在所述捕获周期期间对准。
20.如权利要求19所述的方法，其特征在于，所述第二测试时钟信号在所述扫描输入周期期间通过第二测试时钟电路中的与所述捕获周期期间不同的信号路径提供，且所述第二测试时钟信号在扫描输入周期期间相对于所述第一测试时钟信号偏移。
CN2008800074915A 2007-03-08 2008-01-02 用来防止扫描移位期间的峰值功率问题的电路系统 Expired - Fee Related CN101627314B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/683,608 US7831877B2 (en) 2007-03-08 2007-03-08 Circuitry to prevent peak power problems during scan shift
US11/683,608 2007-03-08
PCT/US2008/000046 WO2008108902A1 (en) 2007-03-08 2008-01-02 Circuitry to prevent peak power problems during scan shift

Publications (2)

Publication Number Publication Date
CN101627314A true CN101627314A (zh) 2010-01-13
CN101627314B CN101627314B (zh) 2012-10-03

Family

ID=39313485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800074915A Expired - Fee Related CN101627314B (zh) 2007-03-08 2008-01-02 用来防止扫描移位期间的峰值功率问题的电路系统

Country Status (8)

Country Link
US (1) US7831877B2 (zh)
EP (1) EP2122378B1 (zh)
JP (2) JP5729906B2 (zh)
KR (1) KR101421479B1 (zh)
CN (1) CN101627314B (zh)
AT (1) ATE528654T1 (zh)
TW (1) TWI361283B (zh)
WO (1) WO2008108902A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576050A (zh) * 2009-10-23 2012-07-11 德克萨斯仪器股份有限公司 具有分区扫描链的集成电路的扫描测试中的增强控制
CN104050304A (zh) * 2013-03-14 2014-09-17 北京华大九天软件有限公司 一种无效时钟路径检查的方法
CN105807206A (zh) * 2016-03-11 2016-07-27 福州瑞芯微电子股份有限公司 一种芯片测试时钟电路及其测试方法
CN105988464A (zh) * 2015-03-20 2016-10-05 瑞萨电子株式会社 半导体装置、电子装置以及用于半导体装置的自诊断方法
CN111426946A (zh) * 2019-01-10 2020-07-17 三星电子株式会社 用于逻辑电路的全速测试的系统芯片及其操作方法
CN112217498A (zh) * 2020-09-24 2021-01-12 联暻半导体(山东)有限公司 一种多位脉冲锁存器电路
CN112290932A (zh) * 2020-09-30 2021-01-29 上海兆芯集成电路有限公司 电路及其测试电路
CN113203944A (zh) * 2016-06-02 2021-08-03 台湾积体电路制造股份有限公司 电子器件及其操作方法
TWI760400B (zh) * 2017-12-15 2022-04-11 英業達股份有限公司 以不同掃描鏈測試差分線路之系統及其方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5017058B2 (ja) * 2007-10-26 2012-09-05 株式会社日立製作所 半導体集積回路装置
JP2009216619A (ja) * 2008-03-12 2009-09-24 Texas Instr Japan Ltd 半導体集積回路装置
US8020027B1 (en) * 2008-03-17 2011-09-13 Altera Corporation Timing control in a specialized processing block
US7937634B2 (en) * 2009-02-17 2011-05-03 Almukhaizim Sobeeh A Circuit and method providing dynamic scan chain partitioning
US8140923B2 (en) * 2009-04-09 2012-03-20 Lsi Corporation Test circuit and method for testing of infant mortality related defects
TWI416302B (zh) * 2009-11-20 2013-11-21 Ind Tech Res Inst 具電源模式感知之時脈樹及其合成方法
US8627160B2 (en) * 2010-04-21 2014-01-07 Lsi Corporation System and device for reducing instantaneous voltage droop during a scan shift operation
US8918689B2 (en) 2010-07-19 2014-12-23 Stmicroelectronics International N.V. Circuit for testing integrated circuits
US8762915B1 (en) * 2010-09-17 2014-06-24 Applied Micro Circuits Corporation System and method for integrated circuit die size reduction
TWI416147B (zh) * 2011-03-09 2013-11-21 Global Unichip Corp 於積體電路設計中進行測試時脈域設計的方法及相關的電腦可讀媒體
JP5793978B2 (ja) * 2011-06-13 2015-10-14 富士通セミコンダクター株式会社 半導体装置
US8935586B2 (en) 2012-11-08 2015-01-13 International Business Machines Corporation Staggered start of BIST controllers and BIST engines
WO2014108734A1 (en) 2013-01-08 2014-07-17 Freescale Semiconductor, Inc. Method and control device for launch-off-shift at-speed scan testing
US9032356B2 (en) 2013-03-06 2015-05-12 Lsi Corporation Programmable clock spreading
TWI493206B (zh) * 2013-07-30 2015-07-21 Ind Tech Res Inst 積體電路裝置及串列式壓縮掃描訊號產生裝置之測試存取埠狀態機的控制方法
GB2519353A (en) * 2013-10-18 2015-04-22 St Microelectronics Res & Dev Testing method, testing apparatus and circuit for use with scan chains
GB2519752A (en) 2013-10-29 2015-05-06 Ibm Method for performing built-in self-tests and electronic circuit
US9606182B2 (en) 2014-06-16 2017-03-28 Samsung Electronics Co., Ltd. System on chip
US9488692B2 (en) * 2014-08-26 2016-11-08 Apple Inc. Mode based skew to reduce scan instantaneous voltage drop and peak currents
US9618578B2 (en) 2015-03-04 2017-04-11 Nxp Usa, Inc. Semiconductor storage device having synchronous and asynchronous modes
US10060971B2 (en) 2016-08-16 2018-08-28 International Business Machines Corporation Adjusting latency in a scan cell
US10001523B2 (en) 2016-08-16 2018-06-19 International Business Machines Corporation Adjusting latency in a scan cell
US10847211B2 (en) * 2018-04-18 2020-11-24 Arm Limited Latch circuitry for memory applications
US11073557B2 (en) * 2019-05-08 2021-07-27 Texas Instruments Incorporated Phase controlled codec block scan of a partitioned circuit device
JP2021038982A (ja) * 2019-09-02 2021-03-11 株式会社東芝 半導体装置
CN114660445A (zh) 2020-12-23 2022-06-24 恩智浦美国有限公司 具有嵌入式存储器模块的集成电路
US11835991B2 (en) 2021-03-22 2023-12-05 Stmicroelectronics International N.V. Self-test controller, and associated method
US11604221B1 (en) * 2021-12-30 2023-03-14 Texas Instruments Incorporated Clock shaper circuit for transition fault testing

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0772221A (ja) * 1993-08-31 1995-03-17 Ando Electric Co Ltd スキュー調整回路
US5831459A (en) * 1995-11-13 1998-11-03 International Business Machines Corporation Method and system for adjusting a clock signal within electronic circuitry
US5717700A (en) * 1995-12-04 1998-02-10 Motorola, Inc. Method for creating a high speed scan-interconnected set of flip-flop elements in an integrated circuit to enable faster scan-based testing
US5663966A (en) * 1996-07-24 1997-09-02 International Business Machines Corporation System and method for minimizing simultaneous switching during scan-based testing
JPH11166959A (ja) * 1997-12-03 1999-06-22 Sony Corp スキャンパス回路
US6966021B2 (en) * 1998-06-16 2005-11-15 Janusz Rajski Method and apparatus for at-speed testing of digital circuits
US6694467B2 (en) 1999-06-24 2004-02-17 Texas Instruments Incorporated Low power testing of very large circuits
US6070260A (en) 1998-09-17 2000-05-30 Xilinx, Inc. Test methodology based on multiple skewed scan clocks
US6745357B2 (en) * 1998-10-27 2004-06-01 Intrinsity, Inc. Dynamic logic scan gate method and apparatus
JP2000266818A (ja) * 1999-03-17 2000-09-29 Oki Electric Ind Co Ltd スキャン・テスト回路
EP1146343B1 (en) * 2000-03-09 2005-02-23 Texas Instruments Incorporated Adapting Scan-BIST architectures for low power operation
US6769080B2 (en) * 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
US6954887B2 (en) * 2001-03-22 2005-10-11 Syntest Technologies, Inc. Multiple-capture DFT system for scan-based integrated circuits
US6880137B1 (en) 2001-08-03 2005-04-12 Inovys Dynamically reconfigurable precision signal delay test system for automatic test equipment
US6877123B2 (en) * 2001-12-19 2005-04-05 Freescale Semiconductors, Inc. Scan clock circuit and method therefor
EP1335210B1 (en) * 2002-02-11 2006-11-22 Texas Instruments Incorporated High speed interconnect circuit test method and apparatus
JP3981281B2 (ja) * 2002-02-14 2007-09-26 松下電器産業株式会社 半導体集積回路の設計方法及びテスト方法
US6861867B2 (en) 2002-03-07 2005-03-01 Lightspeed Semiconductor Corporation Method and apparatus for built-in self-test of logic circuits with multiple clock domains
US7249298B2 (en) * 2002-04-30 2007-07-24 Samsung Electronics Co., Ltd. Multiple scan chains with pin sharing
US6964002B2 (en) 2002-10-30 2005-11-08 Lsi Logic Corporation Scan chain design using skewed clocks
US7200784B2 (en) * 2003-01-24 2007-04-03 On-Chip Technologies, Inc. Accelerated scan circuitry and method for reducing scan test data volume and execution time
JP4130417B2 (ja) 2004-02-27 2008-08-06 株式会社東芝 半導体集積回路及びその試験方法
US7298188B2 (en) * 2004-04-30 2007-11-20 Fujitsu Limited Timing adjustment circuit and memory controller
JP2006105891A (ja) * 2004-10-08 2006-04-20 Univ Of Tokyo 集積回路およびそのテスト方法ならびに集積回路装置
US7406639B2 (en) * 2004-12-13 2008-07-29 Lsi Corporation Scan chain partition for reducing power in shift mode
DE102005020903B3 (de) * 2005-05-07 2006-11-09 Infineon Technologies Ag Steuerbare Verzögerungseinrichtung
US7279950B2 (en) * 2005-09-27 2007-10-09 International Business Machines Corporation Method and system for high frequency clock signal gating

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576050A (zh) * 2009-10-23 2012-07-11 德克萨斯仪器股份有限公司 具有分区扫描链的集成电路的扫描测试中的增强控制
CN104050304A (zh) * 2013-03-14 2014-09-17 北京华大九天软件有限公司 一种无效时钟路径检查的方法
CN104050304B (zh) * 2013-03-14 2017-08-11 北京华大九天软件有限公司 一种无效时钟路径检查的方法
CN105988464A (zh) * 2015-03-20 2016-10-05 瑞萨电子株式会社 半导体装置、电子装置以及用于半导体装置的自诊断方法
CN105807206A (zh) * 2016-03-11 2016-07-27 福州瑞芯微电子股份有限公司 一种芯片测试时钟电路及其测试方法
CN113203944A (zh) * 2016-06-02 2021-08-03 台湾积体电路制造股份有限公司 电子器件及其操作方法
TWI760400B (zh) * 2017-12-15 2022-04-11 英業達股份有限公司 以不同掃描鏈測試差分線路之系統及其方法
CN111426946A (zh) * 2019-01-10 2020-07-17 三星电子株式会社 用于逻辑电路的全速测试的系统芯片及其操作方法
CN111426946B (zh) * 2019-01-10 2024-04-30 三星电子株式会社 用于逻辑电路的全速测试的系统芯片及其操作方法
CN112217498A (zh) * 2020-09-24 2021-01-12 联暻半导体(山东)有限公司 一种多位脉冲锁存器电路
CN112217498B (zh) * 2020-09-24 2023-04-14 联暻半导体(山东)有限公司 一种多位脉冲锁存器电路
CN112290932A (zh) * 2020-09-30 2021-01-29 上海兆芯集成电路有限公司 电路及其测试电路

Also Published As

Publication number Publication date
JP5729906B2 (ja) 2015-06-03
WO2008108902A1 (en) 2008-09-12
US7831877B2 (en) 2010-11-09
JP2010520480A (ja) 2010-06-10
TW200842382A (en) 2008-11-01
TWI361283B (en) 2012-04-01
CN101627314B (zh) 2012-10-03
KR101421479B1 (ko) 2014-07-22
KR20090126295A (ko) 2009-12-08
EP2122378A1 (en) 2009-11-25
EP2122378B1 (en) 2011-10-12
ATE528654T1 (de) 2011-10-15
US20080222471A1 (en) 2008-09-11
JP2014102254A (ja) 2014-06-05

Similar Documents

Publication Publication Date Title
CN101627314B (zh) 用来防止扫描移位期间的峰值功率问题的电路系统
US7352165B2 (en) Delay-locked loop and a method of testing a delay-locked loop
US8271841B2 (en) Circuitry and method for an at-speed scan test
CN100504802C (zh) 微型计算机及其测试方法
US20070291830A1 (en) Interface circuit and memory controller
US6671847B1 (en) I/O device testing method and apparatus
US8627160B2 (en) System and device for reducing instantaneous voltage droop during a scan shift operation
US20150185285A1 (en) System and method for reduced pin logic scanning
US20040267479A1 (en) Automatic self test of an integrated circuit component via AC I/O loopback
US20080282110A1 (en) Scan clock architecture supporting slow speed scan, at speed scan, and logic bist
US20110296265A1 (en) System for testing integrated circuit with asynchronous clock domains
US8689067B1 (en) Control of clock gate cells during scan testing
EP0425416B1 (en) A self testable boundary logic circuit
US20090187801A1 (en) Method and system to perform at-speed testing
JP2008145361A (ja) 半導体装置
US7987401B2 (en) System and method for generating self-synchronized launch of last shift capture pulses using on-chip phase locked loop for at-speed scan testing
US7930608B2 (en) Circuit for controlling voltage fluctuation in integrated circuit
US8448008B2 (en) High speed clock control
US20070234158A1 (en) Method of testing a semiconductor memory device, method of data serialization and data serializer
US7529294B2 (en) Testing of multiple asynchronous logic domains
US7830195B2 (en) Self-test design methodology and technique for root-gated clocking structure
US10048315B2 (en) Stuck-at fault detection on the clock tree buffers of a clock source
CN215575533U (zh) 电子电路
KR20090126607A (ko) 반도체 메모리장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151216

Address after: oregon

Patentee after: LATTICE SEMICONDUCTOR CORPORATION

Address before: American California

Patentee before: Silicon Image Inc. A. Delaware C.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121003

Termination date: 20190102