CN101622602B - 用于流水线化电荷畴a/d转换器的模拟纠错 - Google Patents

用于流水线化电荷畴a/d转换器的模拟纠错 Download PDF

Info

Publication number
CN101622602B
CN101622602B CN2008800026409A CN200880002640A CN101622602B CN 101622602 B CN101622602 B CN 101622602B CN 2008800026409 A CN2008800026409 A CN 2008800026409A CN 200880002640 A CN200880002640 A CN 200880002640A CN 101622602 B CN101622602 B CN 101622602B
Authority
CN
China
Prior art keywords
charge
circuit
voltage
pipelined
domain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800026409A
Other languages
English (en)
Other versions
CN101622602A (zh
Inventor
M·P·安东尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenet LLC
Original Assignee
Kenet LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenet LLC filed Critical Kenet LLC
Publication of CN101622602A publication Critical patent/CN101622602A/zh
Application granted granted Critical
Publication of CN101622602B publication Critical patent/CN101622602B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61K—PREPARATIONS FOR MEDICAL, DENTAL OR TOILETRY PURPOSES
    • A61K8/00—Cosmetics or similar toiletry preparations
    • A61K8/18—Cosmetics or similar toiletry preparations characterised by the composition
    • A61K8/96—Cosmetics or similar toiletry preparations characterised by the composition containing materials, or derivatives thereof of undetermined constitution
    • A61K8/97—Cosmetics or similar toiletry preparations characterised by the composition containing materials, or derivatives thereof of undetermined constitution from algae, fungi, lichens or plants; from derivatives thereof
    • A61K8/9783—Angiosperms [Magnoliophyta]
    • A61K8/9789—Magnoliopsida [dicotyledons]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61Q—SPECIFIC USE OF COSMETICS OR SIMILAR TOILETRY PREPARATIONS
    • A61Q11/00—Preparations for care of the teeth, of the oral cavity or of dentures; Dentifrices, e.g. toothpastes; Mouth rinses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61K—PREPARATIONS FOR MEDICAL, DENTAL OR TOILETRY PURPOSES
    • A61K2800/00—Properties of cosmetic compositions or active ingredients thereof or formulation aids used therein and process related aspects
    • A61K2800/20—Chemical, physico-chemical or functional or structural properties of the composition as a whole
    • A61K2800/22—Gas releasing
    • A61K2800/222—Effervescent
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61K—PREPARATIONS FOR MEDICAL, DENTAL OR TOILETRY PURPOSES
    • A61K2800/00—Properties of cosmetic compositions or active ingredients thereof or formulation aids used therein and process related aspects
    • A61K2800/20—Chemical, physico-chemical or functional or structural properties of the composition as a whole
    • A61K2800/28—Rubbing or scrubbing compositions; Peeling or abrasive compositions; Containing exfoliants
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Biotechnology (AREA)
  • Botany (AREA)
  • Microbiology (AREA)
  • Mycology (AREA)
  • Birds (AREA)
  • Epidemiology (AREA)
  • Oral & Maxillofacial Surgery (AREA)
  • Analogue/Digital Conversion (AREA)
  • Cosmetics (AREA)

Abstract

一种用于校正诸如模数转换器(ADC)的基于斗链式器件(BBD)的流水线器件中的误差的技术。期望流水线级之间的增益是特定的量，诸如一致性：即，每个级中存在的所有净电荷理想地传送到下一级。然而，在实际的基于BBD的电路中，电荷传送增益很少一致，导致误差。本文描述的方法提供对由于电容器失配和次一致电荷传送增益两者引起的这些误差的模拟校正。在某些实施例中，调节电路可使用可调电流源和场效应晶体管来引入校正。在又一个实施例中，调节电路可确定电压反馈系数。

Description

用于流水线化电荷畴A/D转换器的模拟纠错
相关申请
本申请要求2007年1月23日提交的美国临时专利申请No.60/881,967的优先权。以上申请的整体教示通过参考结合于此。
发明背景
在电荷畴信号处理电路中，信号被表示为电荷包。这些电荷包被存储，从一个位置传送到另一个位置，并以其它方式处理以实现特定的信号处理功能。电荷包能够利用与所表示的信号成比例的以库仑计的电荷包大小来表示模拟量。诸如电荷传送之类的电荷畴操作由“时钟”电压驱动，提供离散时间处理。因此，电荷畴电路提供模拟、离散时间信号处理能力。这种能力很适合利用流水线算法执行模数转换。
电荷畴电路被实现为电荷耦合器件(CCD)、MOS斗链式器件(BBD)和双极BBD。本发明涉及MOS BBD。
流水线化模数转换器(ADC)在一般的ADC设计领域中是公知的。它们广泛地用于其中必需结合高采样率和高分辨率的应用中。流水线化ADC实现公知的逐次逼近模数(A/D)转换算法，其中在连续的时间中进行输入信号的渐进精细估计。在该算法的流水线化版本中，在每个流水线级解析一个或多个位，从该信号减去经量化估计值，残差被传播到下一流水线级以供进一步处理。已经利用包括开关电容器电路和电荷畴电路在内的各种电路技术实现流水线化ADC。本发明涉及采用MOS BBD的电荷畴流水线化ADC。
发明概述
在基于BBD的流水线化ADC中，流水线级之间的增益名义上是一致的：即，每个级中存在的所有净电荷理想地传送到下一级。然而，在实际的基于BBD的电路中，电荷传送增益很少一致，导致A/D转换过程中的误差。此外，在包括采用BBD的所有流水线化ADC中，电容器的失配和电容器比的失配导致这些误差。
本发明校正由于电容器失配和次一致电荷传送增益引起的基于BBD的流水化ADC中的误差。实现这种校正的电路是紧凑且温度稳定的，且消耗低功率。
在优选实施例中，利用斗链式电荷传送的流水线化电荷畴电路包括：第一电荷传送电路；第二电荷传送电路；以及耦合到第一电荷传送电路和第二电荷传送电路的节点。时钟控制电容器被耦合到节点和时钟控制电压。此外，条件开关电容器也被耦合到该节点，且该条件开关电容器由转变电压驱动。设置调节电路用于根据流水线化电荷畴电路内检测到的条件来调节转变电压。
附图简述
上述内容将从本发明的示例实施例的以下更具体描述中显而易见，如附图所示，其中在各附图中相似的附图标记指代相同的部分。附图不一定是按比例的，相反重点放在示出本发明的实施例上。
图1示出BBD电荷流水线级的简化电路图。
图2示出与图1相关联的电压波形。
图3示出包括条件电荷添加的BBD电荷流水线级。
图4示出与图3相关联的电压波形。
图5示出包括条件电荷添加的BBD电荷流水线级，且所添加的电荷由两个独立组分构成。
图6示出由类似图3的级构成的两级流水线片段。
图7示出具有可调节电压转变的电容器驱动器的电路图。
图8示出与图7相关联的电压波形。
图9示出用于确定电荷传送电压反馈系数的基于复制电路的电路图。
图10示出与图9相关联的电压波形。
图11示出连接到流水线级的调节电路。
图12是差动BBD电荷流水线级的更详细示图。
具体实施方式
以下是本发明的示例实施例的描述。
本文引用的所有专利、公开申请和参考文献的教示通过引用整体结合于此。
在以下的描述中，假设电子作为信号电荷载流子且NFET用于信号电荷传送，讨论所有的电路。通过采用PFET和反转信号以及控制电压极性，可同样应用将空穴作为电荷载流子的功能上等同的电路。在讨论和附图中，抽象地表示电荷传送电路并且描述这些电路的有关特性方面，但在一些实例中，这些电路的操作的特定细节被本领域技术人员所理解和/或与本文要求保护的发明无关，因此没有提供。次一致电荷传送增益的问题对于所有已知的电荷传送电路是已知的。
借助于图1描述本发明的优选实施例中采用的一般类型的BBD流水线的基本原理，图1描绘这种流水线的单个级。在该级中，电荷存储在电容器5上，而电容器5连接在存储节点2和电压VC1之间。电荷经由电荷传送电路1进入该级，稍后经由电荷传送电路3退出该级。电压VC1是控制该级中的电荷处理的定时的数字时钟信号。未示出的其它数字时钟信号可用于控制电荷传送电路的活动性。
流水线级的操作波形在图2中示出。在时刻t0，时钟电压VC1具有正值25。图1中的存储节点2的电压V2也处于高的初始电压21。在t1，负电荷开始从前一级(图1的左侧)经由电荷传送电路1传送到所示级。随着该负电荷累积在电容器5上，V2下降至更负的值。如果传送相对较少的负电荷，则节点2的电压稳定到相对较高的值22A；在传送较多电荷的情况下，节点2稳定到更负的电压22B。在时刻t2，对该级的电荷传送完成。节点2的电压与电荷的关系由公知的表达式Q＝CV表示，其中C是节点2的总电容。在图1中，C包括电容器5的电容C5加上节点2的任何寄生电容；这种寄生电容通常较小且在本讨论中将忽略不计。
在时刻t3，当时钟电压切换到低状态时，开始离开该级的电荷传送。电容器将该电压转变耦合到节点2，同样将V2驱动为低。电荷传送电路3吸收来自电容器5的电荷，限制节点2的负偏移，并最终致使节点2在t4稳定到电压23。电压23是电荷传送电路3的特性，且与节点2上存储的电荷量无关。电荷传送电路3将从电容器5吸收的电荷传送到节点4，该节点4是所示级之后的级的一部分。在t4之后，电荷传送完成。
最后，在时刻t5，时钟电压VC1返回到其最初状态(电压25)。其正向进行的转变通过电容器5耦合到节点2，从而使节点2升高到电压24。忽略寄生电容，在该转变期间没有电荷流入或流出节点2；在t5的转变期间V2的电压变化因此等于VC1的电压变化。因为在该转变开始时V2的值——即电压23——与所处理的电荷无关，所以电压24同样与处理的电荷无关。该转变完成操作周期；在节点2处的所得电压24因此是下一周期的初始电压。因此在每个周期，该级的初始电压状态是恒定的，且电压21＝电压24。结果，节点2上的最初和最终电荷也是相等的，且传出的电荷等于传入的电荷。
总结：在t1-t2期间，电荷被传送至图1所示的级；在时刻t2和t3期间，它被临时存储在电容器5上，且被表示为值V2；在时刻t3-t4期间，该电荷被完全传送至下一级；在t5，级返回到其初始状态，准备好再次接收输入电荷。因此所示的基本级用作模拟电荷包的移位寄存器。
上述的描述在某种程度上是理想化的；应该理解实际电路在很多细节方面与该描述背离。例如，这种背离包括例如非零的寄生电容和不完美的电荷传送。然而，这些效应不会改变上述的基本操作原理。还省略了诸如电荷传送电路的时钟控制之类的电路操作的特定细节，因为它们与本发明无关。
为了由包括类似图1的级的流水线形成电荷畴ADC，除电荷存储和移位以外还需要最少两个操作：电荷必需与基准值进行比较，该基准值通常是另一电荷；且基准电荷必需有条件地添加到信号电荷(该“添加”可以是任意符号)。在2008年1月18日提交的题为“Charge-Domain Pipelined Analog-to-DigitalConverter(电荷畴流水线化模数转换器)”给定序列号11/___________、代理机构案号3575.1028-002的同一发明人的先前专利申请中，该申请本身要求2007年1月19日提交的、给定临时申请序列号60/881,392的较早提交的同一标题的临时申请的优先权，这两篇申请通过引用整体结合于此，其中公开了利用这些操作实现流水线化逐次逼近ADC算法的ADC。本发明提供一种在这一ADC中提高电荷传送和条件电荷添加的精度的方式。为了理解本发明的目的，ADC实现的电荷比较方面是不重要的，因此不再进一步讨论。然而，条件电荷添加对于这一理解是必需的，以下将参考图3和4解释。
在图3中描绘了用于条件电荷添加的基本原理，且图4示出操作波形。为了本讨论的目的，示出单端级。在实际的ADC设计中，差动操作通常是优选的；本发明适用于单端和差动流水线电路。在上述的“Charge-Domain PipelinedAnalog-to-Digital Converter”专利申请中示出并描述的差动流水线级的实现的更多细节。
图3所示的流水线级保留图1所示的所有元件。此外，图3包括两个新元件：连接在电荷存储节点2和电压VQR1之间的电容器6(具有值C6)；以及连接在节点2和电压VP之间的开关7。开关7由周期性数字时钟信号(在图4中标识为S7)控制。
图4示出图3的电路的操作波形。图4中的初始条件与图2的相同：VC1处于高电压45，且节点2的电压V2处于高电压41。此外，VQR1处于高电压47，且开关7处于断开状态，在图4中由其控制信号S7的低值指示。如在图2中，在t1和t2之间电荷被传送到级中，导致V2与输入电荷成比例地下降，从而稳定在电压42。如上所述，由于输入电荷引起的V2的变化与节点2的总电容成反比。在图3中(忽略寄生电容)，该总电容是C＝C5+C6。
在传入电荷之后，图3的新特征开始起作用。在时刻t3A，电压VQR1有条件地从其高状态47切换至低状态48。这种VQR1的有条件转变经由C6耦合到节点2，其中由于电容性分压，产生类似但较小的电压变化。如果VQR1切换则节点2的电压改变至电压49(虚线)，而如果不切换则仍维持在电压42(实线)。
在时刻t3，VC1从高电压45切换至低电压46，促使离开该级的电荷传送。如参考图2所述，由于经由电容器5耦合，节点2被驱动至较低电压。电荷传送电路3从节点2去除电荷并将其传送至下一级。至t4，V2稳定至电压43，该电压43与先前节点2上的电荷无关，且离开该级的电荷传送完成。
在t5，VC1和VQR1返回至其初始高状态(分别是电压45和47)。在每个时钟周期中对于VC1该转变都是相同的。然而，取决于在t3A处是否切换，VQR1可能已经处于其高电压47。因此，取决于VQR1的状态，在t5耦合到节点2的正向阶跃可具有不同的值，从而导致不同的最终电压。在图3中添加的开关7用于无论在t5处VQR1的状态如何都将节点2上的电压(和电荷)恢复到可重复的状态。在t5-t6期间，开关7如其控制信号S7的高状态所指示地被接通，因此在节点2建立可重复的电压以开始下一周期，所以电压44＝电压41。利用理想的开关，电压44＝VP；实际的MOS开关引入小的“消隐脉冲电平”，使得电压44≠VP。然而，这种非理想性是每个周期可重复的，所以在实际电路中仍满足条件电压44＝电压41。
与其中传入该级的电荷随后不经改变地传出的图1的情况不同，图3的电路中的输出电荷一般与输入电荷不同：
Q输出＝Q输入+C6ΔVQR1+Q恒定       方程式1
其中C6是电容器6的电容，ΔVQR1是在t3A时VQR1中的变化，且Q恒定由下式给出：
Q恒定＝(C5+C6)(电压41-电压43)+C5(电压46-电压45)   方程式1A
Q恒定是标定的固定电荷，因为电压41、43、45和46在理想情况下都是恒定的。以下将讨论与这种理想情况的背离，其构成电荷传送缺陷的一个源。
如图4中显而易见的，如果VQR1切换则ΔVQR1等于(电压48-电压47)，且如果不切换则等于0。注意，可通过适当选择各种电压使电荷量C6ΔVQR1和Q恒定为正或负。
当图3的电路用于构成流水线化ADC的一个级时，使量(电压48-电压47)等于基准电压；为了方便将其称为VR1。相应地，量C6VR1变为基准电荷，因为在给定的实例中C6是固定的。因此在t3A，ΔVQR1＝VR1或ΔVQR1＝0的有条件选择在方程式1中对应于基准电荷C6VR1有条件地添加到输入电荷包Q输入。图3的电路因此提供电荷畴ADC实现所需的两个操作之一。
注意，时刻t3A的精确位置对于图3的电路的操作不重要。VQR1的有条件转变可发生在t0和t3之间的任意时刻，且电路性能方面没有变化；在某些可实施情况下这还可在t3-t4时间间隔中发生。
在某些ADC实现中，期望在单个流水线级中提供一个以上的有条件电荷添加。这样的级的示例在图5中示出。除图3中的元件外，该电路还包括附加电容器6A和电压源VQR2。除在t3A时电压VQR1和VQR2中的每一个分别经历与VR1和VR2(或0)的大小无关的有条件转变外，这一级的操作与图3相同。所得的该级的电荷传送函数由下式给出：
Q输出＝Q输入+C6ΔVQR1+C6AΔVQR2+Q恒定2      方程式2
其中Q恒定2由下式给出：
Q恒定2＝(C5+C6+C6A)(电压41-电压43)+C5(电压46-电压45)程式2A
相同的原理可延伸到任意数目的电容器和VR值。为了简化起见，方程式1和1A将用作以下讨论的基础。所描述的原理同样适用于具有一个以上的条件开关电容器的电路，如图5。
在以上讨论中包括的两个理想情况在实际电路中一般无法完美实现：首先，由于制造公差，诸如C6之类的条件开关电容器一般不具有精确的预期值；其次，使浮动扩散2稳定的最终电压(例如，图4中的电压43)一般并不完全与Q输出无关。以下详细考虑这些非理想性的效应，以电压43对Q输出的相关性开始。
考虑到电压43对Q输出的一阶(线性)相关性，电压43的值可写为v43＝v43N+kQ输出，其中v43是电压43的实际值，v23N是标定值，且k是体现对Q输出的线形相关性的系数。在方程式1A中使用关于电压43的该表达式得到：
Q恒定＝(C5+C6)(电压41-v43N-kQ输出)+C5(电压46-电压45)
     ＝(C5+C6)(电压41-v43N)+C5(电压46-电压45)-(C5+C6)kQ输出
     ＝QCC-(C5+C6)kQ输出          方程式3
其中QCC是Q恒定的Q输出-无关(即恒定)组分。用方程式3给出的表达式替换方程式1中的Q恒定，得到：
Q输出＝Q输入+C6ΔVQR1+QCC-(C5+C6)kQ输出      方程式4
现在转到C6中的制造误差，我们能够写出C6＝C6N+C6E，其中C6N是C6的标定值，且C6E是与标定值的偏离。将该表达式代入方程式4得到：
Q输出＝Q输入+C6NΔVQR1+C6EΔVQR1+QCC-(C5+C6)kQ输出     方程式5
在分数项中，方程式5中表达的误差是C6E/C6E和(C5+C6)k，这两者都是无量纲的量。在实际设计中，这些相对误差很小(即＜＜1)。因此我们通过用由方程式5给出的完整表达式替换最后项中的Q输出来得到对方程式5的实际上有用的逼近，然后略去二阶误差效应(即，包括相对误差的平方或乘积的项)。定义ε＝(C5+C6)k并实施该过程，我们得到：
Q输出＝Q输入(1-ε)+C6NΔVQR1(1-ε)+QCC(1-ε)+C6EΔVQR1     方程式6
将该表达式与方程式1的理想化表达式相比较，显而易见的是量(1-ε)是有效电荷传送增益；ε是增益缺乏一致性的量。项C6EΔVQR1体现C6中的制造误差的效应。
流水线化电荷畴ADC由多个类似图3中级的级构成，其中有条件地添加基准电荷且随后沿流水线向下传送。(如上所述，一些架构采用每级多个条件电荷)。方程式6按照级的输入电荷及其条件电容器切换来表达每个这样的级的输出电荷。在流水线的任一阶段，根据方程式6，输入电荷是输入流水线的信号电荷与由于上游流水线级引起的累积变化的和。
考虑例如图6所示的两级流水线片段。两个级61和62各自包括存储节点(分别为67和69)、电荷传送电路(分别为65和66)、条件开关电容器(分别为63和64)、时钟控制电容器(601和602)和预充电开关VP。流水线片段的输入电荷QPIN被提供给级61的存储节点67，如图所示。该流水线部分的输出(即级62的输出电荷)出现在阶段69。驱动电容器63和64的条件切换电压分别是VQR1和VQR2。它们可各自独立地切换，且分别具有0或VR1和0或VR2的步长。
这一流水线以两相操作：交变的级在时钟的交变半周期上操作。在图6的电路中，例如，在第一半周期上电荷传入级61且传出级62，而在第二半周期上传出级61且传入级62。该时钟控制方法的细节与本发明的主题无关，且不再进一步处理。
在图6中级62的输入电荷是来自级61的输出电荷。因此，在级61的输入电荷等于QPIN的情况下，可通过两次应用方程式6来导出来自级62的输出电荷：
Q输出62＝Q输入62(1-ε)+C64NΔVQR2(1-ε)+QCC(1-ε)+C64EΔVQR2
       ＝[QPIN(1-ε)+C63NΔVQR1(1-ε)+QCC(1-ε)+C63EΔVQR1](1-ε)
       +C64NΔVQR2(1-ε)+QCC(1-ε)+C64EΔVQR2
       ＝QPIN(1-ε)2+C63NΔVQR1(1-ε)2+C64NΔVQR2(1-ε)
       +C63EΔVQR1(1-ε)+C64EΔVQR2+[(1-ε)2+(1-ε)]QCC       方程式7
该表达式可通过如上所进行的略去二阶误差项来简化。
Q输出62＝QPIN(1-2ε)+C63NΔVQR1(1-2ε)+C64NΔVQR2(1-ε)
       +C63EΔVQR1+C64EΔVQR2+(2-3ε)QCC            方程式8
方程式8示出在二级流水线中电荷传送增益和电容器误差的累积效应。相同的分析可扩展到多个级和每级的多个条件开关电容器。
为了使流水线化电荷畴ADC产生线性结果，必须的是来自每个级的有条件添加的电荷按特定比出现在ADC流水线的末端。在方程式8中，有条件添加的(非零)电荷值在第一和第二级中分别被标定为C63NVR1和C64NVR2。根据方程式8，在流水线输出端出现的有条件添加的电荷值是：
来自第一级的[C63NVR1(1-2ε)+C63EVR1]，和
来自第二级的[C64NVR2(1-ε)+C64EVR2]。
因此ADC线性要求可表达为：
[C63NVR1(1-2ε)+C63EVR1]/[C64NVR2(1-ε)+C64EVR2]＝K  方程式9
其中K是预期比率。在其中电荷传送和电容器误差为0的理想流水线片段中，方程式9简化为：
(C63NVR1)/(C64NVR2)＝K           方程式10
当将方程式9与方程式10相比较时，非零增益误差ε和诸如C63E之类的电容器误差的效应是明显的。
本发明的一个方面是提供一种在这些误差具有非零值时满足方程式9的方式。这可包括向基准电压VR1和VR2提供调节。标定的电容值C63N和C64N与基准电压VR1和VR2被选择成满足方程式10；然后将可独立调节的电压VA1和VA2添加到VR1和VR2。利用该变化且再次略去二阶误差项，方程式9的比中的上部项和下部项变为：
[C63NVR1(1-2ε)+C63EVR1]→[C63N(VR1+VA1)(1-2ε)+C63EVR1]
＝[C63NVR1(1-ε)-εC63NVR1+C63EVR1+C63NVA1]
并且
[C64NVR2(1-ε)+C64EVR2]→[C64N(VR2+VA2)(1-ε)+C64EVR2]
＝[C64NVR2(1-ε)+C64EVR2+C64NVA2)]
所添加的电压现在被调节成促使经调节的加括号的项的比等于K。例如，设置：
VA1＝[ε-(C63E/C63N)]VR1          方程式11A
并且
VA2＝-(C64E/C64N)VR2              方程式11B
得到期望的比率。利用该解，VA2被调节成校正电容器64的误差，且VA1被调节成补偿电容器63的误差和电荷传送增益ε。
可选的调节是：
VA1＝(C63E/C63N)VR1               方程式12A
和
VA2＝[-ε-(C64E/C64N)]VR2         方程式12B
得到期望的比率。利用该解，VA1被调节成校正电容器63的误差，且VA2被调节成补偿电容器63的误差和电荷传送增益ε。解11A/B和12A/B两者都是有用的。这些解的任何线性组合可用于相同的结果。
相同的调节原理可应用于具有任意数量的级的流水线中。它还可应用于每一级具有一个以上的条件添加电荷的ADC设计中(如图5的例子)。在这些情形中，单独的调节电压(VA)被应用于每个条件开关电容器的基准电压。例如，利用方程式12A/B的调节方法，每个这样的调节校正个别电容器误差和所有先前级的总电荷传送误差的组合。在某些设计中，级与级之间的电荷传送误差是不相同的，但该调节方法固有地适用于这些变化。
此外，相同的调节原理可应用于差动流水线级；在这一实例中，可优选地生成在差动电路的两个元件之间共享的单个调节电压VA。
回想图3和图4的讨论，产生条件电荷添加C6ΔVQR1的条件电压转变ΔVQR1由在两个固定电压(图4中的47和48)之间切换VQR1产生。该电压差构成基准电压VR。添加调节电压VA到VR的实际方式是与电压47或电压48串联地插入小的可调节电压。在图7中示出图11中的驱动器和可调节电压源8和9的一个现实实现。
图11示出添加有这种调节电压的类似图1的流水线级的示例。流水线元件1、2、3、5和6等价于图1的元件。所添加的元件是用于条件开关电容器6的驱动器8和可调节电压源9。驱动器8的输出响应于数字控制信号SQR1在供电电压V8和节点10的电压之间切换，由此提供所需的条件电压转变。因此，VH和电压10提供在图4中分别标识为47和48的电压。可调电压源9调节如上所述地提供给电容器6的低电压。
图12示出具有类似功能的差动流水线。差动流水线节点对2和122的每个元件分别设置有条件开关电容器6和126。驱动电容器6和126的电压转变分别由在VH与节点10和130的电压之间切换的驱动器8和128响应于控制信号SQR1A和SQR1B提供。节点10和130的电压分别由可调电压源9和129提供。可连接节点10和130以形成单个节点，并由诸如9的单个可调节源供电。
图7示出包括由固定电压VH和VL供电的PFET 71和NFET 72构成的CMOS反相器。NFET经由电阻器73在节点75连接到VL。可调电流74也连接到节点75。反相器由逻辑信号SQR1驱动，且其输出构成图3所示的电压信号VQR1。
图8示出图7的电路的操作波形。在时刻t0，逻辑信号SQR1处于低状态，导通PFET 71且截止NFET 72。电压VQR1是等于VH的初始高电压值。在时刻t3A，SQR1切换至高逻辑状态，导通FET 71且截止FET 72。FET 72因此将输出VQR1连接到节点75。如果可调电流74被设置为0，则FET 72和电阻器73的串联组合将VQR1充电至VL，如图8中电压曲线81所指示的。因为该电路上的负载仅由电容器(图3中的电容器6)组成，没有DC电流通过FET 72或电阻器73，所以VQR1最终稳定至VL。因此VQR1的电压转变是VL-VH。此量构成未经调节的基准电压VR。
如果电流源74被调节到非零值IA，则节点75的初始值是VL+VA＝VL+IAR73，其中R73是电阻器73的值。(注意，FET 72最初是截止的，所以除IA外没有电流流入电阻器73。)当SQR1改变状态时，FET 72导通并负载电容器连接至节点75，导致VQR1沿曲线82向下充电。在该转变的末端，通过FET 72的电流下降至0，且VQR1稳定至最终电压VL+VA。因此VQR1的电压转变是VL+VA-VH＝VR+VA。在实际电路中容易实现的可调电流源74因此用于按需要调节VQR1中转变的大小。其中电阻器置于PFET 71而不是NFET 72的源中的类似电路同样可实施。这些电路利用低功耗和小的电路面积消耗提供VR的必要调节。
如结合方程式11A和12B所讨论的，所需的VA值具有两个组分：校正电容器误差的组分和校正电荷传递增益误差的组分。在图7的电路中，电流源74被制成包括两个并联的独立的源，每个都独立地控制以校正误差之一。组合电流相加，以便形成合成VA值。
预期可由VA校正的电容器误差组分不会随温度变化，因为它主要由于电容器之间的几何变化引起，这在电路制造期间发生但其后一般不会变化。跟踪VR的调节电压VA提供温度稳定的调节。利用类似图7的电路创建随温度跟踪VR的VA组分在常规的CMOS工艺中是简单的。例如，通过制造测试期间或对电路加电时实施的校准过程设置该调节电压的值。
第二VA组分校正电荷传送增益误差。该误差取决于所采用的电荷传送电路的细节，且一般取决于制造工艺变化和操作温度。已知的BBD电荷传送电路包括常规的(无源)电路和采用有源电路的电路，诸如2007年5月30日提交的相同发明人的题为“Boosted Charge-Transfer Pipeline(升压电荷传送流水线)”的美国专利申请No.11/807,914的在先专利申请中所描述的，其内容通过引用整体结合于此。这些电荷传送电路表现出电荷传送增益误差的动态和静态组分。本发明的一个方面用于生成跟踪电荷传送误差的静态组分的调节电压组分。
在产生方程式3-6的讨论中，电荷传送增益误差按照电荷传送电路输入电压随着所传送的电荷量的变化来用公式标识。在该讨论中，在电荷传送电路的输入处的电压v43的最终值给出为v43＝v43N+kQ输出，其中v23N是标定值，且k是体现对Q输出的线性相关的系数。该公式包括v43对Q输出的动态相关性(由于不完全的稳定)和静态相关性。对于以下的讨论，假设动态效果是可忽略的，且系数k仅反映静态相关。
已知导致该静态相关性的主要机理是电压反馈效应，通过这种效应电荷传送电路输出处的电压变化导致其输入电压改变。如图2所示，电荷传送电路的输出电压是输出电荷的函数；因此引起系数k的原因是：
输出电荷→输出电压变化→输入电压变化
如果我们注意到将输出电压变化与输入电压变化相关的系数：
β＝dv输入/dv输出
则将输出电荷变化与输入电压变化相关的系数k是：
k＝dv输入/dQ输出＝(dv输入/dv输出)(dv输出/dQ输出)＝βdv输出/dQ输出
但d(v输出)/d(Q输出)是电荷传送电路输出节点处的电容的简单的逆。将电容定义为C输出，我们于是具有：
k＝β/C输出
再次参照图3和4，回想按照k和存储节点电容C5+C6将电荷传送误差ε给定为ε＝(C5+C6)k，得到表达式：
ε＝(C5+C6)k＝(C5+C6)β/C输出＝β[(C5+C6)/C输出]     方程式13
因此电荷传送增益误差ε取决于电荷传送电路的电压反馈系数β和流水线节点电容的比。因为通过设计已知流水线节点电容比在小公差内(以上所讨论的)，所以可根据电压反馈系数β的确定导出增益误差值ε。
图9示出感测电压反馈系数β的电路。它由具有输入节点92和输出节点93的电荷传送电路91、连接到节点93的电压源95和连接到节点92的电流源94构成。电荷传送电路91是实际电荷流水线中采用的电荷传送电路的复制。电流源94被构造成从节点92吸引少量电流，通常是接近上述电荷传送过程末端的电流水平。电压源95在节点93处提供电压，该电压通常在电荷传送过程末端的电荷传送电路的输出端出现的范围中(诸如图4中的电压42)。因此图9中的电荷传送电路在静态条件下偏置，基本上类似其接近正常(时钟控制)电荷传送过程的末端的瞬时条件。
图10示出图9中的两个节点的电压。节点93的电压V93由电压源95在相差ΔV93的两个电平101和102之间周期性驱动。由于以上所讨论的电压反馈效应，电荷传送电路的输入电压(即节点92的电压V92)通过在相差ΔV92的两个电平103和104之间改变作出响应。根据以上的定义，这些电压变化的关系是：
ΔV92＝βΔV93
因此对于已知(固定)驱动电压变化值ΔV93，ΔV92提供β的直接测量值。利用通过设计已知的值(C5+C6)/C输出和基准电压，可利用已知的电路技术生成适当的调节电压(例如，在方程式12B中的VA2)。
可利用相敏检测将电压变化ΔV92转换为DC电压，因为交变的驱动电压V93可用作为基准。该交变电压的频率不是关键的，且不需要像电荷流水线的采样频率那样高，被感测的参数仅缓慢地变化(主要是由于芯片温度变化引起的)。因为在节点92处的低电流，V92响应于每个V93转变的稳定相对较慢，所以该电路的操作频率必需受到限制以便获取ΔV92的有效稳定值。
或者，具有由输出节点电压源提供的不同的DC电压、因此产生两个不同的输入节点电压的类似图9的两个电路可用于直接生成ΔV92的静态(DC)值。然而，上述的交变电压方法一般更精确，因为ΔV92很小(通常仅几mV或几十mV)。
在实际的电荷流水线中，电荷传送电路在所有的级中可以不是相同的设计。刚刚描述的β感测电路仅消耗非常小的功率，因此实际上可被复制用于每个所采用的电荷传送电路设计。
所述电路基于作为流水线中的电荷传送电路的复制的电荷传送电路来提供校正电压。这种基于复制方法提供对操作条件的非常好的跟踪，但通常具有小的初始失配。这种初始失配可例如在制造测试时或电路加电期间在校准操作中去除。在校准之后，基于复制的电路提供对随后的操作条件的变化的跟踪，该操作条件包括温度和供电电压。
这种初始校准步骤还(同时)提供在校准条件下存在的电荷传送增益误差的任意动态组分的校正。然而，在校准后这种关于操作条件变化的动态误差的任意变化不会被本发明的技术校正。
尽管已经参考本发明的示例实施例具体示出并描述了本发明，但本领域的技术人员将理解可在其中进行各种形式和细节的变化，而不背离由所附权利要求书包括的本发明的范围。

Claims (17)

1.一种利用斗链式电荷传送的流水线化电荷畴电路，包括：
第一电荷传送电路；
第二电荷传送电路；
耦合到所述第一电荷传送电路和所述第二电荷传送电路的节点；
耦合到所述节点和时钟控制电压的时钟控制电容器；
耦合到所述节点的条件开关电容器，所述条件开关电容器由转变电压驱动；以及
调节电路，用于根据所述流水线化电荷畴电路内的条件来调节转变电压。
2.如权利要求1所述的流水线化电荷畴电路，其特征在于，所述条件是错误的条件添加电荷。
3.如权利要求1所述的流水线化电荷畴电路，其特征在于，所述条件是非最佳的电荷传送增益。
4.如权利要求3所述的流水线化电荷畴电路，其特征在于，所述条件是次一致电荷传送增益。
5.如权利要求1所述的流水线化电荷畴电路，其特征在于，所述条件包括错误的条件添加电荷和非最佳电荷传送增益两者。
6.如权利要求1所述的流水线化电荷畴电路，其特征在于，所述第一或第二电荷传送电路中的至少一个是升压电荷传送电路。
7.如权利要求1所述的流水线化电荷畴电路，其特征在于，还包括：
安排在流水线中的两个或更多个电荷传送级；以及
其中所述流水线中的用于给定转换器级的调节电路根据至少一个在前的流水线级中的非理想电荷传送增益来调节所述转变电压。
8.如权利要求7所述的流水线化电荷畴电路，其特征在于，用于给定转换器级的所述调节电路根据两个或更多个在前流水线级中的次一致电荷传送增益来调节所述转变电压。
9.如权利要求1所述的流水线化电荷畴电路，其特征在于，所述调节电路还包括：
具有输出节点的可调电流源；
耦合在基准电压和可调电流源的输出节点之间的电阻器；以及
耦合在所述可调电流源的输出节点和所述转变电压之间的开关场效应晶体管(FET)。
10.如权利要求7所述的流水线化电荷畴电路，其特征在于，
至少两个转换器级各自包括调节电路；以及
其中
所述转变电压的第一调节电压组分校正由相应的条件开关电容器引入的误差和由与其相应级相关联的电荷传送引入的误差两者；
所述转变电压的第二调节电压组分至少校正由与其相应的级相关联的相应条件开关电容器引入的误差。
11.如权利要求1所述的流水线化电荷畴电路，其特征在于，用作模数转换器且另外包括：
耦合到所述节点的预充电开关，用于提供预充电电压。
12.如权利要求1所述的流水线化电荷畴电路，其特征在于，所述条件是所述第一电荷传送电路的电压反馈系数的估计。
13.如权利要求12所述的流水线化电荷畴电路，其特征在于，所述条件是从所述第一电荷传送电路或第二电荷传送电路的复制电路推断的。
14.如权利要求13所述的流水线化电荷畴电路，其特征在于，所述调节电路还将交变电压耦合到所述第一电荷传送电路的复制电路的输出端子，且还包括：
电流源，用于将预定的直流电耦合到所述复制电路的输入端子；以及
检测器，用于同步检测在所述复制电路的输入端子处的所得电压变化。
15.如权利要求13所述的流水线化电荷畴电路，其特征在于，所述调节电路还将两个不同的直流电压耦合到所选电荷传送电路的两个复制电路的输出端子，且包括：
电流源，用于使预定电流流入所述两个复制电路的输入端子；以及
传感器，用于感测所述两个复制电路的输入端子处的电压差。
16.如权利要求1所述的流水线化电荷畴畴电路，其流水线被安排成提供差动电荷畴流水线，并且还包括：
第三电荷传送电路；
第四电荷传送电路；
耦合到所述第三电荷传送电路和所述第四电荷传送电路的第二节点；
耦合到所述第二节点和第二时钟控制电压的第二时钟控制电容器；以及
耦合到所述第二节点的第二条件开关电容器，所述第二条件开关电容器由可调转变电压驱动；以及
耦合到所述第一节点的第三电容器和耦合到所述第二节点的第四电容器，其中所述第三电容器和第四电容器被配置成将条件电荷提供至所述第一电荷传送电路或所述第三电荷传送电路。
17.如权利要求16所述的流水线化电荷畴电路，其特征在于，所述调节电路将相同的转变电压耦合到所述第一和第二条件开关电容器。
CN2008800026409A 2007-01-23 2008-01-23 用于流水线化电荷畴a/d转换器的模拟纠错 Expired - Fee Related CN101622602B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US88196707P 2007-01-23 2007-01-23
US60/881,967 2007-01-23
PCT/US2008/000825 WO2008091603A1 (en) 2007-01-23 2008-01-23 Analog error correction for a pipelined charge-domain a/d converter

Publications (2)

Publication Number Publication Date
CN101622602A CN101622602A (zh) 2010-01-06
CN101622602B true CN101622602B (zh) 2012-01-04

Family

ID=39640700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800026409A Expired - Fee Related CN101622602B (zh) 2007-01-23 2008-01-23 用于流水线化电荷畴a/d转换器的模拟纠错

Country Status (5)

Country Link
US (2) US7535400B2 (zh)
EP (1) EP2106586B1 (zh)
KR (2) KR101460818B1 (zh)
CN (1) CN101622602B (zh)
WO (1) WO2008091603A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101381250B1 (ko) 2010-09-15 2014-04-04 한국전자통신연구원 아날로그 디지털 변환 장치 및 그것의 기준 전압 제어 방법
US8766839B2 (en) * 2012-09-07 2014-07-01 Texas Instruments Incorporated Reducing the effect of elements mismatch in a SAR ADC
KR20180015062A (ko) * 2016-08-02 2018-02-12 주식회사 피글 치주 질환용 조성물 및 그를 포함하는 치약

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5339275A (en) * 1970-12-28 1994-08-16 Hyatt Gilbert P Analog memory system
CN1482741A (zh) * 2002-06-18 2004-03-17 模拟设备股份有限公司 高绝缘度的开关电容结构

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3801826A (en) * 1972-05-12 1974-04-02 Teletype Corp Input for shift registers
DE2317253C3 (de) * 1973-04-06 1975-09-25 Deutsche Itt Industries Gmbh, 7800 Freiburg Eimerkettenschaltung
US3969636A (en) * 1975-06-30 1976-07-13 General Electric Company Charge sensing circuit for charge transfer devices
US4072938A (en) * 1975-08-25 1978-02-07 Westinghouse Electric Corporation Bucket brigade analog-to-digital converter
NL7610351A (nl) * 1976-09-17 1978-03-21 Philips Nv Ladingsoverdrachtinrichting.
US4138665A (en) * 1977-09-21 1979-02-06 General Electric Company Preamplifier for analog to digital converters
US4224585A (en) * 1978-08-28 1980-09-23 Reticon Corporation Methods and apparatus for compensating for charge transfer inefficiency in imaging and other variable length charge transfer devices
US4538287A (en) * 1979-06-04 1985-08-27 Texas Instruments Incorporated Floating gate amplifier using conductive coupling for charge coupled devices
NL8102100A (nl) * 1981-04-29 1982-11-16 Philips Nv Kompensatie van 1e orde effect van transportverlies in een c.t.d.
US4471341A (en) 1982-03-03 1984-09-11 Rca Corporation Pipe-lined CCD analog-to-digital converter
JPS59963A (ja) 1982-06-28 1984-01-06 Hitachi Ltd 電荷転送装置
JPS5921059A (ja) * 1982-07-28 1984-02-02 Hitachi Ltd 電荷転送回路
EP0139196B1 (en) * 1983-09-07 1989-12-06 Hitachi, Ltd. Semiconductor memory having charge transfer device voltage amplifier
FR2566538B1 (fr) * 1984-06-26 1986-11-14 Thomson Csf Comparateur analogique a transfert de charge et dispositifs utilisant un tel comparateur
JPH079981B2 (ja) * 1985-02-05 1995-02-01 ソニー株式会社 電荷転送装置
US4984256A (en) 1987-02-13 1991-01-08 Kabushiki Kaisha Toshiba Charge transfer device with booster circuit
JPH0728029B2 (ja) 1987-05-21 1995-03-29 株式会社東芝 電荷転送素子
NL8701528A (nl) * 1987-06-30 1989-01-16 Philips Nv Halfgeleiderinrichting voozien van een ladingsoverdrachtinrichting.
JP2768736B2 (ja) 1989-05-29 1998-06-25 株式会社東芝 電荷転送装置
FR2657719B1 (fr) * 1990-01-30 1994-08-26 Thomson Composants Militaires Circuit d'echantillonnage de signaux analogiques.
JP2666522B2 (ja) * 1990-05-14 1997-10-22 日本電気株式会社 電荷転送装置
US5149954A (en) * 1991-03-26 1992-09-22 Santa Barbara Research Center Hold capacitor time delay and integration with equilibrating means
US5291083A (en) * 1993-01-12 1994-03-01 Hewlett-Packard Company Bucket brigade analog delay line with voltage limiting feedback
US5349303A (en) * 1993-07-02 1994-09-20 Cirque Corporation Electrical charge transfer apparatus
US5671252A (en) * 1994-09-21 1997-09-23 Analog Devices, Inc. Sampled data read channel utilizing charge-coupled devices
JPH09129864A (ja) * 1995-10-30 1997-05-16 Canon Inc 半導体装置及びそれを用いた半導体回路、相関演算装置、信号処理システム
US5880777A (en) * 1996-04-15 1999-03-09 Massachusetts Institute Of Technology Low-light-level imaging and image processing
US5693968A (en) * 1996-07-10 1997-12-02 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Bi-directional, fast-timing, charge coupled device
US6150851A (en) * 1997-06-06 2000-11-21 Tadahiro Ohmi Charge transfer amplifier circuit, voltage comparator, and sense amplifier
JP3164032B2 (ja) 1997-10-01 2001-05-08 日本電気株式会社 昇圧回路
JP3529022B2 (ja) * 1998-01-30 2004-05-24 シャープ株式会社 電荷転送素子
US6291083B1 (en) * 1999-01-25 2001-09-18 Sanoh Kogyo Kabushiki Kaisha Steel product with plating layers
US6356148B1 (en) * 1999-11-30 2002-03-12 Ami Semiconductor, Inc. Systems and methods for enhancing charge transfer amplifier gain
US6249181B1 (en) * 1999-11-30 2001-06-19 William J. Marble Differential-mode charge transfer amplifier
US6617992B2 (en) * 2001-08-15 2003-09-09 National Semiconductor Corporation Capacitor mismatch independent gain stage for differential pipeline analog to digital converters
US6566943B1 (en) * 2001-12-26 2003-05-20 Ami Semiconductor, Inc. Reference-free charge transfer amplifier
US6753801B2 (en) * 2002-08-23 2004-06-22 Micron Technology, Inc. Fully differential reference driver for pipeline analog to digital converter
US6751141B1 (en) * 2002-11-26 2004-06-15 Intel Corporation Differential charge transfer sense amplifier
DE60312808D1 (de) * 2003-01-24 2007-05-10 St Microelectronics Srl Verfahren zur Korrektion des durch einen Multibit-DA-Wandlers in einem AD-Wandler verursachten Fehlers
EP1542366A1 (en) * 2003-12-12 2005-06-15 Acqiris ADC with digital error correction
US6972707B1 (en) 2004-07-12 2005-12-06 Massachusetts Institute Of Technology Sub-ranging pipelined charge-domain analog-to-digital converter with improved resolution and reduced power consumption

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5339275A (en) * 1970-12-28 1994-08-16 Hyatt Gilbert P Analog memory system
CN1482741A (zh) * 2002-06-18 2004-03-17 模拟设备股份有限公司 高绝缘度的开关电容结构

Also Published As

Publication number Publication date
US7719456B2 (en) 2010-05-18
US20080174466A1 (en) 2008-07-24
CN101622602A (zh) 2010-01-06
EP2106586A4 (en) 2012-02-29
US20090201184A1 (en) 2009-08-13
US7535400B2 (en) 2009-05-19
WO2008091603A1 (en) 2008-07-31
EP2106586A1 (en) 2009-10-07
EP2106586B1 (en) 2014-11-12
KR20090113266A (ko) 2009-10-29
KR101460818B1 (ko) 2014-11-11
KR20090103266A (ko) 2009-10-01

Similar Documents

Publication Publication Date Title
CN101043207B (zh) 差动放大器、数模转换器以及显示装置
US8089388B2 (en) Folding analog-to-digital converter
WO2007072588A1 (ja) 比較器及びａ／ｄ変換器
US20090201051A1 (en) Sample-and-Hold Circuit and Pipeline Ad Converter Using Same
US8330536B1 (en) Differential reference interface with low noise offset cancellation
CN102881251A (zh) 电流驱动电路
CN101888246B (zh) 具有误差校准功能的电荷耦合流水线模数转换器
US7541844B2 (en) Current weighted voltage interpolation buffer
CN101622602B (zh) 用于流水线化电荷畴a/d转换器的模拟纠错
CN101395794A (zh) 对差分对的本征偏移进行补偿的电子电路
CN101674069A (zh) 斜坡产生电路
WO2009096192A1 (ja) バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置
CN104685789B (zh) D/a转换器的控制方法和d/a转换器、a/d转换器的控制方法和a/d转换器
US10868502B2 (en) Switched capacitor circuit to make amount of change in reference voltage even regardless of input level
EP2945163B1 (en) Sampling circuit for sampling signal input and related control method
CN101627480B (zh) 在管线化电荷畴信号处理电路中的共模电荷控制
KR20100002651A (ko) 반도체 메모리 장치의 듀티 싸이클 보정 회로
WO2011104797A1 (ja) Ａ／ｄ変換器
US10026497B2 (en) Charge injection noise reduction in sample-and-hold circuit
GB2443685A (en) Flash ADC structure
CN107437937B (zh) 工作周期产生装置与工作周期产生方法
CN103838281B (zh) 带隙基准电路
GB2298979A (en) Pipeline ADC with scaled elements
CN102394650A (zh) 用于电荷耦合流水线adc的反馈增强型电荷传输电路
TW201322425A (zh) 低電壓能階參考電路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120104

Termination date: 20180123

CF01 Termination of patent right due to non-payment of annual fee