CN102394650A - 用于电荷耦合流水线adc的反馈增强型电荷传输电路 - Google Patents

Abstract

本发明属于集成电路设计技术领域，具体为一种适用于普通CMOS工艺的电荷耦合流水线模数转换器的反馈增强型电荷传输电路，该反馈增强型电荷传输电路包括一个电荷传输MOSFET和一个输出端连接到电荷传输MOSFET栅极的差动差分运算放大器连接构成。其优点是：本发明所提供的反馈增强型电荷传输电路，能够精确控制所传输的电荷量大小，克服了现有电荷传输电路对于PVT波动敏感的问题，可以广泛应用于电荷耦合流水线模数转换器中各级电荷耦合子级流水电路中。

Description

用于电荷耦合流水线ADC的反馈增强型电荷传输电路

技术领域

本发明涉及一种用于电荷耦合流水线模数转换器的反馈增强型电荷传输电路，属于集成电路技术领域。

技术背景

随着数字信号处理技术的不断发展，电子系统的数字化和集成化是必然趋势。然而现实中的信号大都是连续变化的模拟量，需经过模数转换变成数字信号方可输入到数字系统中进行处理和控制，因而模数转换器在未来的数字系统设计中是不可或缺的组成部分。在宽带通信、数字高清电视和雷达等应用领域，系统要求模数转换器同时具有非常高的采样速率和分辨率。这些应用领域的便携式终端产品对于模数转换器的要求不仅要高采样速率和高分辨率，其功耗还应该最小化。

目前，能够同时实现高采样速率和高分辨率的模数转换器结构为流水线结构模数转换器。流水线结构是一种多级的转换结构，每一级使用低精度的基本结构的模数转换器，输入信号经过逐级的处理，最后由每级的结果组合生成高精度的输出。其基本思想就是把总体上要求的转换精度平均分配到每一级，每一级的转换结果合并在一起可以得到最终的转换结果。由于流水线结构模数转换器可以在速度、功耗和芯片面积上实现最好的折中，因此在实现较高精度的模数转换时仍然能保持较高的速度和较低的功耗。

现有比较成熟的实现流水线结构模数转换器的方式是基于开关电容技术的流水线结构。基于该技术的流水线模数转换器中采样保持电路和各个子级电路的工作也都必须使用高增益和宽带宽的运算放大器。模数转换器的速度和处理精度取决于所使用高增益和超宽带宽的运算放大器负反馈的建立速度和精度。因此该类流水线结构模数转换器设计的核心是所使用高增益和超宽带宽的运算放大器的设计。这些高增益和宽带宽运算放大器的使用限制了开关电容流水线模数转换器的速度和精度，成为该类模数转换器性能提高的主要限制瓶颈，并且精度不变的情况下模数转换器功耗水平随速度的提高呈直线上升趋势。要降低基于开关电容电路的流水线模数转换器的功耗水平，最直接的方法就是减少或者消去高增益和超宽带宽的运算放大器的使用。

电荷耦合流水线模数转换器就是一种不使用高增益和超宽带宽的运算放大器的模数转换器，该结构模数转换器具有低功耗特性同时又能实现高速度和高精度。电荷耦合流水线模数转换器采用电荷耦合信号处理技术。电路中，信号以电荷包的形式表示，电荷包的大小代表不同大小的信号量，不同大小的电荷包在不同存储节点间的存储、传输、加/减、比较等处理实现信号处理功能。通过采用周期性的时钟来驱动控制不同大小的电荷包在不同存储节点间的信号处理便可以实现模数转换功能。

在电荷耦合流水线模数转换器中，各级电荷耦合流水线子级电路由本级电荷传输控制开关、多个电荷物理存储节点、多个连接到电荷存储节点的电荷存储元件、多个比较器、多个受比较器输出结果控制的基准电荷选择电路在控制时钟的控制下构成。各级流水线子级电路的工作过程中，电荷的传输、加/减、比较量化等功能均围绕各子级的电荷物理存储节点进行。

由于流水线模数转换器的实现包括了大量的数字电路，而普通CMOS工艺是实现这些大规模数字电路的最佳工艺。要借助数字信号处理技术来实现超高速和超高精度的电荷耦合流水线模数转换器，最核心的一个问题就是电荷包的存储传输、比较量化以及加减运算等关键步骤在现有的普通CMOS工艺条件下能够高效并精确地实现。因此，为借助大规模数字信号处理技术来实现高速度和高精度电荷耦合流水线模数转换器，必须提供一种适用于普通CMOS工艺的高精度电荷传输电路。

对于高效电荷传输技术的实现，现有的技术实现方式典型的有专利：US2007/0279507A1增强型电荷传输电路，其典型电路结构如图1所示。电荷传输MOSFET S的栅极V_G被连接到由MOS管M1、M2和M3构成的运算放大器1的输出端。运算放大器1的输出端运算电荷传输之前，S处于关断状态，待传输电荷被存储在C₁上。图2为该电路的工作电压波形示意图。t0时刻，Ck1发生负阶越变化，Ck1n发生正阶越变化，导致Ni电压V_Ni突变到一个低电位而No的电压V_No突变到一个高电位，运算放大器1将会响应该变化并驱动MOSFET S栅极V_G电压为高电平，使得S开始导通；由于电势差的缘故，Ni上所存储电荷将会以电子形式向No转移，引起V_Ni上升而V_No下降，运算放大器1将同样会响应该变化并驱动MOSFET S栅极V_G电压逐渐降低；t1时刻，当V_Ni上升到电压V_r时，V_G电压逐渐降低到截止电压V_th时，S重新关断，电荷传输过程结束，其中V_r由共源共栅运算放大器的静态工作点确定。

图1所示电路在一个时钟周期内所传输的电荷量Q_T可以用C₁上电荷变化量表示。

Q_T＝C₁*(ΔV_Ck1-ΔV_Ni)

＝C₁*((V_Ck1(t0)-V_Ck1(t1))-(V_Ni(t0)-V_Ni(t1))            (1)

上式中，V_Ck1(t0)、V_Ck1(t1)、V_Ni(t0)均为由基准电压直接控制的固定量；V_Ni(t0)由待传输信号电荷量决定，而V_Ni(t1)在电荷传输结束时逼近到电压V_r。整个电荷传输过程中，V_Ni向V_r逼近的速度和精度直接决定了BCT电路的电荷传输速度和精度。若V_r精确稳定，则传输过程中所传输的电荷量为待传输信号电荷的线性函数。但由于V_r由共源共栅运算放大器的静态工作点确定，V_r对于PVT波动非常敏感。假设由于PVT波动V_r产生了ΔV的变化，对应V_Ni(t1)将会产生ΔV的电压变化量。由(1)式，我们可以看到ΔV会直接在Q_T上产生ΔQ＝ΔV*C₁的误差电荷量。

图3为BCT电路对应的小信号模型。该模型中C_p1为C_p2寄生电容，电荷传输过程中由Ni流向No的电流为I_d1，运放A的增益为A_n。显然有：

$I_{d1}=-\frac{\mathrm{dQ}}{\mathrm{dt}}=k{(V_{\mathrm{gs}}-V_{\mathrm{th}})}^2---\left(2\right)$

其中，

Q为C₁电荷，C_ox为氧化层电容，u为载流子迁移率，W/L为S的宽长比，V_gs为栅源电压，V_th为阈值电压，又

V_gs＝V_G-V_S＝V_G-V_Ni＝A_nV_d-V_Ni＝A_n(V_r-V_Ni)-V_Ni    (3)

其中将(3)式带入(2)式我们得到

$I_{d1}=-\frac{\mathrm{dQ}}{\mathrm{dt}}=k{(A_n(V_r-V_{\mathrm{Ni}})-V_{\mathrm{Ni}}-V_{\mathrm{th}})}^2=k{(A_n{V}_r-(A_n+1)\×V_{\mathrm{Ni}}-V_{\mathrm{th}})}^2---\left(4\right)$

假设由于PVT波动，V_r上产生了ΔV的电压变化量，我们将V′_r＝V_r+ΔV带入(4)式得到

${I^{\′}}_{d1}=-\frac{\mathrm{dQ}}{\mathrm{dt}}=k{(A_n\×(V_r+\mathrm{\ΔV})-(A_n+1)\×V_{\mathrm{Ni}}-V_{\mathrm{th}})}^2---\left(\text{5}\right)$

$=k{(S+A_n\mathrm{\ΔV})}^2$

式中假设S＝A_nV_r-(A_n+1)×V_Ni-V_th。将(5)式减去(4)式，我们得到

              ΔI_d1＝k(2A_nSΔV+A_n ²ΔV²)                    (6)

由(6)我们可以看出由于PVT波动，图1所示电路在电荷传输过程中由ΔV所产生的传输电流误差ΔI_d1为A_n的二次平方关系。为解决BCT中V_r对于PVT敏感问题，本发明采用类似“反馈技术”设计了一种PVT不敏感电荷传输电路。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种用于电荷耦合流水线ADC的反馈增强型电荷传输电路，是一种适用于普通CMOS工艺的高精度电荷传输电路。

按照本发明提供的技术方案，所述用于电荷耦合流水线ADC的反馈增强型电荷传输电路包括：一个电荷传输MOSFET和一个运算放大器；所述运算放大器的第一输入信号端连接到电荷待传输节点Ni，即电荷传输MOSFET的源极；运算放大器的第二输入信号端连接到电荷传输目标节点No，即电荷传输MOSFET的漏极；运算放大器的第三输入信号端和第四输入信号端分别连接到第一基准电压V_r1和第二基准电压V_r2；运算放大器的输出信号端连接到电荷传输MOSFET的栅极；

所述运算放大器将检测电荷待传输节点Ni和电荷传输目标节点No电压差ΔV＝V_No-V_Ni的变化量，并在电荷传输结束时将ΔV逼近到基准电压V_r＝V_r2-V_r1；电荷传输过程中，ΔV和V_r的电压差异V_d＝ΔV-V_r将会被运算放大器放大并反馈到电荷传输MOSFET的栅极；电荷传输开始后，运算放大器将V_d进行放大并驱动电荷传输MOSFET的栅极到高电位，使得电荷传输MOSFET开始导通，引起V_Ni上升而V_No下降，ΔV逐渐降低；当ΔV逼近到电荷传输MOSFET的截止电压V_r时，电荷传输MOSFET重新关断，电荷传输过程结束。

所述运算放大器是一个时钟控制的运算放大器电路，在时钟复位状态下运算放大器关闭以减少功耗；在时钟正常工作状态下运算放大器正常工作。

所述时钟控制的运算放大器电路包括11个MOS管，分别为：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管；连接关系为：第一NMOS管的栅极连接到运算放大器的第一输入信号端，第一NMOS管漏极连接到第六PMOS管的漏极和栅极，第一NMOS管源极连接到第十NMOS管的漏极；第二NMOS管的栅极连接到运算放大器的第二输入信号端，第二NMOS管漏极连接到第五PMOS管的漏极，第二NMOS管源极连接到第十NMOS管的漏极；第三NMOS管的栅极连接到运算放大器的第三输入信号端，第三NMOS管漏极连接到第六PMOS管的漏极和栅极，第三NMOS管源极连接到第九NMOS管的漏极；第四NMOS管的栅极连接到运算放大器的第四输入信号端，第四NMOS管漏极连接到第五PMOS管的漏极，第四NMOS管源极连接到第九NMOS管的漏极；第九NMOS管的漏极连接到第三和第四NMOS管的源极，第九NMOS管栅极连接到偏置电压，第九NMOS管源极连接到地；第十NMOS管的漏极连接到第一和第二NMOS管的源极，第十NMOS管栅极连接到偏置电压，第十NMOS管源极连接到地；第五PMOS管的栅极连接到第六PMOS管的栅极，第五PMOS管漏极连接到第二和第四NMOS管的漏极，第五PMOS管源极连接到第七PMOS管的漏极；第六PMOS管的栅极和漏极连接到第五PMOS管的栅极，同时连接到第一和第三NMOS管的漏极，第六PMOS管源极连接到第八PMOS管的漏极；第七PMOS管的漏极连接到第五PMOS管的源极，第七PMOS管栅极连接到时钟信号，第七PMOS管源极连接到电源；第八PMOS管的漏极连接到第六PMOS管的源极，第八PMOS管栅极连接到时钟信号，第八PMOS管源极连接到电源；第十一NMOS管的栅极连接到时钟信号，第十一NMOS管源极连接到地，第十一NMOS管漏极连接到第五PMOS管的漏极；第五PMOS管的漏极连接到运算放大器的输出信号端。

本发明的优点是：本发明所提供的适用于普通CMOS工艺的高精度电荷传输电路，能够精确控制所传输的电荷量大小，克服了现有电荷传输电路对于PVT波动敏感的问题，可以广泛应用于电荷耦合流水线模数转换器中各级电荷耦合子级流水电路中。

附图说明

图1为现有增强型电荷传输电路原理图；

图2为现有增强型电荷传输电路工作电压波形示意图；

图3为现有增强型电荷传输电路小信号电路图；

图4为本发明反馈增强型电荷传输电路结构原理图；

图5为本发明反馈增强型电荷传输电路工作电压波形示意图；

图6为本发明反馈增强型电荷传输电路小信号电路图；

图7为本发明反馈增强型电荷传输电路的一种实际实现电路图；

图8为本发明反馈增强型电荷传输电路瞬态仿真波形图；

图9为本发明反馈增强型电荷传输电路在电荷耦合流水线模数转换器中的应用。

具体实施方式

下面结合附图和实例对本发明进行进一步详细的说明。

为解决BCT中V_r对于PVT敏感问题，本发明采用类似“反馈技术”设计了一种反馈增强型电荷传输电路(FBCT)如图4所示。图1中的共源共栅运算放大器1由差动差分运算放大器(DDA)A代替，运算放大器A将不仅检测Ni电压变化量同时还检测电荷输出点No的变化，并且V_r由差分基准电压V_r1和V_r2代替。所述反馈增强型电荷传输电路包括一个电荷传输MOSFET S和一个差动差分运算放大器A。电路对应连接关系为：运算放大器A的第一输入信号端连接到电荷待传输节点Ni，即电荷传输MOSFET S的源极；运算放大器A的第二输入信号端连接到电荷传输目标节点No，即电荷传输MOSFET S的漏极；运算放大器A的第三输入信号端和第四输入信号端分别连接到第一基准电压V_r1和第二基准电压V_r2；运算放大器A的输出信号端连接到电荷传输MOSFET S的栅极。电荷待传输节点Ni通过电容接Ck1，电荷传输目标节点No通过电容接Ck1n；Ck1和Ck1n是相位相反的控制时钟。

图5为该电路的工作电压波形示意图。电路工作时运算放大器A将检测Ni和No电压差ΔV＝V_No-V_Ni的变化量，并在电荷传输结束时将ΔV逼近到基准电压V_r＝V_r2-V_r1。电荷传输过程中ΔV和V_r的电压差异V_d＝ΔV-V_r将会被差动差分运算放大器A放大并反馈到电荷传输MOSFET S的栅极(G)。t0时刻，Ck1和Ck1n的阶越变化产生V_d＝ΔV-V_r，运算放大器A将该V_d进行放大并驱动电荷传输MOSFET S的栅极到高电位，使得S开始导通，引起V_Ni上升而V_No下降，ΔV逐渐降低；t1时刻，当ΔV逼近到S的截止电压V_r时，S重新关断，电荷传输过程结束。可以看出，FBCT电荷传输过程通过运算放大器检测两个电荷存储节点之间的电压差变化量ΔV进行，并且在ΔV＝v_r时电荷传输结束。

假设t0至t1区间ΔV的变化量为ΔV_tr，上述过程所传输的电荷量为：

$Q_T=C_1*({\mathrm{\ΔV}}_{\mathrm{Ck}1}-\mathrm{\Δ}{V}_{\mathrm{Ni}})=C_1*(\mathrm{\Δ}{V}_{\mathrm{Ck}1}-\frac{\mathrm{\Δ}{V}_{\mathrm{tr}}*C_2}{C_1+C_2})$

$=C_1*((V_{\mathrm{Ck}1}\left(0\right)-V_{\mathrm{Ck}1}\left(1\right))-(\mathrm{\ΔV}\left(0\right)-\mathrm{\ΔV}\left(1\right))*\frac{C_2}{C_1+C_2})---\left(7\right)$

上式中ΔV(t0)＝V_No(t0)-V_Ni(t0)，ΔV(t1)＝V_r2-V_r1，V_No(t0)为No接收电荷之前的复位基准电压。假设由于PVT波动，V_r1和V_r2分别产生了ΔV₁和ΔV₂的变化，V_r将产生ΔV₂-ΔV₁的变化量。实际电路中由于V_r1、V_r2产生电路以及C₁、C₂的物理位置非常接近，因此PVT波动所引起的ΔV₁≈ΔV₂，这样Vr的PVT敏感性大大降低，FBCT电路PVT抑制能力大幅度提高。

图6为FBCT电路对应的电路模型，栅源电压V_gs变为

V_gs＝A_nV_d-V_Ni＝A_n(ΔV-V_r)-V_Ni＝A_n((V_No-V_Ni)-(V_r1-V_r2))-V_Ni    (8)

将(8)式带入(2)式我们得到

$I_{d2}=-\frac{\mathrm{dQ}}{\mathrm{dt}}=k{(A_n(\mathrm{\ΔV}-V_r)-V_{\mathrm{Ni}}-V_{\mathrm{th}})}^2=k{(A_n{V}_{\mathrm{No}}-A_n{V}_r-(A_n+1)\×V_{\mathrm{Ni}}-V_{\mathrm{th}})}^2---\left(9\right)$

假设T＝A_nV_No-(A_n+1)×V_Ni-V_th，有

$I_{d2}=-\frac{\mathrm{dQ}}{\mathrm{dt}}=k{(T-A_n{V}_r)}^2---\left(10\right)$

假设由于PVT波动，V_r1和V_r2分别产生ΔV₁和ΔV₂的变化，V_r将产生ΔV₂₁＝ΔV₂-ΔV₁的变化量，带入(10)式，有

${I^{\′}}_{d2}=-\frac{\mathrm{dQ}}{\mathrm{dt}}=k{(A_n\×(V_r+\mathrm{\Δ}{V}_{21})+T)}^2---\left(11\right)$

实际电路中，PVT波动所引起的ΔV₁≈ΔV₂，带入(11)式，有

${I^{\′}}_{d2}=-\frac{\mathrm{dQ}}{\mathrm{dt}}=k{(A_n\×(V_r+0)+T)}^2\≈I_{d2}---\left(12\right)$

通过比较公式(12)和公式(6)，我们可以看出在电荷传输过程中PVT波动所引起的电荷传输电流误差由BCT中ΔI_d1的A_n二次平方关系减小为本发明所示FBCT的几乎为0。

图7为本发明FBCT电路的一种具体实现，运算放大器A是一个时钟Ckt控制的DDA电路，Ckt是电荷传输电路控制信号，用于在复位状态下将运算放大器关闭以减少功耗。时钟Ckt控制的DDA电路第一信号输入端连接到电荷待传输节点Ni，即电荷传输MOSFET S的源极；差动差分运算放大器A的第二输入信号端连接到电荷传输目标节点No，即电荷传输MOSFET S的漏极；差动差分运算放大器A的第三输入信号端和第四输入信号端分别连接到第一基准电压V_r1和第一基准电压V_r2；差动差分运算放大器A的输出信号端连接到电荷传输MOSFET S的栅极。

所述时钟Ckt控制的DDA放大器A由11个MOS管构成，分别为：第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第九NMOS管M9、第十NMOS管M10、第十一NMOS管M11、第五PMOS管M5、第六PMOS管M6、第七PMOS管M7、第八PMOS管M8。所述时钟Ckt控制的DDA电路的电路连接关系为：第一NMOS管M1的栅极连接到运算放大器的第一输入信号端，第一NMOS管M1漏极连接到第六PMOS管M6的漏极和栅极，第一NMOS管M1源极连接到第十NMOS管M10的漏极；第二NMOS管M2的栅极连接到运算放大器的第二输入信号端，第二NMOS管M2漏极连接到第五PMOS管M5的漏极，第二NMOS管M2源极连接到第十NMOS管M10的漏极；第三NMOS管M3的栅极连接到运算放大器的第三输入信号端，第三NMOS管M3漏极连接到第六PMOS管M6的漏极和栅极，第三NMOS管M3源极连接到第九NMOS管M9的漏极；第四NMOS管M4的栅极连接到运算放大器的第四输入信号端，第四NMOS管M4漏极连接到第五PMOS管M5的漏极，第四NMOS管M4源极连接到第九NMOS管M9的漏极；第九NMOS管M9的漏极连接到第三和第四NMOS管M4的源极，第九NMOS管M9栅极连接到偏置电压，第九NMOS管M9源极连接到地；第十NMOS管M10的漏极连接到第一和第二NMOS管M2的源极，第十NMOS管M10栅极连接到偏置电压，第十NMOS管M10源极连接到地；第五PMOS管M5的栅极连接到第六PMOS管M6的栅极，第五PMOS管M5漏极连接到第二和第四NMOS管M4的漏极，第五PMOS管M5源极连接到第七PMOS管M7的漏极；第六PMOS管M6的栅极和漏极连接到第五PMOS管M5的栅极，同时连接到第一和第三NMOS管M3的漏极，第六PMOS管M6源极连接到第八PMOS管M8的漏极；第七PMOS管M7的漏极连接到第五PMOS管M5的源极，第七PMOS管M7栅极连接到时钟信号，第七PMOS管M7源极连接到电源；第八PMOS管M8的漏极连接到第六PMOS管M6的源极，第八PMOS管M8栅极连接到时钟信号，第八PMOS管M8源极连接到电源；第十一NMOS管M11的栅极连接到时钟信号，第十一NMOS管M11源极连接到地，第十一NMOS管M11漏极连接到第五PMOS管M5的漏极；第五PMOS管M5的漏极连接到运算放大器的输出信号端。

图8为所设计FBCT电路瞬态仿真电压波形图。t1时刻，当Ckt为低时，运算放大器处于复位状态，M11将V_G复位到GND，关断S；当Ckt为高时，放大器将会检测Ni和No电压差ΔV的变化，并将ΔV与Vr进行比较，由于ΔV＞V_r，V_G将会打开NMOSFET S，Ni和No之间的电荷传输过程开始，随着V_Ni上升和V_No下降，ΔV开始逐渐减小并向V_r逼近；t2时刻，当ΔV＝V_r时，V_G将会关断S，电荷传输工作结束。从图中可以看出ΔV向Vr逼近的时间大概为1.6ns，即该电荷传输电路的工作频率可以达到500MHz以上。

图9为本发明在电荷耦合流水线模数转换器中的应用。图中所示为电荷耦合流水线模数转换器中1.5位/级电荷耦合子级流水线电路具体实现和前后级电荷耦合子级流水线电路的具体连接关系。电荷耦合子级流水线电路由全差分的信号处理通道100p和100n构成，电荷耦合子级流水线电路包括2个本级反馈增强型电荷传输电路101p和101n、2个电荷存储节点104p和104n、2个连接到前级子级电路电荷存储节点的电荷存储电容106p和106n、6个连接到本级1.5位/级子级电路电荷存储节点的电荷存储电容107p、107n、108p、108n、2个比较器，2个受比较器输出结果控制的基准电荷选择电路，2个连接到本级电荷存储节点的下一级子级电路的反馈增强型电荷传输电路102p和102n，2个连接到下一级子级电路电荷存储节点的电荷存储电容(109p和109n)。

图9中电路正常工作时，前级差分电荷包首先通过101p和101n传输并存储在本级电荷存储节点104p和104n，比较器对差分电荷包输入所引起的节点104p和104n之间的电压差变化量与基准信号Vrp和Vrn进行比较，得到本级2位量化输出数字码D1D0；数字输出码D1D0将输出到延时同步寄存器，同时D1D0还将会控制本级的基准信号选择电路101p和103n，使它们分别产生一对互补的基准信号分别控制本级正负端电荷加减电容107p和107n，对由前级传输到本级的差分电荷包进行相应大小的加减处理，得到本级差分余量电荷包；最后，电路完成本级差分余量电荷包由本级向下一级传输，复位信号Vset对本级差分电荷存储节点104p和104n进行复位，完成1.5bit/级电荷耦合流水线子级电路一个完整时钟周期的工作。

Claims (3)

1.用于电荷耦合流水线ADC的反馈增强型电荷传输电路，其特征是：包括一个电荷传输MOSFET和一个运算放大器；所述运算放大器的第一输入信号端连接到电荷待传输节点Ni，即电荷传输MOSFET的源极；运算放大器的第二输入信号端连接到电荷传输目标节点No，即电荷传输MOSFET的漏极；运算放大器的第三输入信号端和第四输入信号端分别连接到第一基准电压V_r1和第二基准电压V_r2；运算放大器的输出信号端连接到电荷传输MOSFET的栅极；

所述运算放大器将检测电荷待传输节点Ni和电荷传输目标节点No电压差ΔV＝V_No-V_Ni的变化量，并在电荷传输结束时将ΔV逼近到基准电压V_r＝V_r2-V_r1；电荷传输过程中，ΔV和V_r的电压差异V_d＝ΔV-V_r将会被运算放大器放大并反馈到电荷传输MOSFET的栅极；电荷传输开始后，运算放大器将V_d进行放大并驱动电荷传输MOSFET的栅极到高电位，使得电荷传输MOSFET开始导通，引起V_Ni上升而V_No下降，ΔV逐渐降低；当ΔV逼近到电荷传输MOSFET的截止电压V_r时，电荷传输MOSFET重新关断，电荷传输过程结束。

2.根据权利要求1所述反馈增强型电荷传输电路，其特征在于，所述运算放大器是一个时钟控制的运算放大器电路，在时钟复位状态下运算放大器关闭以减少功耗；在时钟正常工作状态下运算放大器正常工作。

3.根据权利要求2所述反馈增强型电荷传输电路，其特征在于，所述时钟控制的运算放大器电路包括11个MOS管，分别为：第一NMOS管(M1)、第二NMOS管(M2)、第三NMOS管(M3)、第四NMOS管(M4)、第九NMOS管(M9)、第十NMOS管(M10)、第十一NMOS管(M11)、第五PMOS管(M5)、第六PMOS管(M6)、第七PMOS管(M7)、第八PMOS管(M8)；连接关系为：第一NMOS管(M1)的栅极连接到运算放大器的第一输入信号端，第一NMOS管(M1)漏极连接到第六PMOS管(M6)的漏极和栅极，第一NMOS管(M1)源极连接到第十NMOS管(M10)的漏极；第二NMOS管(M2)的栅极连接到运算放大器的第二输入信号端，第二NMOS管(M2)漏极连接到第五PMOS管(M5)的漏极，第二NMOS管(M2)源极连接到第十NMOS管(M10)的漏极；第三NMOS管(M3)的栅极连接到运算放大器的第三输入信号端，第三NMOS管(M3)漏极连接到第六PMOS管(M6)的漏极和栅极，第三NMOS管(M3)源极连接到第九NMOS管(M9)的漏极；第四NMOS管(M4)的栅极连接到运算放大器的第四输入信号端，第四NMOS管(M4)漏极连接到第五PMOS管(M5)的漏极，第四NMOS管(M4)源极连接到第九NMOS管(M9)的漏极；第九NMOS管(M9)的漏极连接到第三和第四NMOS管(M4)的源极，第九NMOS管(M9)栅极连接到偏置电压，第九NMOS管(M9)源极连接到地；第十NMOS管(M10)的漏极连接到第一和第二NMOS管(M2)的源极，第十NMOS管(M10)栅极连接到偏置电压，第十NMOS管(M10)源极连接到地；第五PMOS管(M5)的栅极连接到第六PMOS管(M6)的栅极，第五PMOS管(M5)漏极连接到第二和第四NMOS管(M4)的漏极，第五PMOS管(M5)源极连接到第七PMOS管(M7)的漏极；第六PMOS管(M6)的栅极和漏极连接到第五PMOS管(M5)的栅极，同时连接到第一和第三NMOS管(M3)的漏极，第六PMOS管(M6)源极连接到第八PMOS管(M8)的漏极；第七PMOS管(M7)的漏极连接到第五PMOS管(M5)的源极，第七PMOS管(M7)栅极连接到时钟信号，第七PMOS管(M7)源极连接到电源；第八PMOS管(M8)的漏极连接到第六PMOS管(M6)的源极，第八PMOS管(M8)栅极连接到时钟信号，第八PMOS管(M8)源极连接到电源；第十一NMOS管(M11)的栅极连接到时钟信号，第十一NMOS管(M11)源极连接到地，第十一NMOS管(M11)漏极连接到第五PMOS管(M5)的漏极；第五PMOS管(M5)的漏极连接到运算放大器的输出信号端。

Images