CN101606232A - 脉冲超高纵横比电介质蚀刻 - Google Patents

脉冲超高纵横比电介质蚀刻 Download PDF

Info

Publication number
CN101606232A
CN101606232A CNA2008800041803A CN200880004180A CN101606232A CN 101606232 A CN101606232 A CN 101606232A CN A2008800041803 A CNA2008800041803 A CN A2008800041803A CN 200880004180 A CN200880004180 A CN 200880004180A CN 101606232 A CN101606232 A CN 101606232A
Authority
CN
China
Prior art keywords
gas
source
etching
selective etch
described method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008800041803A
Other languages
English (en)
Other versions
CN101606232B (zh
Inventor
池贞浩
埃里克·A·埃德尔伯格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pan Lin Semiconductor Equipment Technology (shanghai) Co Ltd
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN101606232A publication Critical patent/CN101606232A/zh
Application granted granted Critical
Publication of CN101606232B publication Critical patent/CN101606232B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种在蚀刻室中穿过碳基掩模选择性蚀刻超高纵横比特征介电层的方法。提供蚀刻气体流(包括含氟碳化合物分子和含氧分子)至该蚀刻室。提供脉冲偏置RF信号。提供激励RF信号以将该蚀刻气体转换为等离子。

Description

脉冲超高纵横比电介质蚀刻
背景技术
[0001]本发明涉及半导体器件的制造。更具体地，本发明涉及使用超高纵横比特征的半导体器件的制造。
[0002]等离子蚀刻工艺通常用于半导体器件的制造。通常，光刻胶材料在待蚀刻晶片的表面上形成特征图案，然后通过将该晶片暴露于特定类型的蚀刻气体而将特征蚀刻进该晶片。在等离子蚀刻中所面临的一个挑战是需要不断增加纵横比以满足设计要求，尤其是对于超高密度结构。当在半导体晶片上蚀刻特征时，所蚀刻的特征的纵横比定义为特征的深度与特征的关键尺寸(CD)的比。由于将更多的特征封装在单片晶片上以产生更高密度的结构，所以每个单独特征的CD必须减小，同时特征的深度保持不变。因此，每个单独特征的纵横比随着器件特征缩减而增加。
[0003]所发现的一个困难是在蚀刻期间改变椭圆率(ellipseratio)。
发明内容
[0004]为了实现前述和按照本发明的目的，提供一种在蚀刻室中穿过碳基掩模选择性蚀刻超高纵横比特征介电层的方法。提供蚀刻气体流(包括含氟碳化合物分子和含氧分子)至该蚀刻室。提供脉冲偏置RF信号。提供激励RF信号以将该蚀刻气体转换为等离子。
[0005]本发明的另一方面，提供一种在蚀刻室中穿过碳基掩模选择性蚀刻超高纵横比特征介电层的方法。提供蚀刻气体流(包括含氟碳化合物分子和含氧分子)至该蚀刻室。提供脉冲偏置RF信号。提供激励RF信号以将该蚀刻气体转换为等离子。
[0006]本发明的另一方面，提供一种用于在碳基掩模下方的蚀刻层中蚀刻UHAR特征的设备。等离子处理室，包括形成等离子处理室外壳的室壁，在该等离子处理室外壳内支撑基片的基片支撑件，调节该等离子处理室外壳内压强的压强调节器，至少一个提供功率至该等离子处理室外壳用以维持等离子的电极，RF偏置源，其提供RF频率在1kHz和10MHZ之间的信号，脉冲发生装置，其能够脉冲化该RF偏置源并连接到该RF偏置源，第一RF激励源，其提供RF频率在1MHz和5MHz之间的信号，第二RF激励源，其提供RF频率在10MHz和40MHz之间信号，用以将气体提供进该等离子处理室外壳的气体入口，和用以从该等离子处理室外壳排出气体的气体出口。气源，与该气体入口流动连通，包括氧气源和氟碳聚合物气源。控制器以可控制的方式连接到该气源、该RF偏置源、该第一RF激励源和该第二RF激励源和该至少一个电极，并且包括至少一个处理器和计算机可读介质，包括用以提供相对该碳基掩模选择性蚀刻该介电层的计算机可读代码，其中该第一选择性蚀刻提供氟碳基聚合物净沉积。该用于提供该介电层选择性蚀刻的计算机可读代码包括：用于提供蚀刻气体流至该处理室外壳的计算机可读代码，该蚀刻气体包括来自该氧气源的氧气和来自该氟碳聚合物气源的氟碳聚合物气体；用以激励该RF偏置源的计算机可读代码；用以脉冲化该RF偏置源的计算机可读代码；和用以激发该第一RF激励源和该第二RF激励源以提供能量从而由该蚀刻气体和聚合物形成气体形成等离子的计算机可读代码。
[0007]本发明的这些和其他特征将在下面的具体描述中结合附图更详细地说明。
附图说明
[0008]在附图中本发明作为示例而不是作为限制来描述，其中类似的参考标号指的是相似的元件，以及其中：
[0009]图1是本发明实施例的高层流程图。
[0010]图2是可用来实施本发明的蚀刻反应器的示意图。
[0011]图3A和3B说明其适于实现用于本发明一个或多个实施例的控制器的计算机系统。
[0012]图4A-D是按照本发明实施例蚀刻的层的剖视示意图。
[0013]图5是说明测量扭曲量的示意图。
[0014]图6是椭圆的示意图。
具体实施方式
[0015]现在将根据其如在附图中说明的几个实施方式来具体描述本发明。在下面的描述中，阐述许多具体细节以提供对本发明的彻底理解。然而，对于本领域技术人员，显然，本发明可不利用这些具体细节的一些或者全部而实施。在有的情况下，公知的工艺步骤和/或结构没有说明，以避免不必要的混淆本发明。
[0016]扭曲发生在超高纵横比(UHAR)特征(如孔)的蚀刻过程中。不希望受到下面的限制，以实验的方式推理出扭曲是不对称蚀刻导致的。随着特征纵横比增加，有多种可能的导致不对称蚀刻的机制。一种已经发现的机制是在掩模上沉积净氟碳聚合物的蚀刻过程中，不对称地(不均匀地)沉积氟碳聚合物。
[0017]对于某些UHAR特征，希望有椭圆形截面以允许触点之间更近的间距。这样的椭圆形截面具有长度和宽度，其中该椭圆的直径是该椭圆的长度。椭圆率定义为该长度与该宽度的比。在这种UHAR特征中发现的另一个畸变是该椭圆率有增加的趋势，因为椭圆的长度增加而宽度降低。
[0018]本发明提供一种用于减少UHAR介电蚀刻中扭曲的设备和方法。在半导体器件的制造过程中，往往将特征通过掩模蚀刻进基片上待蚀刻的层中。特征的纵横比是特征开口的深度与宽度比。在说明书和权利要求书中，本发明的特征的超高纵横比(UHAR)定义为深度与宽度比大于25∶1。更优选地，本发明的特征的UHAR定义为至少是30∶1。最优选地，UHAR定义为至少40∶1。另外，优选地，本发明适于将宽度不超过300纳米(nm)的特征蚀刻进介电层。更优选地，本发明适于将宽度不超过200nm的特征蚀刻进该介电层。最优选地，本发明适于将宽度不超过150nm的特征蚀刻进该介电层。
[0019]优选地，本发明适于任何介电蚀刻。更优选地，本发明适于该介电层基于氧化硅或氮化硅的介电蚀刻。换句话说，该介电层主要由氧化硅或氮化硅形成，其中混有较少量的其他类型材料。
[0020]图1是本发明的实施例的高层流程图。相对碳基掩模选择性地蚀刻该介电层，其中氟碳基聚合物净沉积在该碳基掩模(步骤104)上。净沉积意思是沉积的聚合物比去除的多，从而沉积不断生长的氟碳聚合物层。通常，提供蚀刻气体。该蚀刻气体输入为等离子，其提供该选择性蚀刻。当停止该蚀刻工艺时，从该碳基掩模部分或全部选择性地去除该氟碳聚合物(步骤108)。通常，提供修整气体，如含氧或氟灰化气体(flashing gas)，如O2，或CF4。该修整气体然后形成为等离子，其灰化或修整该氟碳聚合物的速度比该碳基掩模更快。停止该氟碳聚合物相对于该碳基掩模的选择性去除。提供该介电层的后续的选择性蚀刻，其中该第二选择性蚀刻提供氟碳基聚合物在该碳掩模上的净沉积(步骤112)。下面描述上述实施例更具体的实现。
[0021]图2是可用于实施本发明的蚀刻反应器的示意图。在本发明的一个或多个实施例中，蚀刻反应器200包括顶部中心电极206、顶部外部电极204、底部中心电极208和底部外部电极210，处于室壁250内。顶部绝缘环207将该顶部中心电极206与该顶部外部电极204绝缘。底部绝缘环212将该底部中心电极208与该底部外部电极210绝缘。还在该蚀刻反应器200内，基片280设在该底部中心电极208的顶部。可选地，该底部中心电极208结合合适的基片卡紧机构(例如，静电、机械夹紧等)用以保持该基片280。
[0022]气源224连接到该蚀刻反应器200，并在该蚀刻工艺期间将该蚀刻气体提供进该蚀刻反应器200。在这个示例中，该气源224包括蚀刻气源260、修整气源264和聚合物气源268，用以在蚀刻过程中提供氟碳聚合物沉积。
[0023]偏置RF源248、第一激励RF源252和第二激励RF源256通过控制器235电连接到该蚀刻反应器200以向该电极204、206、208和210提供电力。该偏置RF源248生成偏置RF功率，并将该偏置RF功率提供至该蚀刻反应器200。优选地，该偏置RF功率的频率在1千赫(kHz)至10兆赫(MHz)之间。更优选地，该偏置RF功率的频率在1MHz至5MHz之间。进一步更优选地，该偏置RF功率的频率为大约2MHz。
[0024]该第一激励RF源252生成源RF功率，并将该源RF功率提供至该蚀刻反应器200。优选地，这个源RF功率的频率大于该偏置RF功率的频率。更优选地，这个源RF功率的频率在10MHz至40MHz之间。最优选地，这个源RF功率的频率为27MHz。
[0025]除了由该第一激励RF源252生成的RF功率，该第二激励RF源256生成另一源RF功率，并将该源RF功率提供至该蚀刻反应器200。优选地，这个源RF功率的频率大于该偏置RF源和该第一激励RF源的频率。更优选地，该第二激励RF源的频率大于或等于40MHz。最优选地，这个源RF功率的频率为60MHz。
[0026]这些不同的RF信号可提供给不同的顶部和底部电极组合。优选地，应当将该RF的最低频率通过该底部电极施加，其上设有蚀刻的材料，在这个示例中是该底部中心电极208。
[0027]该控制器235连接到该气源224、该偏置RF源248、该第一激励RF源252和该第二激励RF源256。该控制器235控制该蚀刻气体流入该蚀刻反应器200，以及由这三个RF源248、252、256生成该RF功率、这些电极204、206、208和210，和该排气泵。
[0028]在这个示例中，提供限制环202以提供对该等离子和气体的限制，该等离子和气体在该限制环之间通过并由该排气泵排出。
[0029]图3A和3B说明可实现用于本发明的一个或多个实施例的控制器235的计算机系统。图3A示出该计算机系统300的一种可能的物理形式。当然，该计算机系统可以具有从集成电路、印刷电路板和小型手持设备到巨型超级计算机的范围内的许多物理形式。计算机系统300包括监视器302、显示器304、机箱306、磁盘驱动器308、键盘310和鼠标312。磁盘314是用来与计算机系统300传入和传出数据的计算机可读介质。
[0030]图3B是计算机系统300的框图的一个例子。连接到系统总线320的是各种各样的子系统。处理器322(也称为中央处理单元，或CPU)连接到存储设备，包括存储器324。存储器324包括随机访问存储器(RAM)和只读存储器(ROM)。如本领域所公知的，ROM用作向CPU单向传输数据和指令，而RAM通常用来以双向的方式传输数据和指令。这两种类型的存储器可包括下面描述的任何合适的计算机可读介质。固定磁盘326也是双向连接到CPU 322；其提供额外的数据存储并且也包括下面描述的任何计算机可读介质。固定磁盘326可用来存储程序、数据等，并且通常是次级存储介质(如硬盘)，其比主存储器慢。可以理解的是保留在固定磁盘326内的信息可以在适当的情况下作为虚拟存储器以标准的方式结合在存储器324中。可移动存储器314可以采用下面描述的任何计算机可读介质的形式。
[0031]CPU 322还连接到各种输入/输出设备，如显示器304、键盘310、鼠标312和扬声器330。通常，输入/输出设备可以是下面的任何一种：视频显示器、轨迹球、鼠标、键盘、麦克风、触摸显示器、转换器读卡器、磁带或纸带阅读器、书写板、触摸笔、语音或手写识别器、生物阅读器或其他计算机。CPU 322可选地可使用网络接口340连接到另一台计算机或者电信网络。利用这样的网络接口，计划在执行上述方法步骤地过程中，CPU可从网络接收信息或者向网络输出信息。此外，本发明的方法实施方式可在CPU 322上单独执行或者可在如Internet的网络上与共享该处理一部分的远程CPU一起执行。
[0032]另外，本发明的实施方式进一步涉及具有计算机可读介质的计算机存储产品，在计算机可读介质上有用于执行各种计算机实现的操作的计算机代码。该介质和计算机代码可以是那些为本发明目的专门设计和构建的，或者它们可以是对于计算机软件领域技术人员来说公知并且可以得到的类型。计算机可读介质的例子包括，但不限于：磁介质，如硬盘、软盘和磁带；光介质，如CD-ROM和全息设备；磁-光介质，如光软盘；以及为了存储和执行程序代码专门配置的硬件设备，如专用集成电路(ASIC)、可编程逻辑器件(PLD)以及ROM和RAM器件。计算机代码的例子包括如由编译器生成的机器代码，以及包含高级代码的文件，该高级代码能够由计算机使用解释器来执行。计算机可读介质还可以是在载波中由计算机数据信号携带的并且表示能够被处理器执行的指令序列的计算机代码。
示例
[0033]在本发明的实施例的具体示例中，提供基片，在其上形成介电层，在该介电层上形成碳基掩模。图4A是该基片404、该介电层408和该碳基掩模412的剖视示意图。尽管在这个示例中，该介电层408示为在该基片404的顶部，该碳掩模412示为在该介电层408上，但是在这些层之间可设有一个或多个层，从而该介电层在该基片404上方但是不与该基片404直接接触，其中该碳基掩模412在该介电层408上方，但是不直接接触该介电层408。在这个示例中，该介电层408是单层单一均匀材料。
[0034]在这个示例中，该基片404是硅晶片，该介电层是单层氧化硅(SiO)或氮化硅(SiN)基材料。在这个示例中，该碳基掩模是无定形碳，但是在别的示例中，该碳基掩模可以是光刻胶聚合物。无定形碳类似于聚合物，只是具有较少的氢和更多的碳，从而它比聚合物更耐蚀刻。在别的实施例中，该掩模可以是光刻胶。
[0035]相对该碳基掩模选择性蚀刻该介电层，同时将净氟碳聚合物层设在该碳基掩模上以提供负担得起的选择比(步骤104)。这种SiO2介电层蚀刻的一个示例，从该蚀刻气源260和聚合物气源268提供200sccm Ar、20sccm C4F8、82sccm C4F6和64sccm O2组成的蚀刻和聚合物气体至该蚀刻室240内部。该偏置RF源提供2MHz的4000瓦特(W)功率。该第一激励RF源提供27MHz的150W功率。该第二激励RF源提供60MHz的500W功率。将该蚀刻和聚合物气体转换为等离子。保持25mTorr的压强。将该蚀刻维持300秒以蚀刻大约1500nm的深度。然后停止该蚀刻。
[0036]图4B是该选择性蚀刻之后的剖视示意图。该选择性蚀刻在该掩模412上提供净氟碳聚合物沉积416，同时部分蚀刻特征420。意外地发现该氟碳聚合物沉积倾向于以这样的方式不对称，即接收到更多沉积的一侧将继续接收更多沉积，因此变得更加不对称。这种不对称沉积是一个扭曲源，因为该蚀刻特征的底部的中间不等距地隔开。为了便于理解，该图4B示出两个特征的底部分开距离X1，以及两个特征底部分开距离X2，X2大于X1。
[0037]选择性地从该掩模去除该氟碳聚合物(步骤108)。这种选择性去除的一个示例，从该修整气源264提供400sccm Ar和10sccmO2组成的灰化或修整气体至该蚀刻室240内部。该偏置RF源提供2MHz的300W功率。该第一激励RF源提供27MHz的100W功率。该第二激励RF源提供60MHz的200W功率。将该修整气体转换为等离子。维持20mTorr的压强。将该去除保持25秒。然后停止该去除工艺。该O2用来灰化该聚合物。Ar会提供以一些轰击，但是大多数去除是由O2完成的。
[0038]图4C是该氟碳聚合物去除(其再次成形该掩模)之后的剖视示意图。该再次成形的掩模更正确地图案化，因为该不对称的氟碳聚合物已经被去除。该工艺还打开该掩模特征以接近他们本来的宽度。
[0039]再次相对于该碳基掩模选择性蚀刻该介电层，同时将净氟碳聚合物层设在该碳基掩模上以提供无穷大的选择比(步骤112)。SiO2介电层蚀刻的一个示例，从该蚀刻气源260和聚合物气源268提供200sccm Ar、20sccm C4F8、82sccm C4F6和64sccm O2组成的蚀刻和聚合物气体提供到该蚀刻室240的内部。该偏置RF源提供2MHz的4000瓦特(W)功率。该第一激励RF源提供27MHz的150W功率。该第二激励RF源提供60MHz的500W功率。将该蚀刻和聚合物气体转换为等离子。维持25mTorr的压强。保持该蚀刻直到完全蚀刻掉该介电层。然后停止该蚀刻。
[0040]图4D是该选择性蚀刻之后的剖视示意图。该选择性蚀刻在该掩模412上提供净氟碳聚合物沉积416，同时部分蚀刻特征420。该氟碳聚合物沉积倾向于以这样的方式不对称，即接收到更多沉积的一侧将继续接受更多沉积。这种不对称沉积是一个扭曲源，因为该蚀刻特征的底部中间不等距隔开。为了便于理解，该图4D示出两个特征的底部分开距离X1，两个特征底部分开距离X2，X2大于X1。
[0041]通过提供从该掩模选择性去除该氟碳聚合物，导致掩模重新成形，减少了扭曲。例如，没有该掩模重新成形的情况下，X1和X2之间的差别会翻番。
[0042]在上面的示例中，对于2.1μ深度蚀刻获得30∶1纵横比。对于3μ深度蚀刻获得40∶1纵横比。
[0043]图5是用于测量扭曲量的示意图。这些椭圆504示意性说明该蚀刻特征的底部。该网格508说明最初的掩模的布局上特征中心的位置，其中每个特征的中心处于一个网格点。如所述，蚀刻特征的底部的椭圆504的中心没有与这些网格点对准。在这个示例中，为了测量扭曲，通过使用该椭圆中心与相关网格点在X方向的距离差的均方根的平均值来确定X方向的扭曲，通过使用该椭圆中心与相关网格点在Y方向的距离差的rms的平均值来确定Y方向的扭曲，以及总的扭曲是该椭圆中心和相关网格点之间的rms距离。
[0044]一种布局提供具有2.40nm的X方向扭曲的特征。发现只使用蚀刻的控制在X方向的扭曲为6.4nm。在上面使用从该掩模选择性去除该氟碳聚合物的示例中，测量到的扭曲为4.03nm。
[0045]该特征是椭圆形的以允许将这些特征在X方向更紧密的布置，如所示。因为这些特征在X方向靠得更近，在X方向的距离更关键，提供X方向上更小的公差。
脉冲示例
[0046]在另一示例中，相对于该碳基掩模选择性蚀刻该介电层，同时将净氟碳聚合物层设在该碳基掩模上以提供无穷大的选择比(步骤104)。SiO2介电层的这种蚀刻的示例，从该蚀刻气源260和聚合物气源268将200sccm Ar、20sccm C4F8、82sccm C4F6和64sccm O2组成的蚀刻和聚合物气体提供至该蚀刻室240的内部。该偏置RF源提供2MHz的4000瓦特(W)功率。该第一激励RF源提供27MHz的150W功率。该第二激励RF源提供60MHz的500W功率。将该蚀刻和聚合物气体转换为等离子。维持25mTorr的压强。维持该蚀刻240秒。然后停止该蚀刻。
[0047]将该氟碳聚合物从该掩模选择性去除(步骤108)。这种选择性去除的一个示例，从该修整气源264将400sccm Ar和10sccmO2组成的灰化或修整气体提供至该蚀刻室240的内部。该偏置RF源提供2MHz的300W功率。该第一激励RF源提供27MHz的100W功率。该第二激励RF源提供60MHz的200W功率。将该修整气体转换为等离子。维持20mTorr的压强。保持该去除25秒。然后停止该去除工艺。
[0048]再次相对该碳基掩模选择性蚀刻该介电层(步骤112)。在这个示例中，脉冲化该偏置RF源。SiO2介电层的这种蚀刻的一个示例中，从该蚀刻气源260和聚合物气源268将200sccm Ar、20sccmC4F8、82sccm C4F6和70sccm O2组成的蚀刻和聚合物气体提供至该蚀刻室240的内部。该偏置RF源提供2MHz的4000瓦特(W)功率，其中偏置信号利用80μs占空比50％脉冲化。该第一激励RF源提供27MHz的150W功率。该第二激励RF源提供60MHz的500W功率。将该蚀刻和聚合物气体转换为等离子。保持25mTorr压强。维持该脉冲蚀刻直到完全蚀刻掉该介电层，在这个示例中是600秒。然后停止该脉冲蚀刻。这个步骤比类似的非脉冲步骤提供更多的氧，因为该脉冲工艺提供更多的聚合并因此需要更多的氧气来减少聚合。
[0049]图6是具有长度y和宽度x的椭圆604的示意图。椭圆率定义为该长度比该宽度，y/x。该布局特征的椭圆率是1.69。在使用非脉冲偏置RF的控制测试中，发现椭圆率为3.11。发现在一般的蚀刻条件下，该特征的截面倾向于长度增加而宽度减小，导致该椭圆率增加。意外地发现，尽管脉冲由于减慢蚀刻工艺而增加蚀刻时间，但是降低了椭圆率。在上面的示例中，发现该椭圆率为1.94。
[0050]在使用该脉冲蚀刻的另一实施例中，如当被蚀刻特征的CD很大时，可能不用关心扭曲。在这种情况下，在蚀刻期间可使用该脉冲偏置，而不用先对该掩模选择性去除该氟碳聚合物的步骤。这种蚀刻可在整个蚀刻工艺过程中使用该脉冲蚀刻。
[0051]优选地，该介电层相对该掩模的选择性蚀刻的选择比大于3∶1。更优选地，该选择比大于5∶1。最优选地，该选择比是无穷大选择比。
[0052]优选地，该氟碳聚合物相对该碳基掩模的选择性去除的选择比是至少2∶1。更优选地，该选择比是至少1.3∶1。最优选地，该选择比是至少1.1∶1。
[0053]该介电层可由许多各种各样的介电材料之一组成，如氮化硅基、氧化硅基、各种有机或无机低-k电介质。
[0054]尽管上面的示例提供了在两个选择性蚀刻之间将该氟碳聚合物从该掩模选择性去除，但是别的示例中，可以提供更多的选择性蚀刻，其间选择性去除该氟碳聚合物。例如，可使用五个选择性蚀刻，需要总共三个选择性去除氟碳聚合物。这种工艺会增加处理时间，但是将进一步降低扭曲。过多的该氟碳聚合物的选择性去除会不希望地去除过多的该碳基掩模。
[0055]该电介质的选择性蚀刻需要提供蚀刻和聚合物气体，其包括氟碳化合物或氢氟碳化合物气体之一。更优选地该蚀刻和聚合物气体包括氟碳化合物气体。更优选地该蚀刻和聚合物气体进一步包括含氧气体，其可以是CO2或O2，优选地是O2。更优选地，该蚀刻和聚合物气体进一步包括轰击气体，如Ar。
[0056]为了增加相对该碳基掩模去除该氟碳聚合物的选择比，更优选的是该碳基掩模为无定形碳掩模。
[0057]尽管本发明依照多个实施方式描述，但是存在落入本发明范围内的改变、置换和各种替代等同物。还应当注意，有许多实现本发明方法和设备的可选方式。所以，其意图是下面所附的权利要求解释为包括所有这样的落入本发明主旨和范围内的改变、置换和各种替代等同物。

Claims (19)

1.一种在蚀刻室中穿过碳基掩模选择性蚀刻超高纵横比特征介电层的方法，包括：
相对该碳基掩模选择性蚀刻该介电层，其中该选择性蚀刻在该碳基掩模上提供氟碳基聚合物净沉积；
停止该选择性蚀刻；以及
后续的相对该碳基掩模选择性蚀刻该介电层，包括：
提供蚀刻气体流至该蚀刻室，该蚀刻气体包括含氟碳化合物分子和含氧分子；
提供脉冲偏置RF信号；以及
提供激励RF信号。
2.根据权利要求1所述的方法，其中相对该碳基掩模选择性蚀刻该介电层，包括：
提供蚀刻气体和氟碳聚合物气体流至该蚀刻室；
提供连续波偏置RF信号；以及
提供激励RF信号。
3.根据权利要求1-2任一项所述的方法，其中该碳基掩模是光刻胶和无定形碳之一。
4.根据权利要求1-2任一项所述的方法，其中该碳基掩模是无定形碳。
5.根据权利要求1-4任一项所述的方法，其中该超高纵横比特征的纵横比至少为30∶1。
6.根据权利要求1-5任一项所述的方法，其中该选择性蚀刻的选择比大于3∶1。
7.根据权利要求1-6任一项所述的方法，其中该后续的选择性蚀刻的选择比大于3∶1。
8.根据权利要求1-7任一项所述的方法，其中该选择性蚀刻的选择比大于5∶1。
9.根据权利要求1-8任一项所述的方法，其中该后续的选择性蚀刻的选择比大于5∶1。
10.根据权利要求1-9任一项所述的方法，其中该选择性蚀刻具有无穷大的选择比。
11.根据权利要求1-10任一项所述的方法，其中该后续的选择性蚀刻具有无穷大的选择比。
12.根据权利要求1-11所述的方法，其中该介电层是基于氧化硅或氮化硅的层。
13.根据权利要求1-12任一项所述的方法，其中该介电层是单一均匀层。
14.一种在蚀刻室中穿过碳基掩模选择性蚀刻超高纵横比特征介电层的方法，包括：
提供蚀刻气体流至该蚀刻室，该蚀刻气体包括含氟碳化合物分子和含氧分子；
提供脉冲偏置RF信号；以及
提供激励RF信号以将该蚀刻气体转换为等离子。
15.根据权利要求14所述的方法，其中该碳基掩模是无定形碳。
16.根据权利要求14-15任一项所述的方法，其中该超高纵横比特征的纵横比至少为30∶1。
17.根据权利要求14-16任一项所述的方法，其中该选择性蚀刻具有无穷大的选择比。
18.根据权利要求14-17任一项所述的方法，其中该介电层是单一均匀的基于氧化硅或氮化硅的层。
19.一种用于在碳基掩模下方的蚀刻层中蚀刻UHAR特征的设备，包括：
等离子处理室，包括：
室壁，形成等离子处理室外壳；
基片支撑件，在该等离子处理室外壳内支撑基片；
压强调节器，调节该等离子处理室外壳内压强；
至少一个电极，用以提供功率至该等离子处理室外壳用以维持等离子；
RF偏置源，提供RF频率在1kHz和10MHZ之间的信号；
脉冲发生装置，其能够脉冲化该RF偏置源并连接到该RF偏置源；
第一RF激励源，其提供RF频率在1MHz和5MHz之间的信号；
第二RF激励源，其提供RF频率在10MHz和40MHz之间信号；
气体入口，用以将气体提供进该等离子处理室外壳；以及
气体出口，用以从该等离子处理室外壳排出气体；
气源，与该气体入口流动连通，包括：
氧气源；以及
氟碳聚合物气源；以及
控制器，以可控制的方式连接到该气源、该RF偏置源、该第一RF激励源和该第二RF激励源和该至少一个电极，包括：
至少一个处理器；以及
计算机可读介质，包括用以提供相对该碳基掩模选择性蚀刻该介电层的计算机可读代码，其中该第一选择性蚀刻提供氟碳基聚合物净沉积，包括：
用于提供蚀刻气体流至该处理室外壳的计算机可读代码，该蚀刻气体包括来自该氧气源的氧气和来自该氟碳聚合物气源的氟碳聚合物气体；
用以激励该RF偏置源的计算机可读代码；
用以脉冲化该RF偏置源的计算机可读代码；以及
用以激发该第一RF激励源和该第二RF激励源以提供能量从而由该蚀刻气体和聚合物形成气体形成等离子的计算机可读代码。
CN2008800041803A 2007-02-05 2008-02-04 脉冲超高纵横比电介质蚀刻 Active CN101606232B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/671,342 2007-02-05
US11/671,342 US7547636B2 (en) 2007-02-05 2007-02-05 Pulsed ultra-high aspect ratio dielectric etch
PCT/US2008/052950 WO2008097925A1 (en) 2007-02-05 2008-02-04 Pulsed ultra-high aspect ratio dielectric etch

Publications (2)

Publication Number Publication Date
CN101606232A true CN101606232A (zh) 2009-12-16
CN101606232B CN101606232B (zh) 2013-01-23

Family

ID=39676541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800041803A Active CN101606232B (zh) 2007-02-05 2008-02-04 脉冲超高纵横比电介质蚀刻

Country Status (6)

Country Link
US (1) US7547636B2 (zh)
JP (2) JP5503976B2 (zh)
KR (1) KR101455883B1 (zh)
CN (1) CN101606232B (zh)
TW (1) TWI440083B (zh)
WO (1) WO2008097925A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800551A (zh) * 2011-05-23 2012-11-28 南亚科技股份有限公司 制备高宽深比结构的等离子蚀刻方法及等离子蚀刻装置
CN103208420A (zh) * 2012-01-17 2013-07-17 朗姆研究公司 具有提高的掩模选择比的蚀刻
CN113035706A (zh) * 2019-12-25 2021-06-25 中微半导体设备(上海)股份有限公司 一种等离子体刻蚀方法和刻蚀装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070218691A1 (en) * 2006-03-17 2007-09-20 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and computer-readable storage medium
US8609546B2 (en) * 2007-11-29 2013-12-17 Lam Research Corporation Pulsed bias plasma process to control microloading
US9059116B2 (en) * 2007-11-29 2015-06-16 Lam Research Corporation Etch with pulsed bias
US20100099266A1 (en) * 2008-09-22 2010-04-22 Applied Materials, Inc. Etch reactor suitable for etching high aspect ratio features
US8383001B2 (en) * 2009-02-20 2013-02-26 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium
US8475673B2 (en) * 2009-04-24 2013-07-02 Lam Research Company Method and apparatus for high aspect ratio dielectric etch
US8394723B2 (en) * 2010-01-07 2013-03-12 Lam Research Corporation Aspect ratio adjustment of mask pattern using trimming to alter geometry of photoresist features
JP2012079792A (ja) * 2010-09-30 2012-04-19 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US20130344702A1 (en) * 2011-03-04 2013-12-26 Tokyo Electron Limited Method of etching silicon nitride films
JP5802454B2 (ja) * 2011-06-30 2015-10-28 株式会社日立ハイテクノロジーズ プラズマ処理方法
US20130119018A1 (en) * 2011-11-15 2013-05-16 Keren Jacobs Kanarik Hybrid pulsing plasma processing systems
US20140051256A1 (en) * 2012-08-15 2014-02-20 Lam Research Corporation Etch with mixed mode pulsing
JP6141855B2 (ja) 2012-09-18 2017-06-07 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6267953B2 (ja) * 2013-12-19 2018-01-24 東京エレクトロン株式会社 半導体装置の製造方法
US9159561B2 (en) * 2013-12-26 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method for overcoming broken line and photoresist scum issues in tri-layer photoresist patterning
JP6315809B2 (ja) * 2014-08-28 2018-04-25 東京エレクトロン株式会社 エッチング方法
CN109690735B (zh) * 2016-09-14 2023-02-21 玛特森技术公司 用于高纵横比结构的剥离方法
US10134600B2 (en) * 2017-02-06 2018-11-20 Lam Research Corporation Dielectric contact etch
JP6840041B2 (ja) * 2017-06-21 2021-03-10 東京エレクトロン株式会社 エッチング方法
JP2019102483A (ja) * 2017-11-28 2019-06-24 東京エレクトロン株式会社 エッチング方法およびエッチング装置
KR20200108361A (ko) * 2018-02-05 2020-09-17 램 리써치 코포레이션 비정질 탄소 층 개방 프로세스
US10504744B1 (en) 2018-07-19 2019-12-10 Lam Research Corporation Three or more states for achieving high aspect ratio dielectric etch
CN114503240A (zh) * 2019-10-01 2022-05-13 朗姆研究公司 用于防止在制造高深宽比特征过程中退化的掩模封装
JP7462444B2 (ja) * 2020-03-19 2024-04-05 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US20210391181A1 (en) * 2020-06-15 2021-12-16 Tokyo Electron Limited Forming a semiconductor device using a protective layer
CN117099189A (zh) * 2021-04-14 2023-11-21 东京毅力科创株式会社 蚀刻方法和等离子体处理装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687543A (en) * 1986-02-21 1987-08-18 Tegal Corporation Selective plasma etching during formation of integrated circuitry
JP3239460B2 (ja) * 1992-09-08 2001-12-17 ソニー株式会社 接続孔の形成方法
US5843847A (en) * 1996-04-29 1998-12-01 Applied Materials, Inc. Method for etching dielectric layers with high selectivity and low microloading
US20010051438A1 (en) * 1997-06-25 2001-12-13 Samsung Electronics Process and apparatus for dry-etching a semiconductor layer
JP3336975B2 (ja) * 1998-03-27 2002-10-21 日本電気株式会社 基板処理方法
US6284149B1 (en) * 1998-09-18 2001-09-04 Applied Materials, Inc. High-density plasma etching of carbon-based low-k materials in a integrated circuit
JP4153606B2 (ja) * 1998-10-22 2008-09-24 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置
JP4408313B2 (ja) * 1999-10-29 2010-02-03 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US6147005A (en) * 1999-07-23 2000-11-14 Worldwide Semiconductor Manufacturing Corp. Method of forming dual damascene structures
US6368974B1 (en) * 1999-08-02 2002-04-09 United Microelectronics Corp. Shrinking equal effect critical dimension of mask by in situ polymer deposition and etching
JP2001332510A (ja) * 2000-05-25 2001-11-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6831018B2 (en) * 2001-08-21 2004-12-14 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
US20030153195A1 (en) * 2002-02-13 2003-08-14 Applied Materials, Inc. Method and apparatus for providing modulated bias power to a plasma etch reactor
US6759340B2 (en) * 2002-05-09 2004-07-06 Padmapani C. Nallan Method of etching a trench in a silicon-on-insulator (SOI) structure
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US20050112891A1 (en) * 2003-10-21 2005-05-26 David Johnson Notch-free etching of high aspect SOI structures using a time division multiplex process and RF bias modulation
KR20070009729A (ko) * 2004-05-11 2007-01-18 어플라이드 머티어리얼스, 인코포레이티드 불화탄소 에칭 화학반응에서 Ｈ2 첨가를 이용한탄소-도핑-Ｓｉ 산화물 에칭
US7344975B2 (en) * 2005-08-26 2008-03-18 Micron Technology, Inc. Method to reduce charge buildup during high aspect ratio contact etch
US7432210B2 (en) * 2005-10-05 2008-10-07 Applied Materials, Inc. Process to open carbon based hardmask
US7531102B2 (en) * 2006-03-31 2009-05-12 Intel Corporation Simultaneous selective polymer deposition and etch pitch doubling for sub 50nm line/space patterning

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800551A (zh) * 2011-05-23 2012-11-28 南亚科技股份有限公司 制备高宽深比结构的等离子蚀刻方法及等离子蚀刻装置
CN102800551B (zh) * 2011-05-23 2015-03-18 南亚科技股份有限公司 制备高宽深比结构的等离子蚀刻方法及堆叠式电容器的制备方法
CN103208420A (zh) * 2012-01-17 2013-07-17 朗姆研究公司 具有提高的掩模选择比的蚀刻
CN103208420B (zh) * 2012-01-17 2016-01-06 朗姆研究公司 具有提高的掩模选择比的蚀刻
CN113035706A (zh) * 2019-12-25 2021-06-25 中微半导体设备(上海)股份有限公司 一种等离子体刻蚀方法和刻蚀装置

Also Published As

Publication number Publication date
JP5503976B2 (ja) 2014-05-28
JP2013239729A (ja) 2013-11-28
CN101606232B (zh) 2013-01-23
US7547636B2 (en) 2009-06-16
KR20090125076A (ko) 2009-12-03
US20080188082A1 (en) 2008-08-07
TWI440083B (zh) 2014-06-01
KR101455883B1 (ko) 2014-11-03
JP2010518605A (ja) 2010-05-27
TW200849377A (en) 2008-12-16
WO2008097925A1 (en) 2008-08-14

Similar Documents

Publication Publication Date Title
CN101606232B (zh) 脉冲超高纵横比电介质蚀刻
KR101433990B1 (ko) 초고 애스펙트비 유전체 식각
CN101675505B (zh) 硬掩模开口以及利用硬掩模开口的蚀刻形貌控制
CN101506939B (zh) 在斜面蚀刻处理期间避免低k损伤
TWI774742B (zh) 矽氮化物之原子層蝕刻
CN101779276B (zh) 掩模修整
US7772122B2 (en) Sidewall forming processes
CN101730930B (zh) 在蚀刻高纵横比结构中降低微负载的方法
CN101971291B (zh) 双掩模自对准双图案化技术(SaDPT)工艺
CN101421830A (zh) 无限选择性的光刻胶掩膜蚀刻
US8470126B2 (en) Wiggling control for pseudo-hardmask
CN101292197A (zh) 具有减小的线条边缘粗糙度的蚀刻特征
CN101779277A (zh) 具有arl蚀刻的掩模修整
CN101371336A (zh) 鳍结构成形
CN101882580A (zh) 具有减少的低k介电损伤的剥除
JP2007503728A (ja) 改良されたバイレイヤフォトレジストパターンを提供する方法
TWI576909B (zh) 絕緣層上矽蝕刻
CN101558479A (zh) 用于氢氟碳蚀刻的粘着层
CN110520964A (zh) 用于半导体处理的基于硅的沉积

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: LAM SEMICONDUCTOR EQUIPMENT TECHNOLOGY ( SHANGHAI

Free format text: FORMER OWNER: LAM RES CORP.

Effective date: 20150115

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20150115

Address after: 201203, Shanghai Zhangjiang hi tech park, No. 177 blue wave road, C District, room 1001

Patentee after: Pan Lin semiconductor equipment technology (Shanghai) Co., Ltd.

Address before: American California

Patentee before: Lam Research Corp.