CN101605114A

CN101605114A - 解调器

Info

Publication number: CN101605114A
Application number: CNA2009100068130A
Authority: CN
Inventors: 岩田繁保; 山本敏文; 峯邑隆司; 梅田俊之
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2008-06-10
Filing date: 2009-02-27
Publication date: 2009-12-16
Anticipated expiration: 2029-02-27
Also published as: US7907006B2; CN101605114B; US20090302935A1; JP4377946B1; JP2009302652A

Abstract

按照一个实施例，用于钟控比较器(12)的阈值调整设备(14)，所述钟控比较器(12)按照时钟(CLK)对输入信号(Vin)和阈值(VREF)进行比较，所述阈值调整设备(14)包括输出检测模块和设置模块，所述输出检测模块被配置为相对于阈值(VREF)检测来自钟控比较器(12)的输出(Vout)，同时改变该阈值(VREF)，所述设置模块被配置为将当所述输出检测模块检测到来自钟控比较器(12)的输出中的变化时的阈值(VREF)设置为调整后的阈值。

Description

解调器

技术领域

本发明的一个实施例涉及幅移键控(ASK)解调器。

背景技术

用于解调ASK已调输入信号的ASK解调器电路一般包括整流器电路和比较器。整流器电路对用天线接收的信号进行整流和检测，并产生解调信号。由比较器将该解调信号和阈值进行比较，将该解调信号放大成逻辑电平，并由此转换成二进制信号。比较器通常具备滞后功能以便抑制因噪声导致的误差。通过该滞后功能，比较器变得抗噪声；但是，难以提高比较器的接收机灵敏度。

一般地，整流器电路的接收机灵敏度较低，因为整流器电路无法对小于二极管阈值(约为0.7V)的输入信号功率进行整流。日本专利申请公开公布No.2006-34085中公开的高增益整流器电路包括NMOS晶体管，通过在栅极和源极之间施加与该NMOS晶体管的阈值电压相对应的电压，使得阈值电压基本上为0V。高增益整流器电路的这种配置甚至能够对有效值等于或小于阈值的微弱AC信号进行整流。也就是说，按照该高增益整流器电路，可以提高接收机灵敏度。

为了提高比较器的接收机灵敏度，需要将阈值设置得较低，同时消除滞后。在这种情况下，需要考虑由于比较器中所含的元件中的变化导致的DC偏移电压。当DC偏移电压主要在正值侧变化时，接收机灵敏度可能降低。当DC偏移电压主要在负值侧变化时，即使输入电压是0V，输出的逻辑电平也可能是“1”(错误操作)。为了防止这种错误，考虑到DC偏移电压的变化，应当将比较器的阈值设置得较高。因此，难以提高比较器的接收机灵敏度。而且，由于元件中的变化，元件的尺寸需要较大以降低DC偏移电压；从而，成本会增加。

按照日本专利申请公开公布No.2006-34085中公开的高增益整流器电路，使用时钟信号将偏置电压供给整流器电路。因此，噪声与时钟信号同步地出现在整流器电路的输出中。为了抑制与时钟信号同步的噪声，整流器电路的时间常数需要较大，因此提高数据速率变得困难。

发明内容

本发明的目的是提供具有高灵敏度的解调器。

按照本发明的一个方面，用于钟控比较器的阈值调整设备包括输出检测模块和设置模块，其中所述钟控比较器按照时钟对输入信号和阈值进行比较，所述输出检测模块被配置成相对于阈值检测来自钟控比较器的输出，同时改变该阈值，所述设置模块被配置成将当所述输出检测模块检测到来自钟控比较器的输出中的变化时的阈值设置为调整后的阈值。

按照本发明的另一个实施例，幅移键控解调器包括整流器电路和钟控比较器，所述整流器电路被配置成在预定定时供给偏置电压并且包括偏置电路、第一MOS晶体管、第二MOS晶体管和耦合电容器，所述偏置电路被配置成输出直流电压，在所述第一MOS晶体管的栅极端和源极端之间施加所述直流电压，在所述第二MOS晶体管的栅极端和源极端之间施加所述直流电压，并且所述第二MOS晶体管的漏极端与第一MOS晶体管的源极端相连接，所述耦合电容器的一端与第一MOS晶体管的源极端相连接，而从其另一端输入交流信号；以及所述钟控比较器被配置成在不同于预定定时的定时对来自所述整流器电路的输出信号和阈值进行比较并且输出二进制信号。

按照本发明的另一个实施例，用于钟控比较器的阈值调整方法，所述钟控比较器按照时钟对输入信号和阈值进行比较，所述阈值调整方法包括相对于钟控比较器的阈值检测来自钟控比较器的输出，同时改变该阈值；以及将当检测到来自钟控比较器的输出中的变化时的阈值设置为调整后的阈值。

按照本发明的另一个实施例，使用整流器电路和钟控比较器的幅移键控解调方法，所述整流器电路包括偏置电路、第一MOS晶体管、第二MOS晶体管以及耦合电容器，所述偏置电路被配置成输出直流电压，在所述第一MOS晶体管的栅极端和源极端之间施加所述直流电压，在所述第二MOS晶体管的栅极端和源极端之间施加所述直流电压，并且所述第二MOS晶体管的漏极端与第一MOS晶体管的源极端相连接，所述耦合电容器的一端与第一MOS晶体管的源极端相连接，而从其另一端输入交流信号，以及所述钟控比较器被配置成对来自所述整流器电路的输出信号和阈值进行比较并且输出二进制信号，所述方法包括在预定定时由整流器电路供给偏置电压；以及使所述钟控比较器在不同于预定定时的定时进行操作。

本发明的其它目的和优点将在下面的说明中阐明，部分地将从所述说明而显而易见，或可以通过本发明的实施而得到。可尤其通过下面所指出的手段和组合而实现并获得本发明的目的和优点。

附图说明

并入在说明书中并构成说明书的一部分的附图示出本发明的实施例，上面给出的一般说明和下面给出的对实施例的详细说明一起用来解释本发明的原理。

图1是示出了按照本发明的第一实施例的ASK解调器电路的配置例子的示例框图；

图2是示出了在图1的ASK解调器电路中使用的整流器电路的配置例子的示例图；

图3是示出了在图2的整流器电路中使用的偏置电路的配置的示例电路图；

图4是示出了ASK解调器电路的时序图例子的示例图；

图5是示意性地示出了阈值调整电路的操作状态转换的示例图；

图6是示出了钟控比较器的电路配置例子的示例图；

图7是示出了按照第一实施例的动态锁存器的电路配置例子的示例图；

图8是示出了钟控比较器的操作例子的示例图；

图9是示出了SR锁存器的真值表的示例图；

图10是示出了消噪电路的操作例子的示例图；

图11是示出了按照本发明的第二实施例的ASK解调器电路的配置例子的示例框图；以及

图12是按照第二实施例的动态锁存器的电路配置例子的示例图。

具体实施方式

下面将参考附图来说明按照本发明的各种实施例。一般地，按照本发明的一个实施例，一种用于钟控比较器的阈值调整设备，所述钟控比较器按照时钟对输入信号和阈值进行比较，所述阈值调整设备包括输出检测模块和设置模块，所述输出检测模块被配置成相对于阈值检测来自所述钟控比较器的输出，同时改变该阈值，所述设置模块被配置成当所述输出检测模块检测到来自所述钟控比较器的输出中的变化时，将该阈值设置为调整后的阈值。

下面，将参考附图解释按照本发明的幅移键控(ASK)解调器的实施例。

第一实施例

图1是示出了按照本发明的第一实施例的幅移键控(ASK)解调器电路的配置例子的示例图。

将来自天线10的信号经由整流器电路11供给钟控比较器12。经由消噪电路16输出来自所述钟控比较器12的输出。与时钟脉冲

同步地供给被设置用于所述整流器电路11的预定偏置电压。从向其供给了时钟信号CLK的脉冲宽度控制电路13输出所述时钟脉冲

还将时钟信号CLK供给钟控比较器12和阈值调整电路14。将来自钟控比较器12的输出Vout输入给阈值调整电路14。阈值调整电路14将阈值调整信号VREF供给钟控比较器12，所述阈值调整信号VREF是n比特数字信号。钟控比较器12的输入端经由开关15与地(或参考电压)相连接。校正信号CAL包括开关15的控制信号。还将校正信号CAL供给阈值调整电路14，由此来控制阈值调整电路14的操作(状态转换)。

天线10接收从外部传送的无线电信号。天线10例如用于与非接触式无线装置的无线通信或者用于接收来自远程控制器的控制信号之类。

整流器电路11把无线电频率转换成直流。整流器电路11对借助于天线10接收的输入信号进行整流和检测，并产生解调信号。为整流器电路11设置预定阈值电压V1(约为0.7V)，并检测是否接收到强度等于或大于阈值电压V1的信号。为了提高灵敏度，按照本实施例的整流器电路11包括其中将偏置电压V2预先施加给整流器电路11中所含的二极管的高增益整流器电路。利用该偏置电压V2，只要使用天线10接收的信号的强度D和该偏置电压V2之和基本上达到晶体管的阈值电压V1，那么即使在所述信号强度D较弱时，也能检测到接收的信号。因此可以实现灵敏度的提高。例如，在V1＝0.7V，V2＝0.6V的情况下，可以检测到等于或大于0.1V的信号。因此，甚至能够检测到使用天线10接收的微弱输入信号。

图2中示出了整流器电路11的示例电路图。整流器电路11甚至能够对有效值等于或小于阈值电压V1的小交流(AC)信号进行整流。为了利用整流器电路11对所述小信号进行整流，与二极管连接的MOS晶体管的源极和栅极之间施加恒定电压。该恒定电压可小于MOS晶体管展现出整流特性所需的阈值电压(例如0.7V)，最好在该阈值电压附近。

关于图2中所示的NMOS晶体管M1，其背栅端与源极端相连接，漏极端与正极端T1相连接。另外，将能够生成预定电压的偏置电路10a连接在其栅极端和源极端之间。通过上述连接，利用在其漏极方向上的p-n结，NMOS晶体管M1充当二极管元件。偏置电路10a将上述预定电压施加在NMOS晶体管M1的栅极端和源极端之间。偏置电路10a能够生成小于NMOS晶体管M1展现整流特性所需的阈值的电压，作为预定电压(下面称为二极管偏置电压)。二极管偏置电压例如在0V-1.0V的范围内变化，最好是在阈值电压附近的值(例如0.6V)。换句话说，用栅极端和源极端之间的二极管偏置电压对NMOS晶体管M1进行偏置，使得能够对有效值小于阈值电压的AC信号进行整流。

在二极管偏置电压例如是0.6V的情况下，上述二极管电路能够对有效值近似为100mV的AC信号进行整流。

类似地，在NMOS晶体管M2中，背栅端与源极端相连接，源极端与负极端T2相连接。另外，在其栅极端和源极端之间连接偏置电路10b。NMOS晶体管M2的功能与NMOS晶体管M1类似。偏置电路10b对NMOS晶体管M2在栅极端和源极端之间施加二极管偏置电压。

NMOS晶体管M1的源极端与NMOS晶体管M2的漏极端互相连接，并且电容器C1的一端与它们之间的连线相连接。电容器C1的另一端与信号输入端TA相连接。该电容器C1充当耦合电容。

在NMOS晶体管M1的漏极端和NMOS晶体管M2的源极端之间连接电容器C2。由NMOS晶体管M1和M2进行了半波整流的信号由电容器C2来平滑。平滑所述信号使得能够从电容器C2的两端之间，即正极端T1和负极端T2之间提供直流(DC)电压。

而且，使NMOS晶体管M1和M2形成三阱结构，并且与衬底隔离。因此，每个源极端都在NMOS晶体管底部与P阱相连接，并且每个漏极端与N阱相连接。另外，通过p-n结，在MOS晶体管内部形成二极管元件。

图3是示出了图2中所示的偏置电路10a和10b的例示配置的示例电路图。图3中所示的偏置电路100与偏置电路10a或10b相对应。NMOS晶体管M10与NMOS晶体管M1或M2相对应。偏置电路100包括两个串联连接的NMOS晶体管M11和M12。NMOS晶体管M11和M12中的每一个都充当传输门并且排放在正极线L1上。类似地，偏置电路100包括两个串联连接的NMOS晶体管M21和M22。NMOS晶体管M21和M22中的每一个都充当传输门并且排放在负极线L2上。NMOS晶体管M11的栅极端和NMOS晶体管M21的栅极端互相连接，NMOS晶体管M12的栅极端和NMOS晶体管M22的栅极端也互相连接。在两条连线，即连接NMOS晶体管M11的漏极端和NMOS晶体管M12的源极端的连线和连接NMOS晶体管M21的漏极端和NMOS晶体管M22的源极端的连线之间连接电容器C11。而且，在NMOS晶体管M12的漏极端和NMOS晶体管M22的漏极端之间连接电容器C12。

例如DC生成电路110以及反相器INV1和INV2之类的外围电路与偏置电路100相连接。DC生成电路110从安装了按照本实施例的整流器电路的设备的主电源生成与上述二极管偏置电压相对应的DC电压。在偏置电路100的正极线L1和负极线L2之间施加由DC生成电路110生成的DC电压。NMOS晶体管M10代表图2中所示的NMOS晶体管M1和M2。该NMOS晶体管M10工作在以GHz来表示的高频率情况下。因此，需要尽可能地减小NMOS晶体管M10的寄生电容。DC生成电路110具有一个用于稳定地生成DC电压的大电容。由于这个原因，所以不是在NMOS晶体管M10的栅极和源极之间直接施加从DC生成电路110提供的二极管偏置电压，而是提供图3中所示的偏置电路100。

反相器INV1的输入端与时钟输入端TC相连接，并且一定频率的时钟脉冲(

)也被输入给该处。例如由将在下面说明的脉冲宽度控制电路13生成该时钟脉冲。反相器INV1的输出端与NMOS晶体管M11和M21的栅极相连接，并且还与反相器INV2的输入端相连接。反相器INV2的输出端与NMOS晶体管M12和M22的栅极相连接。

当来自时钟输入端TC的时钟脉冲输入的逻辑电平是“0”时，来自反相器INV1的输出具有逻辑电平“1”，而来自反相器INV2的输出具有逻辑电平“0”。因此，NMOS晶体管M11和M21导通，利用从DC生成电路110供给的DC电压对电容器C11充电。NMOS晶体管M12和M22截止，从而不对电容器C12施加DC电压。

另一方面，当来自时钟输入端TC的时钟脉冲输入的逻辑电平是“1”时，来自反相器INV1的输出具有逻辑电平“0”，而来自反相器INV2的输出具有逻辑电平“1”。于是，NMOS晶体管M11和M21截止，而NMOS晶体管M12和M22导通。因此，将电容器C11中聚积的电荷供给电容器C12。电容器C12的两端均与偏置电路100的输出端相连接。从而，在二极管接法的NMOS晶体管M10的栅极端和源极端之间施加电容器C12两端间的电压作为二极管偏置电压。

只需电容器C12两端间的电压最终成为NMOS晶体管M10的二级管偏置电压，而从DC生成电路110供给的DC电压不一定必需等于二极管偏置电压。例如，通过利用脉宽调制(PWM)控制来切换NMOS晶体管M11、M12、M21和M22，电容器C12的电压可固定在任意值。在这种情况下，可去除DC生成电路110，而在正极线L1和负极线L2之间可连接主电源。

整流器电路11把检测的解调信号输出给钟控比较器12。为钟控比较器12设置不同于整流器电路11的阈值电压的预定阈值电压。钟控比较器12按照时钟脉冲

，把接收的解调信号Vin变换成具有“1”或“0”电平的二进制信号。当从整流器电路11输出的解调信号Vin的强度等于或大于阈值电压时，钟控比较器12输出“1”，而当解调信号Vin小于阈值电压时，钟控比较器12输出“0”。阈值调整电路14调整钟控比较器12的阈值电压。因此，钟控比较器12对从整流器电路11输出的解调信号和取决于阈值调整信号VREF的阈值电压进行比较，所述阈值调整信号VREF是由阈值调整电路14调整的n比特数字输出。

按照整流器电路11，供给时钟输入端TC的时钟脉冲(

)用于施加偏置电压。脉冲宽度控制电路13输出通把将时钟信号CLK的脉冲宽度调整成为τ而产生的时钟脉冲

。时钟脉冲和时钟信号CLK的上升沿是同步的。因此，如图4中所示，在来自整流器电路11的输出中生成与时钟脉冲

同步的噪声(时钟噪声)。增大来自整流器电路11的输出的时间常数抑制与时钟脉冲

同步的时钟噪声。但是，在这种情况下，难以提高数据速率。

而且，在来自整流器电路11的输出中含有时钟噪声的情况下，当将小于时钟噪声并且近似等于随机噪声的阈值电压V3设置为钟控比较器12的阈值电压时，即使输入信号是0V，钟控比较器12也可能响应于钟控噪声，错误地输出“1”。因此，为了正确地转换来自整流器电路11的输出，可以想到的是设置大于时钟噪声的阈值电压V4。但是，如果把阈值电压设置得较高，会降低接收机灵敏度。

为了防止上述接收机灵敏度的降低，本实施例的钟控比较器12与时钟脉冲CLK的下降沿同步操作，如图4中所示。从而，钟控比较器12的操作相位可从来自整流器电路11的输出中与时钟脉冲

同步生成的时钟噪声的操作相位移动。因此，使阈值电压高于时钟噪声就变得并非必需，从而可在不降低数据速率的情况下提高接收机灵敏度。

钟控比较器12的接收机灵敏度取决于因钟控比较器12的元件中的变化而导致的DC偏移电压而下降。在DC偏移电压主要在负值方向上变化的情况下，即使在输入0V信号时，也可能输出“1”(错误)。因此，可能还需要考虑到DC偏移电压中的变化，把阈值电压设置得较高。但是，增大阈值电压会使得接收机灵敏度降低。而且，为了使因所述元件中的变化导致的DC偏移电压降低，需要加大所述元件的尺寸；但是，加大元件的成本会增长。

阈值调整电路14是用于通过控制钟控比较器12的阈值电压来调整接收机灵敏度的降低、由钟控比较器12的DC偏移电压造成的错误和由于噪声引起的错误的频率的数字电路。

图5是示意地示出了阈值调整电路14的操作状态转换的示例图。在进行阈值电压的调整时，打开开关15以使钟控比较器12的输入电压Vin与地(GND)相连接。

当在初始状态(S0)中输入校正信号CAL＝1时，阈值调整电路14的操作状态变成DC偏移电压调整状态(S1)。

在状态S1中，检测钟控比较器12的DC偏移电压。由于输入电压Vin与地相连接，期望来自钟控比较器12的输出是“0”。但是，DC偏移电压可能是正态分布的；于是，可能会出现输出的不是“0”而是“1”的情况。因此，在状态S1中，将用于把阈值电压设置得高于DC偏移电压的阈值调整信号VREF提供给钟控比较器12。

例如，使用线性搜索来检测钟控比较器12的DC偏移电压，如下所述。当正在从钟控比较器12输出“1”时，增大从阈值调整电路14输出的(并且将要作为阈值电压提供给钟控比较器12的)阈值调整信号VREF。将在来自钟控比较器12的输出从“1”变成“0”时刻的输出VREF确定为调整后的阈值信号。另一方面，当期望来自钟控比较器12的输出是“1”(在输入电压Vin不与地相连接的情况下)，而从钟控比较器12输出“0”时，使来自阈值调制电路14的输出VREF降低。在来自钟控比较器12的输出从“0”变成“1”的时刻，确定输出VREF已经降到阈值电压以下。将在临改变之前输出的VREF的值确定为调整后的阈值电压。但是，可通过使用另外的搜索算法搜索DC偏移电压，来设置调整后的阈值电压。

当将钟控比较器12的阈值电压调整得稍高于DC偏移电压以提高状态S1中的灵敏度时，噪声可能会使得钟控比较器12操作错误。因此，阈值调整电路14的操作状态变成噪声误差调整状态(S2)，设置调整后的阈值电压VREF以便将由于噪声导致的误差(如钟控比较器12错误地输出“1”的情况)的出现频率减少至给定频率R或者更低。可预先任意地定义错误出现频率的公差。

在状态S2中，在例如N个采样上对来自钟控比较器12的输出进行积分(integrate)。在期望来自钟控比较器12的输出是“0”的情况下，当出现错误时，钟控比较器12输出“1”。于是，来自钟控比较器12的输出的积分指示出现错误的次数M。因此，将来自钟控比较器12的输出中错误的出现频率R1表示为R1＝M/N。当错误出现频率R1大于预定出现频率R时，增大从阈值调整电路14输出的阈值调整信号，以便向钟控比较器12供给更大的阈值电压。另一方面，当错误出现频率R1等于或小于预定出现频率R时，保持从阈值调整电路14输出的信号VREF。即，持续增大输出信号VREF，直到错误出现频率R1(＝M/N)变得等于或低于设置的出现频率R，从而向钟控比较器12供给较大的阈值电压。

在完成DC偏移电压调整(状态S1)和噪声误差调整(状态S2)之后，校正信号CAL变成“0”，阈值调整电路14的操作状态变成结果保持状态(S3)。在结果保持状态(S3)中，阈值调整信号VREF是固定的，保持阈值调整电路14为钟控比较器12适当地调整过的阈值电压。钟控比较器12对来自整流器电路11的输出和所保持的调整后的阈值电压进行比较。

尽管在阈值调整电路14处于结果保持状态(S3)时保持调整后的阈值电压，但是阈值电压和DC偏移电压会随着电源电压、温度等等而变化。因此，可能需要根据周围环境的变化，再次调整阈值电压。即，响应于周围环境的变化，输入校正CAL＝1，阈值调整电路14的操作状态从结果保持状态(S3)变成DC偏移电压调整状态(S1)。随后，在DC偏移电压调整状态(S1)中重新进行恰当的阈值电压调整。

在图1中，开关15与整流器电路11的输出相连接。但是，当在来自整流器电路11的输出中包含噪声的状况下进行调整时，开关15可与整流器电路11的输入相连接。而且，当在该输出中包含来自天线10和整流器电路11的噪声的状况下进行调整时，可闭合开关15。

如上所述，阈值调整电路14可调整钟控比较器12的DC偏移电压。因此，可将阈值电压降至时钟噪声以下并且接近于随机噪声的程度(图4中所示的阈值电压V3)，从而可实现具有高灵敏度的稳定的ASK解调器电路。

图6是示出了钟控比较器12的电路配置例子的示例图。钟控比较器12包括动态锁存器20和设置-重设锁存器30(下面称为“SR锁存器”)。动态锁存器20仅在时钟工作时消耗电流。因此，可抑制无线信号在待用期间的功率消耗。

图7是示出了按照本实施例的动态锁存器20的电路配置例子的示例图。在图7中，来自整流器电路11的输出与Vin相连接。

动态锁存器20甚至可以在输入电压为地电平的情况下进行操作。在时钟信号CLK是“1”时，动态锁存器20通过使输出Voutp和Voutn预充电到地(GND)而减少功率消耗。

动态锁存器20包括具有MOS晶体管M1和M2的差分对、具有MOS晶体管M3-M6的锁存器电路以及MOS开关M7-M9。当时钟信号CLK的值是“1”时，MOS开关M7和M8打开，而MOS开关M9闭合。因此，没有电流流动，从而输出Voutp和Voutn被预充电到地。

当时钟信号CLK的值变成“0”时，MOS开关M7和M8闭合，输出Voutp和Voutn和地分离。另外，MOS开关M9打开，从而电流开始流动。

当输入电压Vin大于地电压时，流经包含MOS晶体管M1、M3和M5的左侧通路的电流变成大于流经包含MOS晶体管M2、M4和M6的右侧通路的电流。从而，在Voutp和Voutn之间生成势差。包括MOS晶体管M3-M6的正反馈放大器电路于是放大生成的输出势差，并且把输出Voutp设置为VDD(电源电压)，把输出Voutn设置为地电压。将该状态称为锁存模式。

动态锁存器20以半周期进行比较操作，同时切换预充电和锁存模式，如图8中所示。可以使用NAND型SR锁存器实现SR锁存器30，并且SR锁存器30如图9所示的真值表进行操作。即，在S(＝Voutp)＝0和R(＝Voutn)＝1的情况下输出“0”，在S(＝Voutp)＝1和R(＝Voutn)＝0的情况下输出“1”。

动态锁存器20的DC偏移电压因输出Voutp和Voutn的负载电容CL1和CL2以及各差分对中所含的MOS晶体管M1和M2、MOS晶体管M3和M4、MOS晶体管M5和M6、MOS晶体管M7和M8之间的失配而引起。如图7中所示，通过使负载电容CVER的值可按照n比特阈值调整信号VREF变化，可控制DC偏移电压，并且可任意地设置阈值电压。在图7中，当使可变电容CVER大于负载电容CREF时，阈值电压变大，而当使可变电容CVER小于负载电容CREF时，阈值电压变小。

为了在不把由于噪声导致的错误传递给下一级的情况下提高接收机灵敏度，紧跟在比较器12之后提供的消噪电路16消除噪声。消噪电路16将连续输入N个比特的“0”的情况确定为“0”接收状态，将连续输入N个比特的“1”的情况确定为“1”接收状态。而且，消噪电路16将脉冲宽度等于或小于N-1个比特的信号确定为噪声，并且不把该信号传递给下一级。可任意地设置N值。

图10是示出了在N＝2的情况下，消噪电路16的操作例子的示例图。如图10中所示，将脉冲宽度是1(＝N-1)个比特的脉冲看作噪声，并且该脉冲不被输出和传递给下一级。因此，即使在输入了具有1比特脉冲宽度的“0”时，也会将该信号确定为噪声，而把“1”传递给下一级。相反，当输入了具有1比特脉冲宽度的“1”时，将该信号当作噪声，而把“0”传递给下一级。把脉冲宽度等于或大于2比特的输出信号直接传递给下一级。

如上所述，按照本实施例，钟控比较器12与时钟信号CLK的下降沿同步地进行操作。因此，钟控比较器12的操作相位可不同于与时钟信号CLK的上升沿同步地由整流器电路11生成的时钟噪声的相位。从而，能够消除时钟噪声的影响。

按照本实施例，由阈值调整电路14调整钟控比较器12的阈值电压。阈值电压的调整能够消除由钟控比较器12的DC偏移带来的影响。可预先设置可接受的错误出现频率，并且可调整钟控比较器12的阈值电压以使错误出现频率变得等于或小于所设的可接受频率。

而且，按照本实施例，紧跟在钟控比较器12之后提供的消噪电路16将脉冲宽度窄于预定脉冲宽度的信号确定为噪声。不把确定为噪声的信号发送给下一级。从而，可进一步精确地消除噪声。

期望随着半导体小型化的进步，数字电路的开销会更小。因此，如本实施例中所指示的，阈值电压的数字调整是有优势的。

下面将说明按照本发明的ASK解调器的其它实施例。使用相同的附图标记来指示与第一实施例相同的部分，并且省略对这些部分的详细说明。

第二实施例

下面将解释按照本发明的ASK解调器电路的第二实施例。

图11是示出了按照第二实施例的ASK解调器电路的配置例子的示例框图。

图11中所示的ASK解调器电路包括整流器电路11、钟控比较器12、脉冲宽度控制电路13、阈值调整电路14、开关15以及消噪电路16，类似于图1中所示的ASK解调器电路。按照本实施例的ASK解调器电路还包括数模转换电路(DAC)17。将作为来自阈值调整电路14的数字输出的阈值调整信号VREF经由DAC 17，作为模拟调整电压Vref供给钟控比较器12。

图12是按照第二实施例的动态锁存器20的电路配置例子的示例图。在第一实施例中，根据负载电容CREF和CVER之差来设置阈值电压。但是，在本实施例中，来自DAC 17的模拟调整电压Vref(其基于由阈值调整电路14进行的阈值调整)与动态锁存器20的晶体管M2的栅极相连接。根据所述调整电压Vref调整钟控比较器12的DC偏移。可通过将电容阵列型DAC用作DAC 17来减少无线信号在待用期间的功率消耗。但是，也可将其它类型的DAC用作DAC17。

本领域技术人员容易想到其它优点和修改。因此，本发明在其更广的方面不限于这里所示和所述的具体细节和代表性实施例。所以，可在不脱离所附权利要求及其等同权利要求所限定的一般发明概念的精神或范围的情况下，进行各种修改。

可将这里所述的系统的各个模块实现为软件应用、硬件和/或软件模块、或者一个或多个计算机(例如服务器等)上的组件。尽管单独示例了各个模块，但是它们可共享同一下层逻辑或代码中的一些或全部。

Claims

1、一种用于钟控比较器的阈值调整设备，所述钟控比较器按照时钟对输入信号和阈值进行比较，所述阈值调整设备的特征在于包括：

输出检测模块，所述输出检测模块被配置成相对于阈值检测来自钟控比较器的输出，同时改变该阈值；以及

设置模块，所述设置模块被配置成将当所述输出检测模块检测到来自钟控比较器的输出中的变化时的阈值设置为调整后的阈值。

2、权利要求1的阈值调整设备，其特征在于还包括：

频率检测模块，所述频率检测模块被配置成检测来自钟控比较器的输出中错误出现的频率；以及

阈值控制模块，所述阈值控制模块被配置成当所述错误出现频率大于预定频率时，增大阈值。

3、权利要求2的阈值调整设备，其特征在于所述频率检测模块被配置成对来自钟控比较器的输出的给定数目的样本进行积分，并且根据积分结果检测错误出现的频率。

4、权利要求1的阈值调整设备，其特征在于所述钟控比较器包括动态锁存器和设置-重设锁存器。

5、权利要求4的阈值调整设备，其特征在于所述动态锁存器包括把输入信号和阈值输入到的输入晶体管部分、按照时钟进行操作的正反馈部分和具有固定电容和可变电容的负载电容部分，以及通过改变所述可变电容来控制阈值。

6、权利要求1的阈值调整设备，其特征在于还包括紧接在钟控比较器之后提供的消噪模块，所述消噪模块被配置成消除等于或小于预定脉冲宽度的误差。

7、一种幅移键控解调器，其特征在于包括：

整流器电路，所述整流器电路被配置成在预定定时供给偏置电压并且包括偏置电路、第一MOS晶体管、第二MOS晶体管和耦合电容器，所述偏置电路被配置成输出直流电压，在所述第一MOS晶体管的栅极端和源极端之间施加所述直流电压，在所述第二MOS晶体管的栅极端和源极端之间施加所述直流电压，并且第二MOS晶体管的漏极端与第一MOS晶体管的源极端相连接，所述耦合电容器的一端与第一MOS晶体管的源极端相连接，而从其另一端输入交流信号；以及

钟控比较器，所述钟控比较器被配置成在不同于预定定时的定时对来自所述整流器电路的输出信号和阈值进行比较并且输出二进制信号。

8、权利要求7的幅移键控解调器，其特征在于所述整流器电路与时钟信号的上升沿同步地操作，所述钟控比较器与时钟信号的下降沿同步地操作。

9、权利要求7的幅移键控解调器，其特征在于所述钟控比较器包括动态锁存器和设置-重设锁存器。

10、权利要求9的幅移键控解调器，其特征在于所述动态锁存器包括把输入信号和阈值输入到的输入晶体管部分、按照时钟信号进行操作的正反馈部分和具有固定电容和可变电容的负载电容部分，以及通过改变所述可变电容来控制阈值。

11、权利要求7的幅移键控解调器，其特征在于还包括阈值控制模块，所述阈值控制模块被配置为检测所述钟控比较器的DC偏移电压并且被配置为把所述DC偏移电压设置为所述钟控比较器的阈值。

12、权利要求11的幅移键控解调器，其特征在于还包括模拟转换模块，所述模拟转换模块被配置为对来自所述阈值控制模块的输出进行模拟转换并且向所述钟控比较器提供模拟转换结果。

13、权利要求7的幅移键控解调器，其特征在于把预定偏置电压施加给所述整流器电路。

14、一种用于钟控比较器的阈值调整方法，所述钟控比较器按照时钟对输入信号和阈值进行比较，所述阈值调整方法的特征在于包括下述步骤：

相对于钟控比较器的阈值检测钟控比较器的输出，同时改变该阈值；以及

将当检测到来自钟控比较器的输出中的变化时的阈值设置为调整后的阈值。

15、权利要求14的阈值调整方法，其特征在于还包括下述步骤：

检测来自所述钟控比较器的输出中错误出现的频率；以及

当所述错误出现频率大于预定频率时，增大阈值。

16、一种使用整流器电路和钟控比较器的幅移键控解调方法，所述整流器电路包括偏置电路、第一MOS晶体管、第二MOS晶体管和耦合电容器，所述偏置电路被配置成输出直流电压，在所述第一MOS晶体管的栅极端和源极端之间施加所述直流电压，在所述第二MOS晶体管的栅极端和源极端之间施加所述直流电压，并且所述第二MOS晶体管的漏极端与第一MOS晶体管的源极端相连接，所述耦合电容器的一端与第一MOS晶体管的源极端相连接，而从其另一端输入交流信号，所述钟控比较器被配置成对来自所述整流器电路的输出信号和阈值进行比较并输出二进制信号，所述方法的特征在于包括下述步骤：

在预定定时由所述整流器电路供给偏置电压；以及

使所述钟控比较器在不同于预定定时的定时进行操作。