CN101604615A - 蚀刻超薄膜的方法及蚀刻液 - Google Patents

蚀刻超薄膜的方法及蚀刻液 Download PDF

Info

Publication number
CN101604615A
CN101604615A CNA2008101683518A CN200810168351A CN101604615A CN 101604615 A CN101604615 A CN 101604615A CN A2008101683518 A CNA2008101683518 A CN A2008101683518A CN 200810168351 A CN200810168351 A CN 200810168351A CN 101604615 A CN101604615 A CN 101604615A
Authority
CN
China
Prior art keywords
ultrathin membrane
etching
acid
photosensitive layer
etchant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101683518A
Other languages
English (en)
Other versions
CN101604615B (zh
Inventor
刘家助
陈桂顺
张尚文
叶志扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101604615A publication Critical patent/CN101604615A/zh
Application granted granted Critical
Publication of CN101604615B publication Critical patent/CN101604615B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/02—Etching, surface-brightening or pickling compositions containing an alkali metal hydroxide
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)

Abstract

本发明涉及一种蚀刻超薄膜的方法，其步骤为提供衬底，其上有超薄膜；形成光敏层在超薄膜上；图形化光敏层；依照光敏层的图形蚀刻超薄膜；以及移除图形化的光敏层。蚀刻工艺中利用具有抗扩散性质的蚀刻液，以防止蚀刻液中的蚀刻剂扩散至光敏层下面的区域而蚀刻光敏层下面的部分超薄膜。

Description

蚀刻超薄膜的方法及蚀刻液
技术领域
本发明揭露一种关于半导体的制造方法，且特别是有关于一种在半导体工艺中超薄膜的蚀刻方法。
背景技术
集成电路的形成是利用半导体工艺在半导体衬底上产生一个或多个元件(如电路元件)。自从几十年前发表该种元件之后，因为工艺与材料的改进，使得半导体元件几何尺寸持续降低。例如，现今工艺为利用45纳米或更小的工艺技术生产半导体元件。然而，减少元件几何尺寸时常引出需要克服的新挑战。
因为半导体元件尺寸的缩小，各种厚度小于100埃的超薄膜已经被使用。例如，超薄二氧化硅栅氧化层可被用于半导体元件，如金属氧化物半导体场效应晶体管(metal oxide semiconductor field effect transistors，MOSFETs)与互补型金属氧化物半导体晶体管(complementary metal-oxide-semiconductor，CMOS)元件。然而，目前用于图形化超薄膜的技术并无法满足所有需求层面。特别是如何在不造成位于光刻胶层下面的两侧超薄膜被蚀刻的情形下，控制超薄膜蚀刻的困难度增加。因此，形成在超薄膜上的图形可能改变且扭曲，导致各种问题，如差的元件表现或低产率。
所以，需要存在一种简单且具备成本效率的方法以蚀刻半导体元件中的超薄膜。
发明内容
本发明所要解决的技术问题在于提供一种简单且具备成本效率的超薄膜蚀刻方法及蚀刻液。
为了实现上述目的，本发明一实施例中提出一种超薄膜的蚀刻方法，其步骤为提供衬底，其上具有超薄膜；形成光敏层在超薄膜之上；图形化超薄膜上的光敏层；依照光敏层的图形蚀刻超薄膜；以及移除光敏层。蚀刻工艺中利用具有抗扩散性质的蚀刻液，以防止蚀刻液中的蚀刻剂扩散至光敏层下的区域而蚀刻光敏层下方的部分超薄膜。
为了实现上述目的，本发明另一实施例中提出一种超薄膜的蚀刻方法，其步骤为提供半导体衬底，其上有厚度小于100埃的超薄膜；在超薄膜上形成图形化的光刻胶层，图形化的光刻胶层具有开口以暴露部分的超薄膜；以及利用具有抗扩散剂的化学蚀刻液蚀刻超薄膜暴露的部分，以防止蚀刻液中的蚀刻剂扩散至光刻胶层下方的区域而蚀刻未暴露的超薄膜。
为了实现上述目的，本发明的又一实施例中提出一种蚀刻液，包含化学蚀刻剂，选自无机酸、有机酸、无机碱、有机碱与上述任意组合所组成的族群；以及抗扩散剂。
本发明实施例中提供了简单且具备成本效率的方法来控制各种用于半导体元件中的超薄膜的蚀刻工艺。因此，可改进超薄膜上图形形成的均一性，且增强元件表现与可信度。再者，在此揭露的方法与蚀刻材料可以轻易地插入半导体工艺中，也可应用于以32纳米或更小线宽的图形化技术制造下一代元件。
附图说明
为使本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附附图的详细说明如下：
图1A及图1B是具有超薄膜的衬底进行传统蚀刻工艺的剖面图；
图2是具有超薄膜的衬底进行传统蚀刻工艺的方法流程图；
图3A及图3B是具有超薄膜的衬底以本发明一较佳实施例的方法进行工艺的剖面图；
图3C是具有超薄膜的衬底以本发明另一较佳实施例的方法进行工艺的剖面图。
【主要组件符号说明】
100：衬底                102：超薄膜
104：光刻胶层            106：化学蚀刻液
108：区域            200：方法
202：步骤            204：步骤
206：步骤            208：步骤
300：衬底            302：超薄膜
304：光敏层          306：蚀刻液
310：化学蚀刻剂      314：抗扩散剂
320：区域
具体实施方式
本发明是有关于半导体的制造方法，尤其是一种在半导体工艺中蚀刻超薄膜的方法。然而，提供作为例子的特定的实施例是为了宣扬更宽广的发明概念，且任何熟悉本领域的技术人员可轻易使用本发明至其它方法与元件。此外，在此揭露讨论的方法及元件中会包含一些传统结构与/或工艺。由于这些结构与工艺在此技术范畴中已是已知，将仅概略在此讨论。
再者，为了便利及方便举例，参考数字会重复出现在整篇说明书的图示中，但该种重复并不暗示任何所需的特征或步骤组合。此外，在下所述的第一特征的形成可为横跨、紧邻或连接于第二特征，或可形成在第二特征的上方或旁边，即第一与第二特征为直接接触的实施例；也可能第一及第二特征为非直接接触，即具有额外特征形成在第一及第二特征间的实施例。同样地，形成特征在衬底上的实施例可为形成特征在衬底表面之上，直接在衬底表面上，与/或延伸至衬底表面下(例如切割)的实施例，例如蚀刻衬底。
请参照图1A及图1B，示出了具有超薄膜102的衬底100进行传统蚀刻工艺的剖面图。在图1A中，衬底100可为半导体衬底，例如单晶硅衬底。衬底100上可形成一层或多层材料层，例如掺杂材料层、绝缘材料层、外延(epitaxial)材料层、包含多晶硅(polysilicon)材料层的传导材料层、介电材料层、与/或其它适用于半导体的材料层。
超薄膜102可用多种目前已知的技术形成在衬底100上。超薄膜102厚度小于100埃。超薄膜102可为介电材料或导电材料。光刻胶层104可形成在超薄膜102上，且可利用光刻技术或其它已知适用的工艺来图形化光刻胶层。在图1B中，利用光刻胶层104的图形蚀刻超薄膜102。蚀刻工艺可为利用化学蚀刻液106的湿法蚀刻工艺，而化学蚀刻液中的蚀刻剂的选择，例如酸或碱，是由被蚀刻的材料类型及其它因素而定，如蚀刻选择性和蚀刻速率。然而，化学蚀刻液106中的蚀刻剂小分子因毛细作用可能腐蚀位于光刻胶层104下方的超薄膜102。换句话说，化学蚀刻液106中的蚀刻剂小分子可能会流向并扩散到位于光刻胶层下的区域108，并蚀刻两侧超薄膜102的一部分。因此使得蚀刻速率很难被控制，导致超薄膜102的图形可能会被扭曲而引起各种问题，如不良的元件表现。当使用小于32纳米的技术来图形化结构特征时，上述的无法控制的横向蚀刻可能会被持续放大。
参照图2，是超薄膜的蚀刻方法200的流程图。请同时参照图3A与图3B。蚀刻方法200首先开始于步骤202，为提供衬底300，其上具有超薄膜302。在图3A中，衬底300可能为单晶硅结构。在另一实施例中，衬底300可选择性的为其它基本的半导体如锗，或可为合成的半导体如碳化硅、砷化镓、砷化铟或磷化铟。此外，衬底300可能为硅覆盖绝缘层(silicon on insulator(SOI))衬底、高分子覆盖硅层(polymer-on-silicon)衬底、或具有薄绝缘层的“SON”(silicon on nothing)衬底。薄绝缘层为空气与/或其它气体的组成。衬底300可进一步具有一层或多层材料层在其上。材料层可为掺杂材料层、绝缘材料层、晶膜材料层、含有多晶硅材料层的传导材料层、介电材料层、与/或其它适用于半导体的材料层。
超薄膜302可利用各种技术形成在衬底300上。例如，超薄膜302可为氧化硅，由四乙氧基硅烷(TEOS)与臭氧(O3)或硅烷与氧经过低压化学气相沉积(LPCVD)或等离子体增强型化学气相沉积(PECVD)工艺沉积而得。或者，超薄膜302可由物理气相沉积(PVD或溅射沉积)、化学气相沉积(CVD)、常压化学气相沉积(APCVD)、高密度等离子体化学气相沉积(HDCVD)、原子层化学气相沉积(ALCVD)、与/或其它已知工艺形成。更佳为超薄膜302形成的厚度小于100埃。或者，超薄膜302可为其它材料如氮化硅、氮氧化硅、金属氧化物(如氧化锌(ZnO)、氧化镍(NiO))、有机材料、金属(如铝、铬、铜、铁、铅、镍、锡、铂、钛、锌等)、与低介电系数介电质材料(如掺氟硅玻璃(fluorinated silica glass，FSG)、含碳氧化硅(carbon-doped silicon oxide，如Black
Figure A20081016835100071
)。
继续进行蚀刻方法200的步骤204，在超薄膜302上形成图形化的光敏层304。光敏层304可为光刻胶，例如化学增幅型光刻胶(chemicalamplification resist，CAR)。光敏层304可利用旋转涂布工艺、沉积工艺、与/或其它适合的工艺形成。并可利用光刻技术工艺、浸没式光刻技术工艺、或其它光刻技术工艺图形化光敏层304。再利用图形化的光敏层304形成一个或多个特征结构在超薄膜302上，特征结构例如可为栅极、内连线或超薄膜302中的过孔或接触孔。
继续进行蚀刻方法200的步骤206，利用已图形化的光敏层蚀刻超薄膜302。请参照图3B，蚀刻工艺可为利用具有高度蚀刻选择性的化学蚀刻剂310的湿法蚀刻工艺。且利用种种方式来减少化学蚀刻剂310的化学扩散速率。如此一来，化学蚀刻剂310在扩散时可被控制在区域320内，以防止其扩散至光敏层304之下，而蚀刻到位在光敏层下的超薄膜302。因此，可对利用化学蚀刻剂310蚀刻超薄膜的蚀刻工艺与蚀刻速率具有较佳的控制效果。而化学蚀刻剂310可为酸、碱、氧化剂或其组合。
减缓化学蚀刻剂310扩散速率的方法可为增加现有蚀刻液中无机酸或无机碱的立体障碍结构，将其改为具有较大立体障碍的有机酸或有机碱，以减少化学蚀刻剂310的扩散速率。例如，化学蚀刻剂310可为羧酸(R1-COOH)或磺酸(R2-SO3H)，其具有分子结构较大的R1与R2。羧酸如草酸(HOOC-COOH)、月桂酸((CH2)10CH3COOH)、己二酸(HOOC(CH2)4COOH)与苯甲酸(C6H5COOH)。磺酸如甲磺酸(CH3SO3H)与苯磺酸(C6H5SO3H)。同样地，化学蚀刻剂310也可为大分子的有机碱，例如氢氧化四甲铵(tetramethyl ammonium hydroxide；TMAH)。
此外，请参照图3C。依据本发明另一较佳实施例，减缓化学蚀刻剂310的扩散速率也可利用加入抗扩散剂314来增加蚀刻液306的粘度来达成之。所以，可利用抗扩散剂314搭配现有的化学蚀刻剂310，如无机酸、无机碱或氧化剂，亦或是搭配前述具有较大立体结构的有机酸或有机碱，以减缓化学蚀刻剂310的扩散速率。现有无机酸的化学蚀刻剂可为硝酸(HNO3)、硫酸(H2SO4)或盐酸(HCl)等无机酸。现有无机碱的化学蚀刻剂可为氢氧化钠(NaOH)、氢氧化钾(KOH)或氢氧化铵(NH4OH)等无机碱。现有氧化剂的化学蚀刻剂可为过氧化氢(H2O2)。抗扩散剂314可为与水完全互溶的高粘度的甘油(C3H5(OH)3)，或可为在加入水中后形成胶体水溶液的大分子化合物或高分子化合物，如全氟辛烷磺酸(PFOS，C8F17SO3H)或分子量50～1000的聚乙二醇(polyethylene glycol，PEG)。蚀刻液的选择取决于超薄膜302的材料而定，例如当超薄膜302的材料为氮化钛时，其适用的化学蚀刻液可由过氧化氢、氢氧化铵与全氟辛烷磺酸水溶液组成，其中过氧化氢与氢氧化铵的体积比为1∶0.1至1∶50
接下来为进行蚀刻方法200的步骤208，利用已知工艺移除光敏层304，且衬底300可更进一步进行制造成为半导体元件。
上述实施例与其它实施例中提供了简单且具备成本效率的方法来控制各种用于半导体元件中的超薄膜的蚀刻工艺。因此，可改进超薄膜上图形形成的均一性，且增强元件表现与可信度。再者，在此揭露的方法与蚀刻材料可以轻易地插入半导体工艺中，也可应用于以32纳米或更小线宽的图形化技术制造下一代元件。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (15)

1、一种超薄膜的蚀刻方法，其特征在于，包含：
提供一衬底，其上具有一超薄膜；
形成一光敏层在该超薄膜之上；
图形化该光敏层；
依照该光敏层的图形蚀刻该超薄膜，以图形化该超薄膜，其中蚀刻该超薄膜的方法包含利用具有抗扩散性质的一蚀刻液，以防止该蚀刻液中的蚀刻剂扩散至位于该光敏层下的超薄膜；以及
移除该光敏层。
2、根据权利要求1所述的方法，其特征在于，该蚀刻液中的蚀刻剂为具有立体障碍的有机酸或有机碱。
3、根据权利要求2所述的方法，其特征在于，该有机酸为羧酸或磺酸。
4、根据权利要求2所述的方法，其特征在于，该有机碱包含氢氧化四甲铵。
5、根据权利要求1所述的方法，其特征在于，该蚀刻液包含一抗扩散剂。
6、根据权利要求5所述的方法，其特征在于，该抗扩散剂为甘油或大分子化合物或高分子化合物。
7、一种超薄膜的蚀刻方法，其特征在于，包含：
提供一半导体衬底，其上有厚度小于100埃的一超薄膜；
形成图形化的一光刻胶层在该超薄膜上，该图形化的光刻胶层有一开口以暴露该超薄膜的一部分；以及
以一化学蚀刻液蚀刻该超薄膜暴露的部分，其中该化学蚀刻液具有一抗扩散剂以防止该化学蚀刻液中的一蚀刻剂扩散至该光刻胶层下面区域而蚀刻该超薄膜的未暴露部分。
8、根据权利要求7所述的蚀刻方法，其特征在于，该蚀刻剂选自由无机酸、有机酸、无机碱、有机碱与上述任意组合所组成的族群。
9、根据权利要求8所述的蚀刻方法，其特征在于，该无机酸为硝酸、硫酸或盐酸。
10、根据权利要求8所述的蚀刻方法，其特征在于，该有机酸为羧酸或磺酸。
11、根据权利要求8所述的蚀刻方法，其特征在于，该无机碱为氢氧化钠、氢氧化钾或氢氧化铵。
12、根据权利要求8所述的蚀刻方法，其特征在于，该有机碱包含氢氧化四甲铵。
13、根据权利要求7所述的蚀刻方法，其特征在于，该抗扩散剂为甘油或大分子化合物或高分子化合物。
14、一种蚀刻液，其特征在于，用来蚀刻超薄膜，包含：
一化学蚀刻剂，选自由无机酸、有机酸、无机碱、有机碱与上述任意组合所组成的族群；以及
一抗扩散剂。
15、根据权利要求14所述的蚀刻液，其特征在于，该抗扩散剂为甘油或大分子化合物或高分子化合物。
CN2008101683518A 2008-06-11 2008-10-28 蚀刻超薄膜的方法及蚀刻液 Expired - Fee Related CN101604615B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/137,186 2008-06-11
US12/137,186 US8623231B2 (en) 2008-06-11 2008-06-11 Method for etching an ultra thin film

Publications (2)

Publication Number Publication Date
CN101604615A true CN101604615A (zh) 2009-12-16
CN101604615B CN101604615B (zh) 2012-04-04

Family

ID=41415114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101683518A Expired - Fee Related CN101604615B (zh) 2008-06-11 2008-10-28 蚀刻超薄膜的方法及蚀刻液

Country Status (3)

Country Link
US (2) US8623231B2 (zh)
CN (1) CN101604615B (zh)
TW (1) TWI368273B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011154875A1 (en) * 2010-06-09 2011-12-15 Basf Se Aqueous alkaline etching and cleaning composition and method for treating the surface of silicon substrates
CN102455527A (zh) * 2010-10-30 2012-05-16 比亚迪股份有限公司 一种液晶模组回收方法
CN107540232A (zh) * 2016-06-23 2018-01-05 奥特司科技株式会社 玻璃的加工方法
CN111559863A (zh) * 2020-05-12 2020-08-21 江苏华鸥玻璃有限公司 一种耐热耐腐蚀的高硼硅棕色玻璃及其制备方法
CN113735104A (zh) * 2021-10-29 2021-12-03 张家港市东大工业技术研究院 一种石墨烯薄膜刻蚀装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8623231B2 (en) 2008-06-11 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for etching an ultra thin film
CN102796526A (zh) * 2012-08-02 2012-11-28 中国电子科技集团公司第四十六研究所 一种腐蚀磷化铟单晶片的腐蚀液及腐蚀方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4160691A (en) * 1977-12-09 1979-07-10 International Business Machines Corporation Etch process for chromium
US4350564A (en) * 1980-10-27 1982-09-21 General Electric Company Method of etching metallic materials including a major percentage of chromium
US4588474A (en) * 1981-02-03 1986-05-13 Chem-Tronics, Incorporated Chemical milling processes and etchants therefor
US4510018A (en) * 1984-02-21 1985-04-09 The Lea Manufacturing Company Solution and process for treating copper and copper alloys
FR2675947A1 (fr) * 1991-04-23 1992-10-30 France Telecom Procede de passivation locale d'un substrat par une couche de carbone amorphe hydrogene et procede de fabrication de transistors en couches minces sur ce substrat passive.
US5364742A (en) * 1992-09-21 1994-11-15 International Business Machines Corporation Micro-miniature structures and method of fabrication thereof
US6100564A (en) 1998-09-30 2000-08-08 International Business Machines Corporation SOI pass-gate disturb solution
TW463382B (en) * 2000-05-19 2001-11-11 Hannstar Display Corp Manufacturing method of thin film transistor
US6815353B2 (en) * 2002-02-05 2004-11-09 Micrel, Incorporated Multi-layer film stack polish stop
TWI282360B (en) * 2002-06-03 2007-06-11 Hitachi Chemical Co Ltd Polishing composition and polishing method thereof
US7736405B2 (en) * 2003-05-12 2010-06-15 Advanced Technology Materials, Inc. Chemical mechanical polishing compositions for copper and associated materials and method of using same
JP4815222B2 (ja) * 2003-08-27 2011-11-16 株式会社村春製作所 物品収納装置
JP4415653B2 (ja) * 2003-11-19 2010-02-17 セイコーエプソン株式会社 薄膜トランジスタの製造方法
US7008878B2 (en) 2003-12-17 2006-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma treatment and etching process for ultra-thin dielectric films
EP1895577A4 (en) * 2005-06-24 2009-10-28 Mitsubishi Gas Chemical Co CHEMICAL ATTACK COMPOSITION FOR METALLIC MATERIAL AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING THE SAME
KR101240643B1 (ko) * 2005-07-08 2013-03-08 삼성디스플레이 주식회사 포토레지스트 조성물, 상기 포토레지스트 조성물을 이용한 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
KR20070010868A (ko) * 2005-07-20 2007-01-24 삼성전자주식회사 박막트랜지스터 기판의 제조방법
CN100485525C (zh) * 2005-08-08 2009-05-06 西安交通大学 基于湿法刻蚀mems压印模板制造工艺
US8623231B2 (en) 2008-06-11 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for etching an ultra thin film

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103038311B (zh) * 2010-06-09 2015-10-07 巴斯夫欧洲公司 含水碱性蚀刻和清洁组合物以及处理硅基材表面的方法
CN103038311A (zh) * 2010-06-09 2013-04-10 巴斯夫欧洲公司 含水碱性蚀刻和清洁组合物以及处理硅基材表面的方法
KR20130093070A (ko) * 2010-06-09 2013-08-21 바스프 에스이 수성 알칼리 에칭 및 세정 조성물 및 실리콘 기판 표면을 처리하는 방법
US9076920B2 (en) 2010-06-09 2015-07-07 Basf Se Aqueous alkaline etching and cleaning composition and method for treating the surface of silicon substrates
WO2011154875A1 (en) * 2010-06-09 2011-12-15 Basf Se Aqueous alkaline etching and cleaning composition and method for treating the surface of silicon substrates
KR101894603B1 (ko) 2010-06-09 2018-09-03 바스프 에스이 수성 알칼리 에칭 및 세정 조성물 및 실리콘 기판 표면을 처리하는 방법
CN102455527A (zh) * 2010-10-30 2012-05-16 比亚迪股份有限公司 一种液晶模组回收方法
CN102455527B (zh) * 2010-10-30 2015-05-27 比亚迪股份有限公司 一种液晶模组回收方法
CN107540232A (zh) * 2016-06-23 2018-01-05 奥特司科技株式会社 玻璃的加工方法
CN111559863A (zh) * 2020-05-12 2020-08-21 江苏华鸥玻璃有限公司 一种耐热耐腐蚀的高硼硅棕色玻璃及其制备方法
CN111559863B (zh) * 2020-05-12 2022-04-19 江苏华鸥玻璃有限公司 一种耐热耐腐蚀的高硼硅棕色玻璃及其制备方法
CN113735104A (zh) * 2021-10-29 2021-12-03 张家港市东大工业技术研究院 一种石墨烯薄膜刻蚀装置
CN113735104B (zh) * 2021-10-29 2021-12-28 张家港市东大工业技术研究院 一种石墨烯薄膜刻蚀装置

Also Published As

Publication number Publication date
TWI368273B (en) 2012-07-11
US20140106566A1 (en) 2014-04-17
TW200952062A (en) 2009-12-16
US8623231B2 (en) 2014-01-07
US9281205B2 (en) 2016-03-08
CN101604615B (zh) 2012-04-04
US20090311628A1 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
CN101604615B (zh) 蚀刻超薄膜的方法及蚀刻液
JP5278768B2 (ja) 単結晶ケイ素中に直角のアンダーカットを作製する方法
JP2005333143A (ja) 低誘電体スペーサを備えたトランジスタおよびその製造方法
US7772101B2 (en) Phase-change memory device and method for manufacturing the same
CN102270573A (zh) 栅极制造方法
TWI316737B (en) Method for manufacturting gate electrode for use in semiconductor device
CN101197323A (zh) 半导体器件及其制造方法
TW202109619A (zh) 用於形成與圖案化層及/或基板之方法
JPH0529329A (ja) 半導体装置の製造方法
CN102376627A (zh) 接触孔的形成方法
CN100479118C (zh) 光致抗蚀剂的去除方法以及半导体元件的制造方法
JP2002299282A (ja) 半導体装置の製造方法
JP5408132B2 (ja) Ｍｉｓ型電界効果トランジスタの製造方法
CN101393887A (zh) 双镶嵌结构形成方法
US6657281B1 (en) Bipolar transistor with a low K material in emitter base spacer regions
KR100591178B1 (ko) 반도체 소자의 제조 방법
CN102148146B (zh) 栅极结构形成方法
KR100272182B1 (ko) 반도체 소자의 듀얼 게이트 전극 형성을 위한게이트폴리실리콘 식각 방법
TW466645B (en) Process for making ultra-short channel MOSFET with salicide contact
KR100774809B1 (ko) 모스 트랜지스터 제조방법
KR100726144B1 (ko) 게이트 전극 형성 방법
CN113078064A (zh) 半导体器件的形成方法
KR20010058641A (ko) 반도체장치의 모스 트랜지스터 제조방법
KR20090013490A (ko) 반도체 소자의 제조방법
KR19990061081A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120404