JP2005333143A - 低誘電体スペーサを備えたトランジスタおよびその製造方法 - Google Patents

低誘電体スペーサを備えたトランジスタおよびその製造方法 Download PDF

Info

Publication number
JP2005333143A
JP2005333143A JP2005147449A JP2005147449A JP2005333143A JP 2005333143 A JP2005333143 A JP 2005333143A JP 2005147449 A JP2005147449 A JP 2005147449A JP 2005147449 A JP2005147449 A JP 2005147449A JP 2005333143 A JP2005333143 A JP 2005333143A
Authority
JP
Japan
Prior art keywords
spacer
gate
dielectric
dielectric constant
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005147449A
Other languages
English (en)
Inventor
Michael P Belyansky
マイケル・ピー・ベリャンスキー
Joyce C Liu
ジョイス・シー・リウ
Hsing Jen Wann
シン・ジェン・ワン
Stephan Weiss Richard
リチャード・ステファン・ワイズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2005333143A publication Critical patent/JP2005333143A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 半導体デバイスの高速論理ゲートを形成するための向上された技術を提供すること。
【解決手段】 ＦＥＴトランジスタは、ソースとドレーンの間に配置されたゲートと、ゲートの下側に配置されたゲート誘電体層と、ゲートの側部のスペーサと、を有する。ゲート誘電体層は従来の酸化物であり、スペーサは低誘電定数（ｋ）を有する。低誘電定数（ｋ）は３．８５より小さくすることができ、また３．８５（〜酸化物）より大きく７．０（〜窒化物）より小さくすることもできる。スペーサは、ゲート誘電体層に選択的にエッチングできる材料からなることが好ましい。スペーサは多孔性とすることができ、多孔性スペーサの上には薄い層が堆積されて、吸湿を防止する。スペーサは、Ｂｌａｃｋ Ｄｉａｍｏｎｄ、Ｃｏｒａｌ、ＴＥＲＡ、及びＢｌｏｋタイプの材料からなる群から選択された材料からなるものであってもよい。スペーサ材料には、該スペーサを酸素プラズマに曝すことにより、孔を形成することができる。
【選択図】 図２

Description

本発明は半導体デバイス製造に関し、特に誘電体材料に関し、より詳細にはゲート電極用のスペーサに関する。
集積回路（ＩＣ）は、典型的には、多くの相補型金属酸化膜半導体（ＣＭＯＳ）電界効果トランジスタ（ＦＥＴ）を備える。ＦＥＴは、典型的には、ドレイン領域とソース領域との間に配置されたゲート構造体（又は単に「ゲート」）を備える。ドレイン領域及びソース領域は、典型的には、半導体膜即ち基板内に位置する。ゲートは膜又は基板の上面に設けられ、ゲートの下側には、典型的には酸化物であるゲート誘電体層が存在する。ドレイン領域及びソース領域は、Ｐ型のドーパント（例えばホウ素）又はＮ型のドーパント（例えばリン）を多量にドープすることができる。典型的には、スペーサがトランジスタの拡散（ソース／ドレイン）領域の各々との金属接触からゲートを絶縁する。スペーサは、誘電体材料、典型的には酸化物又は窒化物である。
典型的な側壁スペーサは、ゲート構造体へのスペーサ材料のコンフォーマル付着の後、Ｐｏｇｇｅに付与され、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ， Ｉｎｃ．に譲渡された米国特許第４，２５６，５１４号「Ｍｅｔｈｏｄ ｆｏｒ Ｆｏｒｍｉｎｇ ａ Ｎａｒｒｏｗ Ｄｉｍｅｎｓｉｏｎｅｄ Ｒｅｇｉｏｎ ｏｎ ａ Ｂｏｄｙ」に開示されているように、指向性エッチングを用いて形成される。指向性エッチングは、水平方向表面から全てのスペーサ材料を除去するが、ゲート側壁には「スペーサ」を残す。こうしたスペーサは本来的にゲートに対して自己整合される。
二酸化ケイ素（ＳｉＯ２、また単に「酸化物」とも呼ばれる）の誘電定数ｋは、少なくとも３．８５であり、典型的には４．１−４．３又はそれより大きい。窒化ケイ素（Ｓｉ３Ｎ４、また単に「窒化物」と呼ばれ、しばしば「ＳｉＮ」と略される）の誘電定数ｋはほぼ７．０である。自由空間（例えば空気）の誘電定数ｋはほぼ１．０である。定義上、真空の誘電定数ｋは１．０である。多くのスペーサ用途においては、誘電定数が高いにもかかわらず、コンタクト誘電体（例えば二酸化ケイ素）に選択性のある窒化ケイ素が典型的に用いられる。
低ｋ（又は「低いｋ」）誘電体材料が知られており、典型的には、３．８５より小さい誘電定数ｋ、言い換えれば酸化物より小さい誘電定数ｋを持つ材料として定義される。中ｋ誘電体材料もまた知られており、ここでは、７．０より小さい誘電定数ｋ即ち窒化物より小さく酸化物より大きい誘電定数ｋを持つものとして用いられる。低ｋ材料及び中ｋ材料は、ここではまとめて「低誘電定数材料」と呼ばれる。
種々の低ｋ材料及び中ｋ材料が知られている。これらは、その組成、及び、又は、それらが典型的に付着される際の手法によって特徴付けられる。
付着とは、電気的絶縁性（誘電性）材料又は導電性材料のどちらかでできた膜がウェハーの表面に付着されるプロセスである。化学気相成長法（ＣＶＤ）を用い、反応チャンバ内で種々の気体の間に起こる化学反応により誘電体膜及び導電体膜の両方が付着される。プラズマ増強化学気相成長法（ＰＥＣＶＤ）は、誘導結合されたプラズマを用いて、付着プロセスの間に異なるイオン種及び原子種を生成する。ＰＥＣＶＤは、典型的には、対応する熱ＣＶＤプロセスに比べて低い温度での付着をもたらす。フォトレジストのような材料を付着するにはスピン・オン付着法（スピンコート法とも呼ばれる）が用いられる。ウェハーが液状の材料で被覆され、次いで最高６０００ｒｐｍまでの速度で回転されて、その間に液体が遠心力により表面上に均一に分布され、それに続く低温焼結処理が材料を固化する。
低ｋ材料及び中ｋ材料
ここで用いる低ｋ材料とは、誘電定数ｋが３．８５より小さい（酸化物より小さい）材料であり、中ｋ材料とは、誘電定数ｋが７．０（窒化物）より小さく、３．８５より大きい材料である。
スピン・オン低ｋ材料の例には以下を含む。
−Ｄｏｗ Ｃｈｅｍｉｃａｌにより販売されているＢＣＢ（ジビニルシロキサン・ビスベンゾシクロブテン）。
−Ｄｏｗ Ｃｈｅｍｉｃａｌにより販売されている、ＢＣＢに似た、ｋ＝２．６５の有機ポリマーであるＳｉＬＫ（商標）。
−Ｈｏｎｅｙｗｅｌｌにより販売されているｋ＝２．２の無機多孔性ポリマーであるＮＡＮＯＧＬＡＳＳ（商標）。
−カリフォルニア州サニーベール所在のＡｌｌｉｅｄ ＳｉｇｎａｌのＡｄｖａｎｃｅｄ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ（事業部）から入手可能な有機低ｋポリ（アリーレン）エーテルであるＦＬＡＲＥ ２．０（商標）誘電体。
−スピン・オン・ガラス（ＳＯＧ）、フッ素化シリコンガラス（ＦＳＧ）、及び特に当業者によりブラック・ダイヤモンド又はＢＤと呼ばれるメチルドープされた多孔性シリカなどといった無機材料。ＢＤ層の体積の約３６％は、直径約８オングストロームから約２４オングストロームの孔の形態を取る。
−ＪＳＲ ＬＫＤ ５１０９（日本合成ゴムのスピン・オン材料）などの有機ケイ酸材料。
−（フッ素化された又はフッ素化されない）有機ポリマー、無機ポリマー（無孔性）、無機−有機ハイブリッド、又は多孔性材料（キセロゲル又はエアロゲル）。
−パリレン系ポリマー、ポリナフタレン系ポリマー、又はポリテトラフルオロエチレンから選択された材料。
低ｋ化学気相成長法（ＣＶＤ）及びプラズマ増強化学気相成長法（ＰＥＣＶＤ）低ｋ材料の例には、以下を含む。
−有機ケイ酸塩ガラス（ＯＳＧ）であり、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｉｎｃ．により販売されている２．７から３．０までの（例えば２．９の）誘電定数ｋを持ったＳｉ−Ｏ−Ｃ−Ｎ系の材料である、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（商標）。Ｂｌａｃｋ Ｄｉａｍｏｎｄ（商標）は約１２％の炭素及び約９％の窒素で構成される。
−同じく有機ケイ酸塩ガラス（ＯＳＧ）であり、Ｎｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ， Ｉｎｃ．から発売されている２．７から３．０までのｋを持ったＳｉ−Ｏ−Ｃ−Ｈ系の材料であるＣＯＲＡＬ（商標）。ＣＯＲＡＬ（商標）は約３０％の炭素で構成される。
フッ素化ＳｉＯ２ガラス、及びアモルファスＣ：Ｆ。
中ｋＣＶＤ材料の例には、以下を含む。
−３．４のｋ値を持つＦＳＧ（フッ素化シリコンガラス）。組成（Ｓｉ−Ｏ−Ｆ）。
−ＩＢＭによって開発されたｋ＝５のシリコンカーバイド（Ｓｉ−Ｃ−Ｈ）系の材料であるＴＥＲＡ（商標）。
−ＡＭＡＴ Ｃｏｒｐ．によって販売されているｋ＝５のシリコンカーバイド（Ｓｉ−Ｃ−Ｈ）系の材料であるＢｌｏｋ（商標）。
多孔性
誘電体材料内に存在する孔は、誘電定数を下げることができるものとして知られている。低ｋ誘電体材料及び中ｋ誘電体材料は典型的に、プロセス条件に応じて、最初から有孔状態で付着させるか、又は無孔状態で付着させることができる。空気の誘電定数は１に近いことから、多孔性膜は、それが成長させられるベース材料より低い誘電定数を呈する。一般に、高度の多孔性を呈するのはスピン・オン材料（例えばＳｉＬＫ、ＮＡＮＯＧＬＡＳＳ）である。付着方法に起因して、ＰＥＣＶＤ材料は一般にそれほど高度の多孔性を呈さない。結果として、ｋ値＜２．５のＣＶＤ膜を調製することは非常に困難である。
最初から孔を伴って形成することができる誘電体材料の例には以下を含む。
−多孔性であるＳｉＬＫ（商標、ＤＯＷ Ｃｈｅｍｉｃａｌ）などの有機材料。
−ＮＡＮＯＧＬＡＳＳ（商標、Ｈｏｎｅｙｗｅｌｌ）などの無機材料。
−ＪＳＲ ＬＫＤ ５１０９（スピン・オン材料、日本合成ゴム）などの有機ケイ酸塩材料。
こうした材料は、普通（典型的には）０．１ナノメートルから１０ナノメートルまでの範囲にわたる寸法の孔を有する。孔の密度、換言すれば材料の全体積に対して材料のどのくらいが孔であるのかは、典型的には、ほぼ２０％−７５％が孔である。
米国特許第６，３８３，９５１号は、集積回路製造のための低誘電定数の材料を開示している。集積回路における電気的絶縁に適した誘電定数の低い材料を形成するための方法が提供されている。この材料及び製造方法は、集積回路の金属配線の間の層間誘電体としての特定の用途を有する。開示された実施形態においては、メチルシランが過酸化水素と反応して、炭素を組み入れた水酸化ケイ素層を付着する。次いで層は、酸素を含有するプラズマに曝され、摂氏約４５０度又はそれより高い温度でアニールすることで処理される。
米国特許第６，１９４，７４８号（’７４８特許）は、ゲートエッジフリンジ電界効果を抑制したＭＯＳＦＥＴを開示する。このトランジスタは、低ｋ誘電体スペーサ及び高ｋゲート誘電体を含む。高ｋゲート誘電体は、五酸化タンタル又は二酸化チタンとすることができる。プロセスは、Ｐ−チャネル又はＮ−チャネルの金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）にも利用することが可能である。
’７４８特許に示されたように、トランジスタ１２は、単結晶シリコンウェハーなどの半導体基板１４の上に配置される。トランジスタ１２は、ウェハー（シリコンウェハーなど）上に製造された集積回路（ＩＣ）の部分１０の一部である。トランジスタ１２は１００ナノメートル（ｎｍ）より小さい（例えば５０ｎｍ）ゲート長を持つことが好ましい。基板１４は、ガリウム砒素（ＧａＡｓ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）又は他の材料を含む半導体材料のいずれかとすることができる。或いは又、基板１４は、シリコン・オン・インシュレータ基板の一部である薄膜層とすることもできる。（１ミクロン＝１ｅ−６メートル＝１０００ｎｍ＝１００００Å）
トランジスタ１２は、ゲート・スタック即ちゲート構造体１８と、ソース領域２２と、ドレイン領域２４とを含む。ソース領域２２はまたソース延長部２３を含み、ドレイン領域２４はまたドレイン延長部２５を含む。例示の実施形態においては、ソース領域２２は深いコンタクト領域１７を有し、ドレイン領域２４は深いコンタクト領域１９を有し、該深いコンタクト領域は６０ｎｍ−１２０ｎｍの深さである（基板１４の上面３９から下方に６０ｎｍ−１２０ｎｍの深さである）。
トランジスタ１２は、Ｎ−チャネル又はＰ−チャネルの電界効果トランジスタ（ＦＥＴ）とすることができる。トランジスタ１２には二次元チャネル・ドープ技術を加えることができ、ポケット即ちハロ注入領域を含む。領域２２及び２４は、図１に示したように平坦とすることもでき、或いは隆起した即ち高くしたソース領域及びドレイン領域とすることもできる。
トランジスタ１２は、ゲート酸化物即ち誘電体層３４を含むゲート構造体１８、ソース領域２２、及びドレイン領域２４を形成する従来の半導体プロセス技術によって実質的に形成することができる。トランジスタ１２は構造体５８の間に設けられる。
延長部２３及び２５は、領域２２及び２４の領域１７及び１９より薄い（即ち、より浅い）、超浅型の延長部（例えば接合の深さが１５ｎｍ−３０ｎｍより小さい）であることが好ましい。延長部２３及び２５の各々は、（左から右へ）４０ｎｍ−８０ｎｍの幅を持ち、延長部２３は領域２２と一体であり、延長部２５は領域２４と一体である。延長部２３及び２５は、一部、ゲート誘電体層３４の下側に配置される。超浅型の延長部２３及び２５は、トランジスタ１２が短絡チャネル効果に対する十分な耐性を達成することを助ける。短絡チャネル効果はトランジスタ１２の性能を劣化させることがあり、またトランジスタ１２に関連するＩＣの製造可能性を損なうこともある。領域２２及び２４、従ってまた延長部２３及び２５は、１立方センチメートル当たり１０１９から１０２０のドーパント濃度を有する。
トランジスタ１２は、一対の低ｋ誘電体スペーサ（３８）を含む。低ｋ誘電体スペーサ（３８）は、厚さ１，０００オングストローム−２，０００オングストローム及び幅３０ｎｍ−４０ｎｍとすることができる。スペーサ３８は、延長部（２３）及び（２５）の幅の半分より小さいことが好ましい。スペーサ（３８）は種々の低ｋ材料から製造することができる。
トランジスタ１２のドレイン領域２４及びソース領域２２の上にケイ化物層７０が形成される。ケイ化物層７０の部分６０はソース領域２２の上に設けられ、ケイ化物層７０の部分６２はドレイン領域２４の上に設けられる。部分６０及び６２は、チタンケイ化物（ＴｉＳｉ２）、ニッケルケイ化物（ＮｉＳｉ２）、コバルトケイ化物（ＣｏＳｉ２）、又は他の導電体材料の厚さ１００オングストローム−２００オングストロームの層とすることが好ましい。部分６０及び６２の７０パーセント（７０オングストローム−１４０オングストローム）は、基板１４の上面３９の下方に延びる。
’７４８特許においては、低ｋ材料から製造されたスペーサ３８の使用は、トランジスタ１２（特に高ｋゲート誘電体層３４を用いるトランジスタ１２）に関連するゲートエッジフリンジ容量を減少させるという利点を持つ。スペーサ３８は、２．０より小さいｋ値を持つことが好ましい。ゲート構造体１８のエッジを囲む低ｋ材料は、ゲートエッジフリンジ電界効果を抑制し、そのことにより高ｋゲート誘電体層３４をトランジスタ１２と共に用いることが可能になる。従って、スペーサ３８は、ゲートエッジフリンジ電界からもたらされるオーバーラップ容量を減少させるという利点を持ち、それにより、トランジスタの速度に利益をもたらす。付加的に、スペーサ３８は、閾値下電圧特性及び、トランジスタ１２のような超薄型トランジスタの低電圧制御を顕著に向上させる。
’７４８特許においては、低ｋ材料（ｋは３．０より小さく、好ましくは２．０より小さい）は、気相付着法及びスピン・オン・コーティング技術から生成することができる。例えば、パリレン系及びポリナフタレン系のポリマーとポリテトラフルオロエチレン（ＰＴＦＥ）との気相付着を用いて低ｋ材料を形成することができる。或いは又、プラズマ強化気相付着法（ＰＥＣＶＤ）、フッ素化ＳｉＯ２ガラスの高密度プラズマＣＶＤ法、及びアモルファスＣ：Ｆは、低ｋ誘電体材料を形成することができる。ペンタフルオロスチレンのエアギャップ形成及びプラズマ重合及び、ＰＴＦＥのパルス・プラズマ重合も用いることができる。付加的に、スピンコーティングによって材料を付着することができる。スピンコーティング材料は、有機ポリマー（フッ素化された又はフッ素化されない）、無機ポリマー（無孔性）、無機−有機ハイブリッド、又は多孔性材料（キセロゲル又はエアロゲル）を含む。
低誘電定数スペーサ用途においては、孔における下側にある膜からの攻撃に起因して、最初から多孔性材料を使うことは一般に不可能である。つまり、付着されたときに孔が開口部を与え、スペーサ反応性イオン・エッチング（ＲＩＥ）の間に、プラズマ化学物質が該孔から下側にある材料を攻撃することがありうる。
本発明の１つの態様は、半導体デバイスの高速論理ゲートを形成するための向上された技術を提供することである。
本発明の別の態様は、現行のスペーサ材料（例えば酸化物及び窒化ケイ素）を低ｋ（酸化物又は窒化物より低い誘電定数）で置き換えることにより寄生容量を低減するための向上された技術を提供することであり、また、孔を伴うスペーサ材料を与えて、下側にあるゲート誘電体層を損なうことなしにその誘電定数を更に低減することである。
本発明による集積回路（ＩＣ）は、ソースとドレインの間に配置されたゲートを有するＦＥＴトランジスタと、ゲートの下側に配置されたゲート誘電体層と、ゲートの一側部上にあるスペーサとを備える。ゲート誘電体層は酸化物であり、スペーサは低誘電定数（ｋ）を有する。低誘電定数（ｋ）は３．８５より小さくすることができ、また３．８５（〜酸化物）より大きく７．０（〜窒化物）より小さいものとすることもできる。スペーサは、ゲート誘電体層に選択的にエッチング加工できる材料を備えることが好ましい。スペーサは多孔性とすることができ、多孔性スペーサの上には薄い層が付着されて、吸湿を防止する。スペーサは、Ｂｌａｃｋ Ｄｉａｍｏｎｄ、Ｃｏｒａｌ、ＴＥＲＡ、及びＢｌｏｋタイプの材料のグループから選択された材料からなるものとすることもできる。
本発明によれば、スペーサ材料に、該スペーサを酸素プラズマに曝すことによって、孔を形成することができる。有機物質を含むスペーサの場合、この処理は有機物質を除去する。
本発明においては、それに続くコンタクト・エッチングの間にゲート酸化物に選択性を与えるために、又は後続のスペーサ構造体に選択性を与えるためにも、酸化物より高い（＞３．８５）誘電定数を持つ低誘電定数材料が好まれる。また、同時に２つ又は３つのスペーサが用いられる場合には、これらを互いに選択的にエッチングし、取り除くことができる能力は利益をもたらす。
本発明は、スピン・オン・ガラス（ＳＯＧ）、フッ化シリコンガラス（ＦＳＧ）、及び特に、当業者によりブラック・ダイヤモンド又はＢＤと呼ばれるメチルドープされた多孔性シリカといった、本来的に無機質の低誘電定数材料を用いるという利点を持つ。ＢＤ層の体積の約３６％は、約８オングストロームないし２４オングストロームの直径を有する孔の形態である。
本発明は、好適には、有機成分を含むＣＶＤ（及びＰＥＣＶＤ）材料を用いる。これらの材料は無孔状態で容易に付着することができ、その後で孔を持つようにすることができる。
多くのスペーサ用途において、窒化ケイ素はより高い誘電定数を持つにもかかわらず、コンタクト誘電体（例えば二酸化ケイ素）に対して選択性を有するために典型的に用いられる。本発明においては、二酸化ケイ素に対し選択性を有し、窒化ケイ素より誘電定数が小さい材料が好ましい。例えば、
−ＩＢＭによって開発されたｋ＝５．０のシリコンカーバイド系材料であるＴＥＲＡ（商標）。
−ＡＭＡＴ Ｃｏｒｐ．によって販売されているｋ＝５．０のシリコンカーバイド系材料であるＢｌｏｋ（商標）。
本発明の１つの実施形態においては、孔はスペーサのエッチング・プロセスの間にその場で形成される。特に、複合低ｋ材料（ＣＯＲＡＬ（商標）、又はＢｌａｃｋ Ｄｉａｍｏｎｄ（商標）など）の有機成分を、スペーサのエッチングの間に除去することが可能であり、その結果遥かに低く有効な誘電定数が得られる。ゲート誘電体がスペーサのエッチングにより露出され、その後に損傷を受けることになるために、最初から多孔性に形成されることは望ましくない。
本発明の１つの実施形態においては、これらの孔はスペーサのエッチング・プロセスの間にその場で形成される。特に、複合低ｋ材料（ＣＯＲＡＬ（商標）、又はＢｌａｃｋ Ｄｉａｍｏｎｄ（商標）など）の有機成分を、スペーサのエッチングの間に除去することが可能であり、その結果、遥かに低く有効な誘電定数が得られる。
例えばＣｏｒａｌ（商標）においては、有機成分はメチル基であり、二酸化ケイ素格子の多くの酸素原子がメチル基に置換されている。ＣＶＤ有機ｃｏｒａｌ又はＢＤは、多孔性にするために酸素プラズマ処理を用いる。
Ｏ２プラズマ処理の後、側壁スペーサ材料は、普通（典型的には）０．１ナノメートルから１０ナノメートルまでの範囲にわたる寸法の孔を持つことになる。孔の密度、換言すれば材料の全体積に対して材料のどのくらいが孔であるのかは、典型的にはほぼ２０％−７５％が孔である。
’７４８特許との違い
’７４８特許は、ゲート電極１８上に複数の低ｋ誘電体スペーサ（３８）を設けることを論じる。スペーサ３８は、以下のようにして低ｋ誘電体材料から形成される。トランジスタ１２の上に低ｋ誘電体材料のコンフォーマル層が供与される。コンフォーマル層は、ＣＶＤ法によってゲート構造体１８の上に付着され、選択的にエッチングされて、ゲート構造体１８の側部に当接したスペーサ３８を残すことが好ましい。或いは又、スペーサ３８は、スピン・オン技術又は他のプロセスによって付着することも可能である。低ｋ誘電体コンフォーマル層はキセロゲル（例えば多孔性ＳｉＯ２）であり、２００ｎｍ−２５０ｎｍ厚さで、異方性プラズマ・ドライ・エッチング法によりエッチングされることが好ましい。
’７４８特許は酸化物材料からなる絶縁体層４６を、スペーサ、ゲート構造体、及びケイ化物層の上に設けることを論じている。絶縁体層４６は、低温（例えば４００℃より低い）でのテトラオルトケイ酸塩（ＴＥＯＳ）プロセスにより付着された厚い二酸化ケイ素層であることが好ましい。絶縁体層４６は、初め５００ｎｍ−１０００ｎｍ厚さである。層４６がエッチングされて、コンタクト及び局所相互接続部のためのビア５０及び５２が形成される。ビア５０及び５２は、それぞれ部分６０及び６２を露出する。従来のＣＭＯＳプロセスを用いて、トランジスタ１２及び、それを除いて完成した部分１０の製造のためのコンタクト及び相互接続部を形成することができる。
’７４８特許は、高ｋゲート誘電体集積方法に向けられる。本発明は、標準的なゲート酸化物又は高ｋ誘電体を指定することに限定されない。’７４８特許においては、ｋの値は指定されており、２より小さい。本発明は、窒化物のｋ値（約７である）より小さいｋ値を持つ全ての材料を含む。’７４８特許は更に、低ｋ材料を多孔性二酸化ケイ素と指定している。本発明は、一般に使用される窒化ケイ素より低い誘電定数を有する、ＣＯＲＡＬ、Ｂｌａｃｋ Ｄｉａｍｏｎｄ、ＳｉＬＫ、ＴＥＲＡ、Ｂｌｏｋ、又は同様の材料のような低ｋ材料に向けられる。
’７４８特許は、高ｋゲート誘電体が用いられた時にのみ低ｋスペーサ材料を形成する。選定された低ｋ材料は不活性なゲート誘電体に比べて極めて軟質であることから、この用途は比較的瑣末である。これはパンチスルーを伴ういかなる問題も防止する。本発明は、標準的なゲート誘電体と適合する材料であって、標準的なシリコンベースのプロセス技術を使用する材料を含む。
’７４８特許の高ｋゲート誘電体は、本来的に比較的厚く、５０オングストロームなどであり、金属酸化物を組み入れており、従って比較的不活性である。これはシリコンベースではなく、酸化物スペーサのエッチングに対して本来的に高い選択性を与える。本発明は、厚さ９オングストロームの薄型ゲート酸化物を含む従来のゲート誘電体に適している。
’７４８特許は、高ｋゲート誘電体を指定し、また該ゲート誘電体に選択的にエッチングすることができる低ｋスペーサ（二酸化ケイ素）を指定しているのに対し、本発明は、通常のゲート誘電体又は低ｋ誘電定数ゲート誘電体と共に用いることができるという利点を持つ。’７４８特許は最初から付着された多孔性低ｋ二酸化シリコンを含む。このことは一般的に受け入れられるものではなく、孔を通したスペーサのエッチングによるゲート酸化物への攻撃に起因して、特に標準的なゲート誘電体と適合させることができない。本発明はスペーサのエッチング・プロセスの間に又はその後に多孔性を達成し、ゲート誘電体の攻撃を防ぐ方法を提供する。本発明において多孔性を達成するために用いられる酸素プラズマは、通常の酸化ケイ素ゲート絶縁体層を損傷することはない。
’７４８特許は、誘電定数が３より小さい低ｋスペーサ材料に向けられる。本発明は、誘電定数が７より小さい材料を用いることができながら、スペーサ材料とコンタクト誘電体との間に選択性を許すという利点を持つ。
本発明の構造、作動、及び利点は、添付の図面（図）と併せて以下の説明を考慮した際に更に明白となるであろう。図は説明目的であって、限定することを意図されてはいない。幾つかの図面において何れかの要素は、説明の明瞭性のため省略されるか又は縮尺通りに図示されないことがある。断面図は、「真の」断面図においては見えるであろう何れかの背景線を説明上の明瞭性のために省略した、「スライス」又は「近視眼的」断面図の形をとることがある。
以下の説明においては、本発明の完全な理解を提供するため、多数の細部が示される。本発明の結果を尚も達成しつつ、これらの詳細な細部の変形が可能であることが当業者には理解されるであろう。周知のプロセス段階は、本発明の説明を不必要に不明瞭にするのを避けるため、全体として、詳細には説明されない。
材料（例えば二酸化ケイ素）は、それらの正式名、及び、又は、一般名によって呼ばれたり、それらの化学式によって呼ばれることもある。化学式に関しては、数字は下付きではなく通常のフォントで示されることがある。例えば、二酸化ケイ素は単に「酸化物」、化学式ＳｉＯ２と表されることがある。
以下の説明においては、本発明の実例となる実施形態に関して例示的な寸法が提示されることがある。寸法は必ずしも限定的に解釈されるべきではない。これらは比率の感覚を提示するために一般に含まれるものである。これは、概して言えば、種々の要素の間の関係、それらの位置、それらの対比的な組成、及び、時には重要な相対的大きさのことである。
以下の説明に添えられる図面においては、要素を識別するのに参照番号と凡例（ラベル、文字での説明）の両方が用いられる。凡例が与えられる場合には、それらは読者の助けとなることのみが意図されており、いかなる形でも限定的と解釈されてはならない。
図１は、半導体基板（ウェハー）１０２を備えた集積回路（ＩＣ）１００の一部分を示す。ゲート誘電体（絶縁体）層１０６がウェハー１０２の上に配置される。ゲート誘電体層１０６は、典型的には、二酸化ケイ素（ＳｉＯ２）又は酸窒化ケイ素（ＳｉＯＮ）の組み合わせであり、好適には、ほぼ９オングストロームから１２オングストロームの厚さを有する。
ゲート電極（ゲート）１０８がゲート誘電体層１０６の上に配置される。ゲート１０８は、典型的にはポリシリコン（ポリ）からなる。ゲート１０８は、ソフトマスク（レジスト）又は誘電体（酸化物）ハードマスクを用いて作ることができる。ゲート１０８は、ほぼ３０ｎｍから６０ｎｍの例示的な幅と、ほぼ８０ｎｍから１５０ｎｍの例示的な高さを持つことができる。これが、ここで説明される全プロセスの第１段階（「ゲート形成」）である。本発明は、標準的なゲート形成及び分離技術を好都合に利用する。ゲート誘電体層１０６は、ゲート１０８の下側に配置される。
図２は、プロセスの次の段階（「スペーサ付着」）を示しており、ＣＶＤ又はスピン・オン法などのいずれかの好適なスペーサ付着方法を用いて膜として付着された低ｋ又は中ｋ（まとめて「低誘電定数」）材料１１０に囲まれているゲート１０８を示す。
低誘電定数材料１１０は、上記で指定した材料のいずれかからなる。特に関心がもたれるのは、次の材料である。
−ＣＯＲＡＬ及びＢｌａｃｋ Ｄｉａｍｏｎｄ、又はＴＥＲＡ及びＢｌｏｋのようなＰＥＣＶＤ材料。これらの材料は、以下で説明するように、スペーサのエッチングの後で容易に多孔性にすることができ、結果として２より小さい誘電定数をもたらす。
−ＳｉＬＫ及びＪＳＲなどのスピン・オン材料
又は広く用いられる窒化ケイ素より低い誘電定数を有する同様の材料である。
誘電性材料１１０を以下で説明するように多孔性にすることができるのが、好ましい。この点に関して、スピン・オン材料は、典型的には、材料全体が有機質であることから、一般に多孔性にすることがより困難である。ＰＥＣＶＤ材料は、より高温に耐えることができ、このことは、誘電体を１１００℃の温度に曝すことになるその後のスパイク・アニール法とのからみで重要である。スピン・オン材料は、そのような高温においては、一般に再び流動性になる。
この低誘電定数材料１１０が、スペーサ（以下の１１２及び１１４）を形成する。スペーサの厚さ、ひいては低誘電定数材料の厚さは、ソース及びドレインの注入幾何学形状（implant geometry）によって決定される。例えば、低誘電定数材料１１０は５０ｎｍの厚さに付着させ、エッチング後には３５ｎｍ−４０ｎｍのスペーサ厚さを有するようにすることができる。正確な寸法は所望のデバイス特性による。
スペーサ厚さはゲートのピッチによって、またスペーサが幾つ設けられるかによって制限される。’７４８特許とは対照的に、本発明のスペーサは、その材料が一般に二酸化ケイ素（例えばゲート酸化物）よりも耐エッチング性があることから、より厚くすることができる。つまり、スペーサの幅は、実際にはゲートとケイ化物層の間の距離より大きくすることができるが、短くすることもできる。
低誘電定数材料１１０はゲート電極１０８の上部（図２に示すように）と、ゲート電極１０８の２つの側部（図示のように左と右）と、ゲート酸化物層１０６の上面とを被覆する。
図３はプロセスの次の段階（「エッチング」）を図示するものである。低誘電定数材料１１０は塩素（Ｃｌ２）プラズマか又はフッ素（Ｆ２）プラズマを用いてエッチングされる。この段階において、低誘電定数材料１１０は、ゲート１０８の上部、及びゲート誘電体層１０６の表面から除去されるが、ゲート１０８の側部には大部分が残る。ゲート酸化物１０６はエッチング・ストップとして働くことができる。
このエッチング段階は、異方性（実質的に一方向性）の、つまり横方向（図示のように）には殆ど影響を与えないトップダウン型（図示のように）のエッチングであることが好ましい。使用されるエッチングの等方性（全方向性）の度合いが大きいほど、ゲート電極１０８の側部における材料１１０が顕著に薄くなることを考慮して、材料１１０の最初の厚さを大きくしなければならない。等方性であり過ぎると、スペーサのエッチングは材料の全てを除去することになり、スペーサが形成されないことになる。
結果として得られた構造体は、両側にスペーサ１１２及び１１４を伴うゲート１０８である。スペーサ１１２及び１１４はほぼ２０ｎｍの厚さを有し、このエッチング段階で露出されたゲート１０８の高さに延びる。多孔性でない低誘電定数スペーサについては、結果として得られたゲート構造体が完成品である。
例えば、標準的な酸化物ゲート誘電体について、エッチングの間に良好な選択性を与えることができる限り、スペーサは先に列挙した中ｋ誘電体材料のいずれかとすることもできる。
スペーサは多孔性にされることが好ましい。これは、スペーサを酸素プラズマに曝すことでなされ、有機物質（例えば炭素、窒素）が除去される。例えば、Ｓｉ−Ｏ−Ｃ−Ｎ系の低ｋ材料１１０（例えばＣｏｒａｌ、Ｂｌａｃｋ Ｄｉａｍｏｎｄ、ＴＥＲＡ、Ｂｌｏｋ）の場合には、炭素（Ｃ）原子及び窒素（Ｎ）原子を、エッチングの間に膜から除去することができる。酸素原子は、酸素（Ｏ２）プラズマによって、これらの材料から殆ど全ての炭素及び窒素を抽出することができ、化学量論的ＳｉＯ２層が残る。このＳｉＯ２層は多孔性となって、更に低い誘電定数を与えると予想される。スペーサのエッチングの間に孔を形成することにより、下側にある層は、スペーサのエッチングの間に、材料が付着後に（最初から）多孔性であった場合に起きるような攻撃を受けることはない。
図４は、プロセスの次の段階（「付着」）を示すものである。スペーサのエッチングの後、材料１２０の薄い層が付着されて、多孔性膜１１２、１１４を被覆する。材料１２０は好適には酸化物である。付着プロセスは、好適にはＰＥＣＶＤである。薄い酸化物層１２０は、好適には、ほぼ１ｎｍから２ｎｍなどの５ｎｍより小さい厚さを有する。防湿層として働くことができるいずれかの材料１２０を用いて、多孔性膜１１２、１１４をシールすることができる。これには、アモルファスシリコン又は窒化物などの材料が含まれる。
この薄い酸化物層１２０の目的は、低ｋ（又は中ｋ）多孔性スペーサ１１２、１１４による吸湿を防止することである。この段階はエッチング段階におけるエッチング・チャンバ及びＤＶＤチャンバと同じプラットフォームを用いることができ、そのことにより、低ｋ（又は中ｋ）膜は、エッチング・プロセスと付着プロセスの間に真空状態に保たれることになる。この付着段階は、低誘電定数（例えば中ｋ）材料の多孔性でない用途には必要ない。
図５は、本発明により形成された例示的なＭＯＳＦＥＴを図示する。これは上記の’７４８特許で説明されたＭＯＳＦＥＴと構造的に（幾何学形態的に）同様のものとして提示されている。従って、対応する番号が用いられている。
トランジスタ５１２は、単結晶シリコンウェハーなどの半導体基板５１４（１０２と比較されたい）の上に配置される。トランジスタ５１２は、ウェハー（シリコンウェハーなど）の上に製造された集積回路（ＩＣ）の部分の一部である。基板５１４は、ガリウム砒素（ＧａＡｓ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）又は他の材料を含むいずれの半導体材料とすることもできる。或いは又、基板５１４は、シリコン・オン・絶縁体基板の一部である薄膜層とすることもできる。
トランジスタ５１２は、ゲート・スタック即ちゲート構造体５１８（１０８と比較されたい）と、ソース領域５２２と、ドレイン領域５２４とを含む。ソース領域５２２はまたソース延長部５２３を含み、ドレイン領域５２４はまたドレイン延長部５２５を含む。例示的な実施形態においては、ソース領域５２２は深いコンタクト領域５１７を有し、ドレイン領域５２４は深いコンタクト領域５１９を有する。
トランジスタ５１２は、Ｎ−チャネル又はＰ−チャネルの電界効果トランジスタ（ＦＥＴ）とすることができる。トランジスタ５１２には二次元チャネル・ドープ技術を加えることができ、ポケット即ちハロ注入領域を含む。領域５２２及び５２４は、図５に示したように平坦とすることができ、また隆起した即ち高くしたソース領域及びドレイン領域とすることもできる。
トランジスタ５１２は、一対の低ｋ誘電体スペーサ５３８を含む（１１２及び１１４を参照されたい）。低ｋ誘電体スペーサ５３８は、厚さを１，０００オングストロームから２，０００オングストローム、幅を３０ｎｍから４０ｎｍとすることができる。低ｋスペーサ５３８は、延長部５２３及び５２５の幅の半分より小さいことが好ましい。低ｋスペーサ５３８は上述の種々の低ｋ材料から製造することができる。
トランジスタ５１２のドレイン領域５２４及びソース領域５２２の上にケイ化物層５７０が形成される。ケイ化物層５７０の部分５６０はソース領域５２２の上に設けられ、ケイ化物層５７０の部分５６２はドレイン領域５２４の上に設けられる。
トランジスタ５１２は、従来の半導体加工技術によって実質的に形成して、ゲート酸化物層即ち誘電体層５３４を含むゲート構造体１８、ソース領域５２２、及びドレイン領域５２４を形成することができる。トランジスタ５１２は構造体５５８の間に設けられる。
図５の例は、薄い酸化物層５２０によって被覆された多孔性スペーサ５３８を使うものとして示されている（図４の１２０と比較されたい）。
まとめとして、本発明の構成に関して以下の事項を開示する。
（１）ソース及びドレインの間に配置されたゲートを有するＦＥＴトランジスタと、
前記ゲートの下側に配置されたゲート誘電体層と、
前記ゲートの一側部上のスペーサと、
を備え、前記ゲート誘電体層が酸化物であり、前記スペーサが低誘電定数（ｋ）を有する、集積回路（ＩＣ）。
（２）前記低誘電定数（ｋ）が、３．８５より小さい、上記（１）に記載のＩＣ。
（３）前記低誘電定数（ｋ）が、７．０より小さく、かつ３．８５より大きい、上記（１）に記載のＩＣ。
（４）前記スペーサが、選択的にエッチングしてゲート誘電体層とすることができる材料からなる、上記（１）に記載のＩＣ。
（５）前記スペーサが多孔性であって、吸湿を防止するために前記スペーサ上に付着された薄層をさらに備える、上記（１）に記載のＩＣ。
（６）前記薄層が酸化物からなる、上記（５）に記載のＩＣ。
（７）前記薄層が、５ｎｍより小さい厚さを有する、上記（５）に記載のＩＣ。
（８）前記薄層が、約１−２ｎｍの厚さを有する、上記（５）に記載のＩＣ。
（９）前記スペーサが、Ｂｌａｃｋ Ｄｉａｍｏｎｄ、Ｃｏｒａｌ、ＴＥＲＡ、及びＢｌｏｋタイプの材料からなる群から選択された材料からなる、上記（１）に記載のＩＣ。
（１０）ゲート電極上にスペーサを有するトランジスタを形成する方法であって、
誘電体材料を付着し、
前記誘電体材料をエッチングしてスペーサを形成し、
前記誘電体材料に孔を形成し、
前記多孔性誘電体材料の上に薄層を付着する、
各ステップを含む方法。
（１１）前記スペーサは、該スペーサを酸素プラズマに曝すことによって多孔性にされる、上記（１０）に記載の方法。
（１２）前記スペーサが有機物質を含み、
前記スペーサは、前記有機物質を除去することによって多孔性にされる、上記（１０）に記載の方法。
（１３）前記スペーサが、Ｓｉ−Ｏ−Ｃ−Ｎ系の低ｋ材料からなる、上記（１０）に記載の方法。
（１４）前記孔が、前記スペーサのエッチング中に形成される、上記（１０）に記載の方法。
（１５）前記スペーサが、低誘電定数（ｋ）を有する、上記（１０）に記載の方法。
（１６）前記低誘電定数（ｋ）が、３．８５より小さい、上記（１５）に記載の方法。
（１７）前記低誘電定数（ｋ）が、７．０より小さく、３．８５より大きい、上記（１５）に記載の方法。
（１８）前記スペーサが多孔性であって、吸湿を防止するために前記スペーサ上に薄層を付着させることをさらに含む、上記（１５）に記載の方法。
（１９）前記薄層が酸化物からなる、上記（１０）に記載の方法。
（２０）前記薄層が、５ｎｍより小さい厚さを有する、上記（１０）に記載の方法。
本発明をある種の好ましい１つ又はそれ以上の実施形態に関して図示し、説明してきたが、本明細書及び添付の図面の読解と理解に際して、当業者であれば、ある種の同等の変更及び修正を考え付くであろう。特に上記のコンポーネント（組立体、デバイス、回路など）によって果たされる種々の機能に関して、そうしたコンポーネントの説明に用いられた用語（「手段」への言及を含む）は、特に指定のない限り、それがここで図示された本発明の例示的な実施形態における機能を果たす開示された構造体と構造的に同等ではなくとも、説明されたコンポーネントの指定の機能を果たす（即ち機能的に同等である）ものであれば、いかなるコンポーネントにも対応することが意図されている。また、本発明の特定の特徴は、幾つかの実施形態のうち１つのみに関して開示されたかもしれないが、そのような特徴は、あらゆる任意の用途又は特定の用途に関し、望ましくまた有利なものとして、他の実施形態の１つ又はそれ以上の特徴と組み合わせることができる。
本発明のプロセスにおける第1段階（ゲート形成）の半導体デバイスの断面図である。 本発明のプロセスにおける第２段階（スペーサ付着）の半導体デバイスの断面図である。 本発明のプロセスにおける第３段階（エッチング）の半導体デバイスの断面図である。 本発明のプロセスにおける第４段階（薄層付着）の半導体デバイスの断面図である。 本発明により製造された例示的トランジスタの断面図である。
符号の説明
５１４：半導体基板
５１７、５１９：深いコンタクト領域
５１８：ゲート構造体
５２０：酸化物層
５２２：ソース領域
５２３：ソース延長部
５２４：ドレイン領域
５２５：ドレイン延長部
５３４：誘電体層
５３８：多孔性スペーサ
５５８：構造体
５６０、５６２：ケイ化物層
５７０：ケイ化物層

Claims (8)

  1. ソース及びドレインの間に配置されたゲートを有するＦＥＴトランジスタと、
    前記ゲートの下側に配置されたゲート誘電体層と、
    前記ゲートの一側部上のスペーサと、
    を備え、前記ゲート誘電体層が酸化物であり、前記スペーサが低誘電定数（ｋ）を有する、集積回路（ＩＣ）。
  2. 前記スペーサが多孔性であって、吸湿を防止するために前記スペーサ上に付着された薄層をさらに備える、請求項１に記載のＩＣ。
  3. 前記スペーサが、Ｂｌａｃｋ Ｄｉａｍｏｎｄ、Ｃｏｒａｌ、ＴＥＲＡ、及びＢｌｏｋタイプの材料からなる群から選択された材料からなる、請求項１に記載のＩＣ。
  4. ゲート電極上にスペーサを有するトランジスタを形成する方法であって、
    前記ゲート電極上に誘電体材料を付着するステップと、
    前記誘電体材料をエッチングしてスペーサを形成するステップと、
    前記誘電体材料に孔を形成するステップと、
    前記誘電体材料の上に薄層を付着するステップと
    を含む方法。
  5. 前記スペーサは、該スペーサを酸素プラズマに曝すことによって多孔性にされる、請求項４に記載の方法。
  6. 前記スペーサが有機物質を含み、
    前記スペーサは、前記有機物質を除去することによって多孔性にされる、請求項４に記載の方法。
  7. 前記スペーサが、Ｓｉ−Ｏ−Ｃ−Ｎ系の低ｋ材料からなる、請求項４に記載の方法。
  8. 前記孔が、前記スペーサのエッチング中に形成される、請求項４に記載の方法。
JP2005147449A 2004-05-20 2005-05-20 低誘電体スペーサを備えたトランジスタおよびその製造方法 Pending JP2005333143A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/709,652 US7081393B2 (en) 2004-05-20 2004-05-20 Reduced dielectric constant spacer materials integration for high speed logic gates

Publications (1)

Publication Number Publication Date
JP2005333143A true JP2005333143A (ja) 2005-12-02

Family

ID=35375728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005147449A Pending JP2005333143A (ja) 2004-05-20 2005-05-20 低誘電体スペーサを備えたトランジスタおよびその製造方法

Country Status (4)

Country Link
US (1) US7081393B2 (ja)
JP (1) JP2005333143A (ja)
CN (1) CN100383969C (ja)
TW (1) TW200539313A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008047635A1 (en) * 2006-10-19 2008-04-24 Tokyo Electron Limited Method for manufacturing semiconductor device and semiconductor device
KR20190055680A (ko) * 2017-11-15 2019-05-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 게이트 스택들을 위한 측벽 스페이서들을 가진 집적 회로

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7217647B2 (en) * 2004-11-04 2007-05-15 International Business Machines Corporation Structure and method of making a semiconductor integrated circuit tolerant of mis-alignment of a metal contact pattern
US20080070356A1 (en) * 2006-09-14 2008-03-20 Advanced Micro Devices, Inc. Trench replacement gate process for transistors having elevated source and drain regions
US7585716B2 (en) * 2007-06-27 2009-09-08 International Business Machines Corporation High-k/metal gate MOSFET with reduced parasitic capacitance
US7863123B2 (en) * 2009-01-19 2011-01-04 International Business Machines Corporation Direct contact between high-κ/metal gate and wiring process flow
US8114780B2 (en) * 2009-03-27 2012-02-14 Lam Research Corporation Method for dielectric material removal between conductive lines
US8492278B2 (en) * 2010-03-30 2013-07-23 Micron Technology, Inc. Method of forming a plurality of spaced features
US20120080749A1 (en) * 2010-09-30 2012-04-05 Purtell Robert J Umos semiconductor devices formed by low temperature processing
US8580646B2 (en) * 2010-11-18 2013-11-12 International Business Machines Corporation Method of fabricating field effect transistors with low k sidewall spacers
US20140367767A1 (en) * 2013-06-14 2014-12-18 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US10084060B2 (en) * 2014-08-15 2018-09-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
US10607932B2 (en) 2016-07-05 2020-03-31 E Ink Holdings Inc. Circuit structure
CN107580410B (zh) * 2016-07-05 2019-12-13 元太科技工业股份有限公司 电连接结构
US10103201B2 (en) 2016-07-05 2018-10-16 E Ink Holdings Inc. Flexible display device
CN107689329B (zh) * 2016-08-03 2020-03-13 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其制造方法
US11355615B2 (en) * 2020-01-17 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET having fluorine-doped gate sidewall spacers

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223572A (ja) * 1999-01-26 2000-08-11 Lucent Technol Inc 熱的に安定で低誘電率の材料を具備するデバイス
JP2001257346A (ja) * 2000-03-14 2001-09-21 Hitachi Ltd 半導体集積回路装置
JP2002241532A (ja) * 2001-02-16 2002-08-28 Toshiba Corp パターン形成方法
JP2002261278A (ja) * 2001-01-24 2002-09-13 Internatl Business Mach Corp <Ibm> ノッチ・ゲート・プロセスを使用する低誘電率側壁スペーサ
JP2003152106A (ja) * 2001-11-15 2003-05-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003179064A (ja) * 2001-12-10 2003-06-27 Sony Corp 配線パターンの形成方法
JP2003209169A (ja) * 2002-01-17 2003-07-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004006891A (ja) * 2002-05-31 2004-01-08 Sharp Corp 半導体装置とその製造方法
JP2004023031A (ja) * 2002-06-20 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271577B1 (en) 1997-12-17 2001-08-07 Texas Instruments Incorporated Transistor and method
US6383951B1 (en) 1998-09-03 2002-05-07 Micron Technology, Inc. Low dielectric constant material for integrated circuit fabrication
US6297115B1 (en) * 1998-11-06 2001-10-02 Advanced Micro Devices, Inc. Cmos processs with low thermal budget
US6342450B1 (en) 1999-01-07 2002-01-29 International Business Machines Corporation Method of forming insulating spacers in DRAM chips
US6245669B1 (en) 1999-02-05 2001-06-12 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
US6194748B1 (en) * 1999-05-03 2001-02-27 Advanced Micro Devices, Inc. MOSFET with suppressed gate-edge fringing field effect
JP3450758B2 (ja) * 1999-09-29 2003-09-29 株式会社東芝 電界効果トランジスタの製造方法
US6429477B1 (en) * 2000-10-31 2002-08-06 International Business Machines Corporation Shared body and diffusion contact structure and method for fabricating same
US6528372B2 (en) 2001-06-27 2003-03-04 Advanced Micro Devices, Inc. Sidewall spacer definition of gates
JP3859540B2 (ja) * 2002-05-14 2006-12-20 松下電器産業株式会社 低誘電率絶縁膜形成用材料

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223572A (ja) * 1999-01-26 2000-08-11 Lucent Technol Inc 熱的に安定で低誘電率の材料を具備するデバイス
JP2001257346A (ja) * 2000-03-14 2001-09-21 Hitachi Ltd 半導体集積回路装置
JP2002261278A (ja) * 2001-01-24 2002-09-13 Internatl Business Mach Corp <Ibm> ノッチ・ゲート・プロセスを使用する低誘電率側壁スペーサ
JP2002241532A (ja) * 2001-02-16 2002-08-28 Toshiba Corp パターン形成方法
JP2003152106A (ja) * 2001-11-15 2003-05-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003179064A (ja) * 2001-12-10 2003-06-27 Sony Corp 配線パターンの形成方法
JP2003209169A (ja) * 2002-01-17 2003-07-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004006891A (ja) * 2002-05-31 2004-01-08 Sharp Corp 半導体装置とその製造方法
JP2004023031A (ja) * 2002-06-20 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008047635A1 (en) * 2006-10-19 2008-04-24 Tokyo Electron Limited Method for manufacturing semiconductor device and semiconductor device
KR20190055680A (ko) * 2017-11-15 2019-05-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 게이트 스택들을 위한 측벽 스페이서들을 가진 집적 회로
KR102112641B1 (ko) * 2017-11-15 2020-05-19 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 게이트 스택들을 위한 측벽 스페이서들을 가진 집적 회로
US10770354B2 (en) 2017-11-15 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming integrated circuit with low-k sidewall spacers for gate stacks
US10854726B2 (en) 2017-11-15 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with doped low-k sidewall spacers for gate stacks
US11699737B2 (en) 2017-11-15 2023-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with doped low-k side wall spacers for gate spacers

Also Published As

Publication number Publication date
CN1700472A (zh) 2005-11-23
US7081393B2 (en) 2006-07-25
CN100383969C (zh) 2008-04-23
US20050260819A1 (en) 2005-11-24
TW200539313A (en) 2005-12-01

Similar Documents

Publication Publication Date Title
JP2005333143A (ja) 低誘電体スペーサを備えたトランジスタおよびその製造方法
KR102465095B1 (ko) 반도체 디바이스들을 위한 에칭 스탑 층
TWI736884B (zh) 半導體裝置的形成方法
US11854907B2 (en) Contact air gap formation and structures thereof
US9105606B2 (en) Self aligned contact with improved robustness
US6194748B1 (en) MOSFET with suppressed gate-edge fringing field effect
JP5400913B2 (ja) シリサイド化金属ゲートの形成のための方法
KR102112641B1 (ko) 게이트 스택들을 위한 측벽 스페이서들을 가진 집적 회로
JP4988091B2 (ja) ダマシンコンタクトおよびゲートプロセスで作製された自己整列ソースおよびドレイン延在部
US20130320414A1 (en) Borderless contacts for metal gates through selective cap deposition
US20210134665A1 (en) Fin field effect transistor (finfet) device structure with protection layer and method for forming the same
US20060177979A1 (en) Method of manufacturing a capacitor and a metal gate on a semiconductor device
US8053323B1 (en) Patterning methodology for uniformity control
KR100772901B1 (ko) 반도체 소자 및 이의 제조 방법
KR20130108025A (ko) 반도체 소자의 접촉 구조
TW201015669A (en) Method for gate height control in a gate last process
CN110660742A (zh) 制造半导体装置的方法
US10297454B2 (en) Semiconductor device and fabrication method thereof
JP2004095611A (ja) 半導体装置およびその製造方法
US11264456B2 (en) Isolation regions for reduced junction leakage
KR100626928B1 (ko) 자기 정합 콘택 식각용 실리사이드 게이트 스택을 형성하는 방법
JP2009514213A (ja) 犠牲マスキング構造を用いた半導体装置の製造方法
US20230014156A1 (en) Semiconductor interconnect structure with bottom self-aligned via landing
TW202247268A (zh) 使用旋塗碳化矽形成自對準接觸窗的方法
US7745298B2 (en) Method of forming a via

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080326

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120717