CN101592966B - 稳压器 - Google Patents

稳压器 Download PDF

Info

Publication number
CN101592966B
CN101592966B CN2009102035752A CN200910203575A CN101592966B CN 101592966 B CN101592966 B CN 101592966B CN 2009102035752 A CN2009102035752 A CN 2009102035752A CN 200910203575 A CN200910203575 A CN 200910203575A CN 101592966 B CN101592966 B CN 101592966B
Authority
CN
China
Prior art keywords
voltage
output
amplifier
terminal
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009102035752A
Other languages
English (en)
Other versions
CN101592966A (zh
Inventor
井村多加志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN101592966A publication Critical patent/CN101592966A/zh
Application granted granted Critical
Publication of CN101592966B publication Critical patent/CN101592966B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本发明提供一种能够进行高速响应且不易受到纹波影响的稳压器。放大器(19)和放大器(23)对输出晶体管(14)进行推挽输出，因此，即使无功电流较小，也能够在大多情况下使针对输出晶体管(14)的栅极的吸入电流与源出电流保持良好的平衡，稳压器易于实现高速响应。而且，在输入电压中夹杂有纹波的情况下，输出电压也不会受到纹波的影响。

Description

稳压器
技术领域
本发明涉及稳压器。
背景技术
对以往的稳压器进行说明。图4是示出以往的稳压器的电路图。
以往的稳压器具有输入端子71、接地端子72、输出端子73、输出晶体管74、分压电路75、基准电压电路76、放大器77以及源跟随(sourcefollower)电路78。
说明以往的稳压器的动作。当输出端子73的输出电压Vout升高时，分压电路75的分压电压Vfb也升高。当分压电压Vfb高于基准电压Vref时，对高出的部分进行放大，放大器77的输出电压升高。放大器77的输出电压经由源跟随电路78而输入到输出晶体管74的栅极。于是，输出晶体管74截止，输出电压Vout降低。由此将输出电压Vout控制为恒定的期望电压。此外，当输出电压Vout降低时，也能与上述同样地将输出电压Vout控制为恒定的期望电压(例如参照专利文献1)。
这里，源跟随电路78动作的目的是去除输入电压Vin的纹波。
【专利文献1】日本特开2001-195138号公报
但是，在以往的稳压器中，是通过源跟随电路来驱动输出晶体管，因此，针对输出晶体管的栅极的吸入(sink)电流与源出(source)电流的平衡变差。从而以往的稳压器无法进行高速响应。
发明内容
本发明正是鉴于上述课题而完成的，提供一种能够进行高速响应且不易受到纹波(ripple)影响的稳压器。
为了解决上述课题，本发明的稳压器的特征在于，该稳压器具有：第一放大器，其对基准电压与分压电路输出的分压电压之间的差进行放大；第二放大器和第三放大器，其设置在第一放大器与输出晶体管的栅极之间，构成推挽输出；以及辅助电路，其设置在第三放大器的输入端子上，检测输入电压的纹波，使第三放大器根据纹波而动作。
根据本发明的稳压器，第二放大器和第三放大器对输出晶体管进行推挽输出，因此，即使无功电流较小，也能够在大多情况下使针对输出晶体管的栅极的吸入电流与源出电流保持良好的平衡，稳压器易于实现高速响应。
而且，在输入电压中夹杂有纹波的情况下，输出电压也不会受到纹波的影响。
附图说明
图1是示出第一实施方式的稳压器的电路图。
图2是示出第二实施方式的稳压器的电路图。
图3是示出第三实施方式的稳压器的电路图。
图4是示出以往的稳压器的电路图。
标号说明
14......输出晶体管
15......分压电路
16......基准电压电路
17、19、23......放大器
18、20......导纳元件
21......辅助电路
具体实施方式
下面参照附图说明本发明的实施方式。
<第一实施方式>
首先说明第一实施方式的稳压器的结构。图1是示出第一实施方式的稳压器的电路图。
第一实施方式的稳压器具有输入端子11、接地端子12、输出端子13、输出晶体管14、分压电路15、基准电压电路16、放大器17、导纳元件18、放大器19、导纳元件20、辅助电路21、电阻22以及放大器23。
输出晶体管14的栅极连接至放大器19的输出端子与导纳元件20的一端的连接点，源极和背栅与输入端子连接，漏极与输出端子13连接。分压电路15设置在输出端子13与接地端子12之间。基准电压电路16设置在放大器17的非反转输入端子与接地端子12之间。放大器17的反转输入端子与分压电路15的输出端子连接。导纳元件18的另一端与接地端子12连接。放大器19的输入端子连接至放大器17的输出端子与导纳元件18的一端的连接点。导纳元件20的另一端与接地端子12连接。放大器23的输入端子连接至辅助电路21的输出端子与电阻22的一端的连接点，输出端子连接至放大器19的输出端子与导纳元件20的一端的连接点。辅助电路21的输入端子与输入端子11连接。电阻22的另一端连接至放大器17的输出端子与导纳元件18的一端的连接点。
导纳元件18是放大器17的输出电阻和放大器17的输出端子的节点的寄生电容的并联连接电路。
导纳元件20是放大器19的输出电阻、放大器23的输出端子以及放大器19的输出端子的节点的寄生电容的并联连接电路。
辅助电路21例如是电容(未图示)。
在放大器17中，当分压电压Vfb高于基准电压Vref时，对高出的部分进行放大，减小输出电流，通过输出电流和导纳元件18来降低输出电压。并且，当分压电压Vfb低于基准电压Vref时，对降低的部分进行放大，增大输出电流，升高输出电压。
在放大器19和放大器23中，进行推挽输出，当输入电压升高时，对高出的部分进行反转放大，减小输出电流，通过输出电流和导纳元件20来降低输出电压。并且，当输入电压降低时，对降低的部分进行反转放大，增大输出电流，升高输出电压。
接下来说明稳压器的动作。
这里，输出晶体管14根据输入电压Vin和栅极电压来输出输出电压Vout。分压电路15被输入输出电压Vout，对输出电压Vout进行分压，输出分压电压Vfb。基准电压电路16输出基准电压Vref。放大器17将输出电压Vout控制为恒定的期望电压。此外，辅助电路21检测纹波，使放大器23根据纹波而动作。
首先说明输入电压Vin中未夹杂纹波时的动作。
当输出电压Vout升高时，分压电压Vfb也升高。当分压电压Vfb高于基准电压Vref时，对高出的部分进行放大，放大器17的输出电压降低。当放大器17的输出电压降低时，对降低的部分进行放大，输出晶体管14的栅极电压升高。并且，当放大器17的输出电压降低时，对降低的部分进行放大，输出晶体管14的栅极电压变得更高。于是，输出晶体管14截止，输出电压Vout降低。由此将输出电压Vout控制为恒定的期望电压。
此外，当输出电压Vout降低时，也能与上述同样地将输出电压Vout控制为恒定的期望电压。
接着说明输入电压Vin中夹杂有纹波而升高时的动作。
当输入电压Vin中夹杂有纹波时，基于纹波，输出电压Vout升高，分压电压Vfb也升高。当分压电压Vfb高于基准电压Vref时，对高出的部分进行放大，放大器17的输出电压降低。当放大器17的输出电压降低时，对降低的部分进行放大，输出晶体管14的栅极电压升高。并且，通过辅助电路21来检测输入电压Vin中夹杂的纹波，放大器23的输入电压也升高。当放大器23的输入电压升高时，对高出的部分进行放大，输出晶体管14的栅极电压降低。这里，当输入电压Vin中夹杂有纹波中，为了在输出端子13消除纹波的影响，对通过放大器23实现的输出晶体管14的栅极电压的下降量和通过放大器19实现的输出晶体管14的栅极电压的上升量进行了电路设计。因此，输出电压Vout不会受到纹波的影响。
此外，在输入电压Vin中夹杂有纹波而降低的情况下，与上述同样地，输出电压Vout不会受到纹波的影响。
如上所述，放大器19和放大器23针对输出晶体管14进行推挽输出，因此，即使无功电流较小，也能够在大多情况下使针对输出晶体管14的栅极的吸入电流与源出电流保持良好的平衡，稳压器易于实现高速响应。
而且，在输入电压Vin中夹杂有纹波的情况下，为了在输出端子13消除纹波的影响而对放大器23和放大器19进行了设计，因此，输出电压Vout不会受到纹波的影响。
此外，借助电阻22，即使在放大器17控制输出晶体管14的路径上存在辅助电路21，也不会对输出电压Vout的相位产生影响。
另外，导纳元件18将放大器17的输出电流信号转换成输出电压信号，导纳元件20将放大器19和放大器23的输出电流信号转换成输出电压信号。因此，导纳元件18和导纳元件20与接地端子12连接，不过也可以与作为交流接地端子的输入端子11连接。
此外，辅助电路21与输入端子11连接，不过在放大器19和放大器23以输入电压Vin为基准进行动作的情况下，辅助电路21也可以与接地端子12连接。
<第二实施方式>
首先说明第二实施方式的稳压器的结构。图2是示出第二实施方式的稳压器的电路图。
第二实施方式的稳压器具有PMOS晶体管31～35、输出晶体管36、NMOS晶体管37～40、基准电压电路41、恒流电路42、电阻43、电容44、分压电路45、输入端子46、接地端子47以及输出端子48。
PMOS晶体管31的栅极与PMOS晶体管32的栅极连接，源极与输入端子46连接，漏极与NMOS晶体管37的漏极连接。PMOS晶体管32的源极与输入端子46连接，漏极与栅极连接。PMOS晶体管33的栅极与漏极连接，源极与输入端子46连接。PMOS晶体管34的栅极与PMOS晶体管33的栅极连接，源极与输入端子46连接，漏极与NMOS晶体管40的漏极连接。PMOS晶体管35的栅极经由电阻43与PMOS晶体管33的栅极连接，源极与输入端子46连接，漏极与NMOS晶体管40的漏极连接。电容44设置在电阻43和PMOS晶体管35的连接点与接地端子47之间。输出晶体管36的栅极与PMOS晶体管34的漏极连接，源极与输入端子46连接，漏极与输出端子48连接。
NMOS晶体管37的栅极与漏极连接，源极与接地端子47连接。基准电压电路41设置在NMOS晶体管38的栅极与接地端子47之间。恒流电路42设置在NMOS晶体管38的源极和NMOS晶体管39的源极的连接点与接地端子47之间。NMOS晶体管38的漏极与PMOS晶体管32的漏极连接。NMOS晶体管39的栅极与分压电路45的输出端子连接，漏极与PMOS晶体管33的漏极连接。NMOS晶体管40的栅极与NMOS晶体管37的栅极连接，源极与接地端子47连接。分压电路45设置在输出端子48与接地端子47之间。
PMOS晶体管32～33、NMOS晶体管38～39、基准电压电路41以及恒流电路42发挥第一放大器的功能。PMOS晶体管31、PMOS晶体管34、NMOS晶体管37以及NMOS晶体管40发挥第二放大器的功能。第二放大器的输入端子是PMOS晶体管31和PMOS晶体管34的栅极，输出端子是PMOS晶体管34和NMOS晶体管40的漏极。PMOS晶体管35发挥第三放大器的功能。第三放大器的输入端子是PMOS晶体管35的栅极，输出端子是PMOS晶体管35的漏极。第三放大器与第二放大器联动地对输出晶体管36进行推挽输出。
接下来说明稳压器的动作。
这里，输出晶体管36根据输入电压Vin和栅极电压来输出输出电压Vout。分压电路45被输入输出电压Vout，对输出电压Vout进行分压，输出分压电压Vfb。基准电压电路41输出基准电压Vref。第一放大器将输出电压Vout控制为恒定的期望电压。
首先说明输入电压Vin中未夹杂纹波时的动作。
当输出电压Vout升高时，分压电压Vfb也升高。当分压电压Vfb高于基准电压Vref时，NMOS晶体管39的漏极电流大于NMOS晶体管38的漏极电流。于是，借助电流镜电路，使PMOS晶体管34的漏极电流增大，NMOS晶体管40的漏极电流减小。并且，PMOS晶体管35的栅极电压降低，PMOS晶体管35导通。由此，输出晶体管36的栅极电压升高，输出晶体管36截止，输出电压Vout降低。由此将输出电压Vout控制为恒定的期望电压。
此外，当输出电压Vout降低时，也能与上述同样地将输出电压Vout控制为恒定的期望电压。
接着说明输入电压Vin中夹杂有纹波时的动作。
当输入电压Vin中夹杂有纹波时，基于纹波，PMOS晶体管34的栅极/源极间电压发生变动，PMOS晶体管34的源极/漏极间电压也发生变动。因此，PMOS晶体管34的动作也发生变动。
但是，基于纹波，通过电容44而使PMOS晶体管35的动作发生变动，PMOS晶体管35进行动作，以抵消由于纹波引起的PMOS晶体管34的动作变动。因此，输出电压Vout也不会受到纹波的影响。
如上所述，第二放大器和第三放大器针对输出晶体管36进行推挽输出，因此，即使无功电流较小，也能够在大多情况下使针对输出晶体管36的栅极的吸入电流与源出电流保持良好的平衡，稳压器易于实现高速响应。
此外，PMOS晶体管35进行动作，以抵消由于纹波引起的PMOS晶体管34的动作变动。因此，输出电压Vout也不会受到纹波的影响。
此外，借助电阻43，即使在第一放大器控制输出晶体管36的路径上存在电容44，也不会对输出电压Vout的相位产生影响。
另外，也可以将电阻(未图示)与电容44串联连接。并且，还可以将电阻(未图示)与电容44并联连接。
<第三实施方式>
首先说明第三实施方式的稳压器的结构。图3是示出第三实施方式的稳压器的电路图。
第三实施方式的稳压器具有PMOS晶体管51～54、输出晶体管55、PMOS晶体管56～57、NMOS晶体管58～61、基准电压电路62、恒流电路63、电阻64、电容65、分压电路66、输入端子67、接地端子68以及输出端子69。
PMOS晶体管51的栅极与PMOS晶体管52的栅极连接，源极与输入端子67连接，漏极与PMOS晶体管56的源极连接。PMOS晶体管56的栅极与PMOS晶体管51的栅极连接，源极与NMOS晶体管58的漏极连接。PMOS晶体管52的源极与输入端子67连接，漏极与栅极连接。PMOS晶体管53的栅极与PMOS晶体管54的栅极连接，源极与输入端子67连接，漏极与栅极连接。PMOS晶体管54的源极与输入端子67连接，漏极与PMOS晶体管57的源极连接。PMOS晶体管57的栅极经由电阻64与PMOS晶体管53的栅极连接，漏极与NMOS晶体管61的漏极连接。电容65设置在电阻64和PMOS晶体管57的连接点与接地端子68之间。输出晶体管55的栅极与PMOS晶体管57的漏极连接，源极与输入端子67连接，漏极与输出端子69连接。
NMOS晶体管58的栅极与漏极连接，源极与接地端子68连接。基准电压电路62设置在NMOS晶体管59的栅极与接地端子68之间。恒流电路63设置在NMOS晶体管59的源极和NMOS晶体管60的源极的连接点与接地端子68之间。NMOS晶体管59的漏极与PMOS晶体管52的漏极连接。NMOS晶体管60的栅极与分压电路66的输出端子连接，漏极与PMOS晶体管53的漏极连接。NMOS晶体管61的栅极与NMOS晶体管58的栅极连接，源极与接地端子68连接。分压电路66设置在输出端子69与接地端子68之间。
PMOS晶体管52～53、NMOS晶体管59～60、基准电压电路62以及恒流电路63发挥第一放大器的功能。PMOS晶体管51、PMOS晶体管54、PMOS晶体管56～57、NMOS晶体管58以及NMOS晶体管61发挥第二放大器的功能。第二放大器的第一输入端子是PMOS晶体管51和PMOS晶体管54的栅极，第二输入端子是PMOS晶体管57的栅极，输出端子是PMOS晶体管57和NMOS晶体管61的漏极。第二放大器对输出晶体管55进行推挽输出。
将PMOS晶体管56～57的电路设计成使其阈值电压低于PMOS晶体管51和PMOS晶体管54的阈值电压。或者，将PMOS晶体管56～57的电路设计成使其传输电导大于PMOS晶体管51和PMOS晶体管54的传输电导。由此，PMOS晶体管51、PMOS晶体管54以及PMOS晶体管56～57易于在饱和区工作。
接下来说明稳压器的动作。
这里，输出晶体管55根据输入电压Vin和栅极电压来输出输出电压Vout。分压电路66被输入输出电压Vout，对输出电压Vout进行分压，输出分压电压Vfb。基准电压电路62输出基准电压Vref。第一放大器将输出电压Vout控制为恒定的期望电压。
首先说明输入电压Vin中未夹杂纹波时的动作。
当输出电压Vout升高时，分压电压Vfb也升高。当分压电压Vfb高于基准电压Vref时，NMOS晶体管60的漏极电流大于NMOS晶体管59的漏极电流。于是，借助电流镜电路，使PMOS晶体管54和PMOS晶体管57的漏极电流增大，NMOS晶体管61的漏极电流减小。由此，输出晶体管55的栅极电压升高，输出晶体管55截止，输出电压Vout降低。由此将输出电压Vout控制为恒定的期望电压。
此外，当输出电压Vout降低时，也能与上述同样地将输出电压Vout控制为恒定的期望电压。
接着说明输入电压Vin中夹杂有纹波时的动作。
当输入电压Vin中夹杂有纹波时，基于纹波，PMOS晶体管54的栅极/源极间电压发生变动，PMOS晶体管54的源极/漏极间电压也发生变动。因此PMOS晶体管54的动作也发生变动。
但是，基于纹波，通过电容65而使PMOS晶体管57的动作发生变动，PMOS晶体管57进行动作，以抵消由于纹波引起的PMOS晶体管54的动作变动。因此，输出电压Vout也不会受到纹波的影响。
如上所述，第二放大器针对输出晶体管55进行推挽输出，因此，即使无功电流较小，也能够在大多情况下使针对输出晶体管55的栅极的吸入电流与源出电流保持的平衡，稳压器易于实现高速响应。
此外，PMOS晶体管57进行动作，以抵消由于纹波引起的PMOS晶体管54的动作变动。因此，输出电压Vout也不会受到纹波的影响。
此外，借助电阻64，即使在第一放大器控制输出晶体管55的路径上存在电容65，也不会对输出电压Vout的相位产生影响。
另外，也可以将电阻(未图示)与电容65串联连接。并且，还可以将电阻(未图示)与电容65并联连接。

Claims (5)

1.一种稳压器，该稳压器具有：
输入端子；
接地端子；
输出端子；
输出晶体管，其设置在所述输入端子与所述输出端子之间，根据输入电压和栅极电压来输出输出电压；
分压电路，其设置在所述输出端子与所述接地端子之间，被输入所述输出电压而对所述输出电压进行分压，并输出分压电压；
基准电压电路，其输出基准电压；以及
第一放大器，其具有被输入所述基准电压的第一输入端子和被输入所述分压电压的第二输入端子，对所述第一输入端子与所述第二输入端子之间的电压差进行放大，
其特征在于，该稳压器具有：
第二放大器，其设置在所述第一放大器的输出端子与所述输出晶体管的栅极之间；
电阻，其设置在所述第一放大器的输出端子上；
第三放大器，其设置在所述电阻与所述输出晶体管的栅极之间，与所述第二放大器构成推挽输出；以及
辅助电路，其设置在所述电阻与所述第三放大器的输入端子的连接点上，检测所述输入电压的纹波，使所述第三放大器根据所述纹波而动作。
2.一种稳压器，该稳压器具有：
输入端子；
接地端子；
输出端子；
输出晶体管，其设置在所述输入端子与所述输出端子之间，根据输入电压和栅极电压来输出输出电压；
分压电路，其设置在所述输出端子与所述接地端子之间，被输入所述输出电压而对所述输出电压进行分压，并输出分压电压；
基准电压电路，其输出基准电压；以及
第一放大器，其具有被输入所述基准电压的第一输入端子和被输入所述分压电压的第二输入端子，对所述第一输入端子与所述第二输入端子之间的电压差进行放大，
其特征在于，该稳压器具有：
第二放大器，其设置在所述第一放大器的输出端子与所述输出晶体管的栅极之间；
电阻，其设置在所述第一放大器的输出端子上；
第三放大器，其设置在所述电阻与所述输出晶体管的栅极之间，与所述第二放大器构成推挽输出；以及
电容，其设置在所述第三放大器的输入端子与所述接地端子之间。
3.根据权利要求2所述的稳压器，其特征在于，
所述第三放大器是栅极与所述电阻连接、源极与所述输入端子连接、漏极与所述输出晶体管的栅极连接的PMOS晶体管。
4.一种稳压器，该稳压器具有：
输入端子；
接地端子；
输出端子；
输出晶体管，其设置在所述输入端子与所述输出端子之间，根据输入电压和栅极电压来输出输出电压；
分压电路，其设置在所述输出端子与所述接地端子之间，被输入所述输出电压而对所述输出电压进行分压，并输出分压电压；
基准电压电路，其输出基准电压；以及
第一放大器，其具有被输入所述基准电压的第一输入端子和被输入所述分压电压的第二输入端子，对所述第一输入端子与所述第二输入端子之间的电压差进行放大，
其特征在于，该稳压器具有：
电阻，其与所述第一放大器的输出端子连接；
进行推挽输出的第二放大器，其具有与所述第一放大器的输出端子连接的第一输入端子、与所述电阻连接的第二输入端子以及与所述输出晶体管的栅极连接的输出端子；以及
电容，其设置在所述第二放大器的第二输入端子与所述接地端子之间。
5.根据权利要求4所述的稳压器，其特征在于，
所述第二放大器的输出级具有：
第一PMOS晶体管，其具有与所述第一放大器的输出端子连接的栅极和与所述输入端子连接的源极；
第二PMOS晶体管，其具有与所述电阻连接的栅极、与所述第一PMOS晶体管的漏极连接的源极以及与所述输出晶体管的栅极连接的漏极；以及
NMOS晶体管，其与所述第一PMOS晶体管和所述第二PMOS晶体管构成推挽输出。
CN2009102035752A 2008-05-29 2009-05-27 稳压器 Expired - Fee Related CN101592966B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-141094 2008-05-29
JP2008141094 2008-05-29
JP2008141094A JP5095504B2 (ja) 2008-05-29 2008-05-29 ボルテージレギュレータ

Publications (2)

Publication Number Publication Date
CN101592966A CN101592966A (zh) 2009-12-02
CN101592966B true CN101592966B (zh) 2013-09-04

Family

ID=41378976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102035752A Expired - Fee Related CN101592966B (zh) 2008-05-29 2009-05-27 稳压器

Country Status (5)

Country Link
US (1) US8102163B2 (zh)
JP (1) JP5095504B2 (zh)
KR (1) KR20090124963A (zh)
CN (1) CN101592966B (zh)
TW (1) TWI456369B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5799826B2 (ja) * 2012-01-20 2015-10-28 トヨタ自動車株式会社 ボルテージレギュレータ
US9893618B2 (en) 2016-05-04 2018-02-13 Infineon Technologies Ag Voltage regulator with fast feedback
CN106647914B (zh) * 2017-02-08 2017-12-05 上海华虹宏力半导体制造有限公司 线性稳压器
CN110545096B (zh) * 2019-09-02 2023-09-15 成都锐成芯微科技股份有限公司 一种快速启动电路
CN111290461B (zh) * 2020-03-09 2022-03-08 上海华虹宏力半导体制造有限公司 电压调整器
CN112803736B (zh) * 2021-03-08 2022-06-21 江苏硅国微电子有限公司 一种减小dc-dc变换器输出纹波的电路及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1696861A (zh) * 2004-05-11 2005-11-16 精工电子有限公司 恒压输出电路
CN1722042A (zh) * 2004-07-05 2006-01-18 精工电子有限公司 电压调节器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4355277A (en) * 1980-10-01 1982-10-19 Motorola, Inc. Dual mode DC/DC converter
JPS57123424A (en) * 1981-01-26 1982-07-31 Toko Inc Dc power supply device
US4437146A (en) * 1982-08-09 1984-03-13 Pacific Electro Dynamics, Inc. Boost power supply having power factor correction circuit
JP3709246B2 (ja) * 1996-08-27 2005-10-26 株式会社日立製作所 半導体集積回路
JP3750787B2 (ja) * 2000-01-14 2006-03-01 富士電機デバイステクノロジー株式会社 シリーズレギュレータ電源回路
JP4421909B2 (ja) * 2004-01-28 2010-02-24 セイコーインスツル株式会社 ボルテージレギュレータ
US7323853B2 (en) * 2005-03-01 2008-01-29 02Micro International Ltd. Low drop-out voltage regulator with common-mode feedback
TWI312608B (en) * 2006-08-01 2009-07-21 Ind Tech Res Inst Dc-dc converter and error amplifier thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1696861A (zh) * 2004-05-11 2005-11-16 精工电子有限公司 恒压输出电路
CN1722042A (zh) * 2004-07-05 2006-01-18 精工电子有限公司 电压调节器

Also Published As

Publication number Publication date
TW201009530A (en) 2010-03-01
JP5095504B2 (ja) 2012-12-12
US8102163B2 (en) 2012-01-24
CN101592966A (zh) 2009-12-02
US20090295345A1 (en) 2009-12-03
KR20090124963A (ko) 2009-12-03
JP2009289048A (ja) 2009-12-10
TWI456369B (zh) 2014-10-11

Similar Documents

Publication Publication Date Title
CN101592966B (zh) 稳压器
CN103309387B (zh) 电压调节器
US10491161B2 (en) Apparatus for and method of a supply modulator for a power amplifier
CN101419477B (zh) 提供多输出电压的可控低压差线性稳压电路
CN102999075B (zh) 稳压器
CN101329587B (zh) 电压调节器
CN104571242B (zh) 电压调节器
CN102104365A (zh) 功率放大电路、dc-dc转换器、峰值保持电路和输出电压控制电路
CN102645945A (zh) 电压调节器
CN104615181B (zh) 电压调节器装置与相关方法
CN108075737A (zh) 用于驱动电容性负载的低输出阻抗、高速高压电压生成器
CN103095226B (zh) 集成电路
CN104950970A (zh) 稳压器
CN102981543A (zh) 超低功耗线性稳压器驱动电路
CN104777871A (zh) 一种低压差线性稳压器
US8212617B2 (en) Fast class AB output stage
CN101441489A (zh) 实现高psrr的集成电路及方法
CN105429599A (zh) 具有有源电感结构的前馈共栅跨阻放大器电路
CN102736657B (zh) 电压调节器
CN103219947A (zh) 电压调节器
CN101363878B (zh) 电源电压降低检测电路
CN103383579B (zh) 基准电压源
CN101404483B (zh) 差分放大器
CN102820861B (zh) 省电的运算放大器输出级的增强回转率系统
US10033342B2 (en) Nonlinear class AB input stage

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160311

Address after: Chiba County, Japan

Patentee after: SEIKO INSTR INC

Address before: Chiba County, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: EPPs Lingke Co. Ltd.

Address before: Chiba County, Japan

Patentee before: SEIKO INSTR INC

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130904

Termination date: 20210527