CN101589461A - 用于电子装置的电子阻断层 - Google Patents

用于电子装置的电子阻断层 Download PDF

Info

Publication number
CN101589461A
CN101589461A CNA2007800467892A CN200780046789A CN101589461A CN 101589461 A CN101589461 A CN 101589461A CN A2007800467892 A CNA2007800467892 A CN A2007800467892A CN 200780046789 A CN200780046789 A CN 200780046789A CN 101589461 A CN101589461 A CN 101589461A
Authority
CN
China
Prior art keywords
dielectric layer
layer
gate stack
dielectric
electric charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800467892A
Other languages
English (en)
Other versions
CN101589461B (zh
Inventor
陈建
段镶锋
卡伦·克鲁登
刘超
马迪胡里·L·那拉博卢
西盖斯·兰加纳坦
弗朗西斯科·利昂
J·华莱士·帕斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
Nanosys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/688,087 external-priority patent/US20080150004A1/en
Priority claimed from US11/743,085 external-priority patent/US20080150009A1/en
Application filed by Nanosys Inc filed Critical Nanosys Inc
Priority claimed from PCT/US2007/087167 external-priority patent/WO2008079684A2/en
Publication of CN101589461A publication Critical patent/CN101589461A/zh
Application granted granted Critical
Publication of CN101589461B publication Critical patent/CN101589461B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明描述用于例如非易失性存储器装置等电子装置的方法和设备。所述存储器装置包括多层控制电介质，例如双层或三层。所述多层控制电介质包括例如氧化铝(Al2O3)、氧化铪(HfO2)和/或氧化铝铪的混合膜等高k介电材料的组合。所述多层控制电介质提供增强的特性，包括增加的电荷保留、增强的存储器编程/擦除窗口、改进的可靠性和稳定性以及单一或多态(例如，两个、三个或四个位)操作的可行性。

Description

用于电子装置的电子阻断层
相关申请案的交叉参考
本专利文献主张2007年5月1日申请的第11/743,085号美国专利申请案的优先权，所述美国专利申请案是2007年3月19日申请的第11/688,087号美国专利申请案的部分接续申请案，第11/688,087号美国专利申请案是2006年12月20日申请的第11/641,956号美国专利申请案的部分接续申请案，其全部内容以引用的方式并入本文中。本专利文献还主张2007年5月23日申请的第60/931,488号美国临时专利申请案的优先权。
技术领域
本发明涉及存储器装置，且更特定来说，涉及快闪存储器装置。
背景技术
例如快闪存储器装置的非易失性存储器装置是即使在未供电时也可存储信息的存储器装置。快闪存储器装置将信息存储在与“控制栅极”分离的电荷存储层中。将电压施加到控制栅极以通过使电子存储在电荷存储层中并从电荷存储层中排放而编程并擦除存储器装置。
控制电介质用以使控制栅极与电荷存储层隔离。需要控制电介质阻断电荷在电荷存储层与控制栅极之间流动。高k介电层可充当有效的电荷阻断层。电荷阻断层已被用作快闪存储器装置(例如，三星的TANOS装置)的控制介电层，以使得快闪存储器装置能够缩小到40nm以下。控制介电层可为单层Al2O3，通常具有小于20nm的厚度。然而，Al2O3并不完全阻断电荷输送且在较低电压窗口下导致编程和擦除饱和。
需要具有改进的电荷阻断特性的改进的较持久的非易失性存储器装置。此外，存在多态存储器装置，其每个存储器单元可存储信息的一个以上位。需要改进的多态存储器装置，其在相对大的编程/擦除操作电压窗口下每单元可存储多个位。
发明内容
本文描述非易失性存储器装置和一种制造可提供优于现有装置和方法的优点的存储器装置的方法。
根据一个实施例，存储器装置的栅极堆叠包括在隧穿介电层与控制介电层之间的电荷存储层，且包括介电材料的介电层(例如，电荷阻断层)邻近于所述控制介电层。介电材料的至少第一成分的量以预定方式在介电层的厚度上变化。
根据另一实施例，存储器装置的栅极堆叠包括在隧穿介电层与具有约5nm或更小的厚度的控制介电层之间的电荷存储层，且包含介电材料的电荷阻断层邻近于所述控制介电层。
根据另一实施例，存储器装置的栅极堆叠包含在隧穿介电层与控制介电层之间的电荷存储层，且包含介电材料的电荷阻断层邻近于控制介电层。控制介电层的厚度不大于电荷阻断层的厚度的约200％。
根据另一实施例，存储器装置的栅极堆叠包含在隧穿介电层与控制介电层之间的电荷存储层、包含SiO2的控制介电层和邻近于控制介电层的包含第一高k介电材料的第一高k介电层。
根据另一实施例，存储器装置的栅极堆叠包含隧穿介电层、在所述隧穿介电层上方的电荷存储层、邻近于所述电荷存储层的包含具有第一介电常数的第一介电材料的第一介电层、邻近于所述第一介电层的包含具有第二介电常数的第二介电材料的第二介电层，和邻近于所述第二介电层的包含具有第三介电常数的第三介电材料的第三介电层，其中所述第一介电常数和第三介电常数大于所述第二介电常数。
根据一个实施例，一种存储器装置包括衬底，所述衬底包含源极区、漏极区和在所述源极区与所述漏极区之间的沟道区；以及在所述衬底上的邻近于控制栅极的栅极堆叠。所述栅极堆叠包括邻近于控制栅极的第一介电层、在所述第一介电层与第二介电层之间的电荷存储层，和邻近于所述第一介电层的包含介电材料的电荷阻断层。介电材料的至少第一成分的量以预定方式在电荷阻断层的厚度上变化。
根据一个实施例，一种制造存储器装置的栅极堆叠的方法包括在隧穿介电层上形成电荷存储层；在所述电荷存储层上形成控制介电层；在所述控制介电层上形成包含介电材料的电荷阻断层；以及在所述电荷阻断层的厚度上使介电材料的至少第一成分的量变化。
附图说明
图1展示存储器装置的横截面图；
图2到3展示根据两个实施例的存储器装置的栅极堆叠的横截面图；
图4A到4B为展示根据若干实施例的由介电层形成的对电子隧穿的能量障壁的示意图；
图5到6展示根据其它实施例的存储器装置的栅极堆叠的横截面图；
图7展示根据一实施例的连续电荷存储层；
图8展示根据另一实施例的不连续电荷存储层；
图9A和图9B展示根据各种实施例的关于组合控制介电层的仿真曲线图；
图10A到10C以及图11A到11D展示根据各种实施例的关于具有一个或一个以上电荷阻断层的各种栅极堆叠的编程/擦除窗口的曲线图；
图12展示根据另一实施例的存储器装置的栅极堆叠的横截面图；
图13展示将氮化物层用作电荷捕集层的栅极堆叠的擦除时间(x轴)对平带电压(y轴)的关系的曲线图，其将不具有一个或一个以上电荷阻断层的栅极堆叠与具有电荷阻断层的改进的栅极堆叠进行比较；
图14展示使用图13的改进的栅极堆叠的情况下编程和擦除循环的数目(x轴)对平带电压(y轴)的曲线图；以及
图15展示使用图13的改进的栅极堆叠的情况下室温电荷保留映射时间(x轴)对平带电压(y轴)的图表；
图16A到16B展示根据若干实施例的关于组合控制介电层的仿真曲线图；
图17A到17C展示根据若干实施例的关于具有组成梯度的电荷阻断层的仿真曲线图；
图18展示根据若干实施例的关于具有组成梯度的电荷阻断层的仿真曲线图；
图19A到19D展示根据若干实施例的关于具有组成梯度的电荷阻断层的仿真曲线图；
图20展示根据一实施例的用于形成例如存储器装置的电子装置的方法的流程图。
在所述图式中，相同参考数字指示相同或功能相似的元件。另外，参考数字的最左位一般识别参考数字第一次出现的图式。
具体实施方式
引言
应了解，本文所展示并描述的特定实施方案是示范性的且并不意欲另外以任何方式限制本发明的范围。实际上，为简明起见，本文可能未详细描述系统(和系统的个别操作组件的组件)的常规电子装置、制造、半导体装置和其它功能方面。
应理解，本文所作出的空间描述(例如，“在...上方”、“在...下方”、“向上”、“向下”、“顶部”、“底部”等)仅出于说明的目的，且本文所描述的装置可在空间上以任何定向或方式来布置。
如本文用以描述一层与另一层的关系的术语“邻近”、“在...上”、“在...之上”和“上覆于”意欲广泛地被解释为包括彼此直接接触的层和由一个或一个以上介入层隔开的层。类似地，术语“在...之间”意欲广泛地被解释为包括直接在两个其它层之间的层或与两个其它层隔开但仍在所述两个其它层中间的层。
存储器装置实施例
在以下子段中提供例如非易失性存储器装置(包括快闪存储器装置)的电子装置的本发明的实施例。此外，描述增强型存储器装置(例如，多态存储器装置)的实施例。出于说明目的而非限制地提供这些实施例。本文所描述的实施例可以任何方式组合。所属领域的技术人员从本文中的描述将了解额外操作和结构实施例。这些额外实施例在本发明的范围和精神内。
通过将适当电压施加到存储器结构的源极、漏极和控制栅极节点并持续适当时间周期而编程常规电荷存储层存储器单元或结构。借此使电子从沟道区隧穿或被注射(例如，经由沟道热电子)到电荷存储层，借此电荷存储层被“充电”。存储于电荷存储层中的电荷将存储器晶体管设置为逻辑“1”或“0”。视存储器结构是否包括增强型或耗尽型晶体管结构而定，当电荷存储层带正电荷或含有电子(负电荷)时，存储器单元将在读取操作期间导电或不导电。当电荷存储层为中性(或带正电荷)或没有负电荷时，存储器单元将通过适当选择栅极电压而在读取操作期间导电。将导电或不导电状态作为适当逻辑电平而输出。“擦除”为从电荷存储层转移电子(或将空穴转移到电荷存储层)(即，电荷捕集层)的过程。“编程”为将电子转移到电荷存储层上的过程。
使用金属或半导体纳米晶体(例如，胶状量子点或使用例如化学气相沉积或物理气相沉积等工艺形成的量子点)或嵌入于高k介电基质中的基于不导电氮化物的电荷捕集层的非易失性存储器装置的性能和电荷保留特性的增强可能对克服超过50nm技术节点的常规非易失性存储器的缩放限制和完全实现可靠的多位操作来说是重要的。
图1展示根据一示范性实施例的存储器装置100的详细横截面图。如图1中所示，存储器装置100形成于衬底102上。存储器装置100包括源极区112、沟道区114、漏极区116、控制栅极或栅极触点118、栅极堆叠120、源极触点104、漏极触点106。一般类似于晶体管配置而配置源极区112、沟道区114和漏极区116。栅极堆叠120形成于沟道区114上。或者可被称为控制栅极或栅极电极的栅极触点118形成于栅极堆叠120上。
存储器装置100一般如上文针对具有电荷存储层的常规存储器所描述而操作。然而，电荷存储层存储器装置100包括栅极堆叠120。栅极堆叠120用于为存储器装置100提供电荷存储层和如下文进一步描述的其它特征。当存储器装置100经编程时，电子被转移到栅极堆叠120的电荷存储层且由其存储。栅极堆叠120可包括任何类型的电荷存储层或电荷存储媒介。下文描述示范性电荷存储层。
在当前实施例中，衬底102为半导体型衬底，且经形成以至少在沟道区114中具有P型或N型导电性。栅极触点118、源极触点104和漏极触点106提供到存储器装置100的电连接性。源极触点104形成为与源极区112接触。漏极触点106形成为与漏极区116接触。源极区112和漏极区116通常为衬底102的掺杂区，所述掺杂区具有不同于沟道区114的导电性的导电性。
如图1所示，源极触点104耦合到一电位，例如接地电位。漏极触点106耦合到另一信号。注意，源极区112和漏极区116是可互换的，且其互连可颠倒。
图2展示根据一个示范性实施例的栅极堆叠120的横截面图。在图2中，栅极堆叠120包括隧穿介电层202、电荷存储层204、电荷阻断层206和控制介电层208。在图2的实例中，隧穿介电层202形成于存储器装置100的衬底102的沟道区114上。电荷存储层204形成于隧穿介电层202上。电荷阻断层206形成于电荷存储层204上。控制介电层208形成于电荷阻断层206上。如图2所示，栅极触点118形成于控制介电层208上。或者，电荷阻断层206可形成于控制介电层208上，且栅极触点118可形成于电荷阻断层206上，如图11所示。注意，在示范性实施例中，一个或一个以上其它材料层可分离栅极堆叠120的层和/或可将栅极堆叠120与衬底102和/或栅极触点118分离。
电荷存储层204存储正电荷或负电荷以指示存储器装置100的编程状态，如上文所描述。电荷存储层204可包括上文所描述或另外已知的材料。在编程期间，施加到栅极触点118的电压产生电场，所述电场使电子从沟道区114穿过隧穿介电层202而隧穿进入(例如，或经由热电子注射)电荷存储层204中。存储于电荷存储层204中的所得负电荷使存储器装置100的阈值电压偏移。甚至在从栅极触点118移除电压后电荷仍保留于电荷存储层204中。在擦除过程期间，可将反向充电的电压施加到栅极触点118以使电子从电荷存储层204穿过隧穿介电层202而排放到衬底102，或将空穴从沟道114隧穿(或经由沟道热空穴)隧道介电层202而汲取到电荷存储层204。控制介电层208使栅极触点118与电荷阻断层206隔离。
栅极触点118优选由导电材料形成。举例来说，栅极触点118可由多晶硅(polycrystalline silicon/polysilicon)形成。在另一实例中，栅极触点118可由金属或包括一种或一种以上金属(例如，一种或一种以上过渡金属)的材料形成。可适合于栅极触点118的示范性过渡金属包括(但不限于)：Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Zr、Nb、Mo、Ru、Rh、Pd、Ag、Cd、Hf、Ta、W、Re、Os、Ir、Pt、Au和Hg。根据一个示范性实施例，栅极触点118可由TaN形成。
一般来说，栅极触点118的厚度在约5nm到约5,000nm的范围内。优选地，栅极触点118的厚度在约10nm到约500nm的范围内。根据一个示范性实施例，栅极触点118可包括多个子层。每一子层可由不同导电材料形成。
可通过此项技术中已知的气相沉积技术而形成栅极触点118。物理气相沉积(PVD)技术(例如，溅镀或热蒸镀)、化学气相沉积(CVD)或原子层沉积(ALD)可适于栅极触点118的沉积。
电荷存储层204可包括任何类型的电荷存储媒介。优选地，电荷存储层204为包括多个离散电荷存储元件的局部化(localized)电荷存储层。离散电荷存储元件可为一个或一个以上局部化电荷陷阱(例如在氮化物层中发现的那些电荷陷阱)或半导体纳米粒子、金属纳米粒子或介电纳米粒子(量子点)。举例来说，电荷存储层204可包括由例如钌(Ru)等高功函数(例如，大于4.5eV)金属形成的且优选具有小于约5nm的大小的纳米晶体。如此项技术中已知，这些纳米晶体可通过多种工艺(例如，化学气相沉积(CVD)、原子层沉积(ALD)或物理气相沉积(PVD))而沉积于隧穿介电层202上。电荷存储层204也可包括沉积于隧穿介电层202上的预先形成的胶状金属或半导体或介电量子点(纳米晶体)。举例来说，例如在每一者以全文引用的方式并入本文中的第6,586,785号美国专利、第11/147,670号美国申请案和第11/495,188号美国申请案中所描述的，可通过例如旋涂、喷涂、印刷、化学组装、使用聚合物自组装的纳米压印等方法来沉积此些材料。电荷存储层204也可包括连续金属或半导体导电层、不连续金属或半导体导电层、基于不导电氮化物的或其它类型的绝缘电荷捕集层、具有安置于其中的导电元件(例如，硅岛)的不导电氧化物层(例如，SiO2)、经掺杂氧化物层等。为进一步描述包括氮化物的电荷存储层，参考以全文引用的方式并入本文中的第5,768,192号美国专利。根据一个示范性实施例，当沿存储器单元的字线方向以横截面观看时，电荷存储层可具有U形。
当例如钌(或其它金属或合金)等金属量子点用于电荷存储材料时，隧穿介电层202(也称为“隧道介电层”)的表面可变更，以提供对金属迁移的改进的障壁。举例来说，如图3所示，栅极堆叠120′可包括形成于隧穿介电层202上的在隧穿介电层202与电荷存储层204之间的障壁层302。障壁层302可包括(例如)例如氮化物(Si3N4)或氮氧化硅(SiOxNy，其中x和y为正数，0.8、1.5等)等含氮化合物或例如氧化铝(Al2O3)等其它合适障壁层。障壁层302改变隧穿介电层202的表面结构，使得可使金属迁移效应最小化。在障壁层302由氮化合物制成的情况下，可通过添加氮或“含氮”化合物(例如，“氮化”)到隧穿介电层202(例如，其可为SiO2)而形成含氮层。在一示范性实施例中，可使用例如低压CVD(LPCVD)或超高真空CVD(UHVCVD)的化学气相沉积(CVD)工艺而将氮或含氮化合物沉积于隧穿介电层202上。含氮层可与隧穿介电层202直接接触。
障壁层302的UHVCVD可比LPCVD更可控制，因为UHVCVD一般更缓慢地发生，且因此生长率可受到更精密地调节。可由于从例如硅烷(或例如二氯硅烷或二硅烷等其它硅源前驱体)与氨(或例如经等离子体离子化的氮等其它氮物质，N2O或NO)的气体的反应，或例如氨(或例如经等离子体离子化的氮的其它氮物质，N2O或NO)等反应气体的表面反应的沉积而形成含氮层。二氯硅烷和氨气与某惰性气体与含氧气体的同向流动可用于含氮层的生长。障壁层302阻止电荷存储层204的金属纳米粒子/量子点穿入隧穿介电层202中，使得避免可导致泄漏的隧道介电层202的污染。
障壁层302的厚度优选经配置以确保包括于氮化物结构中的载流子陷阱不支配所形成的半导体装置的电荷存储方面。在一示范性实施例中，障壁层302的所要厚度小于约10埃。在其它实施例中，所要厚度可为约5埃或更小。隧穿介电层202与障壁层302的相对厚度可经裁剪以优化电性能和金属迁移障壁功能。障壁层302的厚度应为至少确保隧穿介电层202被障壁层302大体均匀覆盖所需的厚度。优选地，障壁层302的厚度为至少约1埃。在将氮氧化硅用作障壁层302的示范性实施例中，氮氧化硅内的氮的浓度可(例如)大于约5％。可控制包括于氮氧化硅中的氮的百分比浓度，使得可调节氮化物层抵制来自金属量子点(当在电荷存储层204中时)的金属迁移的障壁功能与由于氮化物浓度而包括陷阱之间的折衷。
在一示范性实施例中，隧穿介电层202为SiO2且衬底102为硅。控制介电层208可由单一成分氧化物(例如，Al2O3或SiO2)形成。据信SiO2作为控制介电层208可能是有利的，因为其形成对电子隧穿的高能量障壁(例如，见图4B)。而且，SiO2含有很少的电荷陷阱(charge trap)，且据信存在于层中的那些电荷陷阱充分深，使得其不会妨碍装置的电荷保留。根据一替代实施例，控制介电层208可由例如多成分氧化物的多成分材料形成。
控制介电层208优选具有不大于约20nm的厚度。据信控制介电层的厚度由于新一代存储器装置缩放到较小横向尺寸而较重要。因为存储器单元的沟道长度和装置宽度减小到约30nm以下，所以需要将介电层的厚度减少到小于沟道长度，使得控制栅极可维持耦合到电荷存储层。根据一示范性实施例，控制介电层208的厚度为约15nm或更小。控制介电层208的厚度也可为约10nm或更小。根据一优选实施例，控制介电层208具有约5nm或更小的厚度。举例来说，控制介电层208的厚度可为约4nm或更小、约3nm或更小、约2nm或更小或者约1nm或更小。控制介电层208的厚度也优选至少为确保大体均匀覆盖下伏层所需的厚度。因此，控制介电层208的厚度优选为至少约0.1nm。
优选地，控制介电层208的厚度不大于电荷阻断层206的厚度的约200％。更优选地，控制介电层208的厚度不大于电荷阻断层206的厚度的约150％。举例来说，根据一个示范性实施例，电荷阻断层206的厚度为约4nm，且控制介电层208的厚度为约5nm或为电荷阻断层206的厚度的约125％。在其它示范性实施例中，控制介电层208的厚度不大于电荷阻断层206的厚度的约125％，或不大于电荷阻断层206的厚度的约100％。还预期控制介电层208的厚度小于电荷阻断层206的厚度的情况。
在一示范性实施例中，电荷阻断层206由高k介电材料形成。出于本发明的目的，高k介电材料具有高于SiO2的介电常数的介电常数(例如，3.9)。电荷阻断层206的高k介电材料可为(例如)Al2O3、HfO2、HfSiO2、ZrO2、Hf1-xAlxOy(其中x为在0与1之间的正数，且y为正数，例如HfAlO3等)，优选为HfO2或Hf1-xAlxOy(其中x为在0与1之间的正数，且y为正数，例如HfAlO3)。在其它实施例中，例如，电荷阻断层206可由其它高k介电材料形成，其它高k介电材料例如为Gd2O3、Yb2O3、Dy2O3、Nb2O5、Y2O3、La2O3、ZrO2、TiO2、Ta2O5、SrTiO3、BaxSr1-xTiO3、ZrxSi1-xOy、HfxSi1-xOy、AlxZr1-xO2或Pr2O。
在示范性实施例中，电荷阻断层206具有高于控制介电层208的介电常数。举例来说，在一个实施例中，当沉积时，控制介电层208为Al2O3，其具有约为9的介电常数，且电荷阻断层206为HfO2，其具有小于约为25的介电常数(例如，22左右)。在另一实施例中，控制介电层208为SiO2，其具有约为4的介电常数，而电荷阻断层为HfO2。
图4A-4C包括曲线图400、410、420，其示意性地展示包括邻近于较低介电常数的介电层的较高介电常数的介电层(例如，电荷阻断层206)可如何改进隧穿电阻。图4A的曲线图400展示仅具有较高介电常数的介电层(例如，HfO2)的能量障壁(eV)，且图4B的曲线图410展示仅具有较低介电常数的介电层(例如，SiO2)的能量障壁。较低k介电层(SiO2)提供比较高k介电层(HfO2)提供的隧穿能量障壁高的隧穿能量障壁，但较高k介电层(HfO2)提供较宽的障壁。图4C的曲线图420展示在较高k介电层(例如，HfO2)邻近于较低k介电层(例如，SiO2)而安置时隧穿障壁的量值的改进。因此，可减小隧穿电流。较高k电介质与较低k电介质的任意组合可适于电荷阻断层206和控制介电层208。优选地，如上文所述，电荷阻断层206具有较高介电常数(例如，较低障壁高度)，且控制介电层208具有较低介电常数(例如，较高障壁高度)。
在示范性实施例中，电荷阻断层206在层206的整个厚度中可包括组成、带隙值和/或介电常数的梯度。梯度可从电荷阻断层206的第一表面(例如，电荷阻断层206的邻近于电荷存储层204的表面)到电荷阻断层206的第二表面(例如，电荷阻断层206的邻近于控制介电层208的表面)增大或减小。
举例来说，具有组成梯度的电荷阻断层206可包含介电材料，且介电材料的至少一个成分的量可在电荷阻断层206的厚度上变化。优选地，介电材料为高k介电材料。成分的量可在电荷阻断层206的厚度上线性地、非线性地或步进地变化。优选地，成分的量在控制介电层208附近处为最小且在电荷阻断层206的厚度上增加。所述成分可为元素或化合物。举例来说，所述成分可为铪或氧化铪。根据一示范性实施例，具有组成梯度的电荷阻断层206由多成分介电材料形成。举例来说，电荷阻断层206可由例如HfxAl1-xOy、HfxSi1-xOy、ZrxSi1-xOy、BaxSr1-xTiOy或AlxZr1-xOy等多成分氧化物形成。根据一示范性实施例，多成分介电材料可包括所述成分(例如，铪)和第二成分，且所述成分与第二成分的比率可在电荷阻断层206的厚度上变化。多成分介电材料可包括氮。举例来说，根据一示范性实施例，多成分介电材料可为HfxSi1-xO2-yNy。具有组成梯度的电荷阻断层206可安置于电荷存储层204与控制介电层208之间，或安置于控制介电层208与存储器装置100的栅极触点118之间。
在另一示范性实施例中，电荷阻断层206包含多个材料层。图5展示(例如)包括三个层的电荷阻断层206。根据此示范性实施例，电荷阻断层206包括最接近电荷存储层204的第一层210、第二(中间)层212和第三层214(距电荷存储层204最远)。根据一个实施例，最接近电荷存储层204的层由相对高带隙材料形成，而距电荷存储层204较远的一个或一个以上层由具有逐渐降低的带隙的一种或一种以上材料形成。当电荷存储层204包含隔离粒子(例如，纳米粒子、量子点)时此可为需要的，因为相对较高带隙材料与较低带隙材料相比允许粒子之间的较少隧穿。SiO2、Al2O3、HfAlO3为具有相对高带隙的示范性材料。如所属领域的技术人员将认识到，替代实施例将包括最接近电荷存储层204的由相对低带隙材料形成的层，和距电荷存储层204较远的由具有逐渐变高的带隙的一种或一种以上材料形成的一个或一个以上层。
根据电荷阻断层206的一示范性三层实施例，第一层210可为Al2O3，第二(中间)层212可为HfAlO3，且第三层214可为HfO2(其具有相对低的带隙)。在电荷阻断层206的一示范性二层实施例中，第一层(最接近电荷存储层204)可为SiO2，且第二层可为HfO2，其具有相对高的介电常数(用于有效的电荷阻断)和低带隙。如上文所描述，控制介电层208可为例如Al2O3或SiO2等材料。
在一示范性实施例中，电荷阻断层206可经掺杂。举例来说，电荷阻断层206可掺杂有例如稀土金属、过渡金属、硅、氧或氮等掺杂剂材料。根据一个示范性实施例，电荷阻断层206可为Hf1-xSixO2-yNy。可通过后沉积氮化处理而引入氮。举例来说，Hf1-xSixO2层可在含有NH3、N2O或NO的环境中退火以形成Hf1-xSixO2-yNy层。
在一示范性实施例中，电荷阻断层206经形成为相对较薄(例如小于约10nm，例如小于约5nm，例如小于约2nm)，以减少电子被电荷阻断层206的高介电材料捕集。优选地，电荷阻断层206具有足以确保大体均匀覆盖下伏层的厚度。举例来说，电荷阻断层206可为至少0.1nm厚。优选地，电荷阻断层206为至少0.5nm厚。
图6展示根据一示范性实施例的栅极堆叠120″的另一横截面图。除在图6中栅极堆叠120″进一步包括形成于控制介电层208上的第二电荷阻断层402外，图6中的栅极堆叠120″的配置大体类似于图2。在图6中，栅极触点118形成于第二电荷阻断层402上。在一示范性实施例中，第二电荷阻断层402由例如Al2O3、HfO2、ZrO2、Hf1-xAlxOy(其中x为在0与1之间的正数，且y为正数，例如HfAlO3、Hf1-xSixO2、Hf1-xSixO2-yNy等)等高k介电材料形成。第二电荷阻断层402可由上文针对第一电荷阻断层206所述的材料中的任一者形成，且可以类似方式(例如以单层配置(均匀材料或材料梯度)或多层配置)配置。
根据第二电荷阻断层402包括组成梯度的一示范性实施例，第二电荷阻断层402可包含介电材料，且介电材料的至少一个成分的量可在电荷阻断层402的厚度上变化。优选地，介电材料为高k介电材料。成分的量可在第二电荷阻断层402的厚度上线性地、非线性地或步进地变化。优选地，所述成分的量在控制介电层208附近处为最小且在第二电荷阻断层402的厚度上增加。所述成分可为元素或化合物。举例来说，所述成分可为铪或氧化铪。
根据一示范性实施例，具有组成梯度的第二电荷阻断层402由多成分介电材料形成。举例来说，第二电荷阻断层402可由例如HfxAl1-xOy、HfxSi1-xOy、ZrxSi1-xOy、BaxSr1-xTiOy或AlxZr1-xOy等多成分氧化物形成。根据一示范性实施例，多成分介电材料可包括所述成分(例如，Hf)和第二成分，且所述成分与所述第二成分的比率可在第二电荷阻断层402的厚度上变化。多成分介电材料可包括氮。举例来说，根据一示范性实施例，多成分介电材料可为HfxSi1-xO2-yNy。具有组成梯度的第二电荷阻断层402可安置于控制介电层208与存储器装置100的栅极触点118之间，或安置于电荷存储层204与控制介电层208之间。
电荷阻断层206与402(其夹住控制介电层208)可有效地阻断电荷输送穿过控制介电层208。举例来说，第一电荷阻断层206(例如，HfO2)可在编程操作期间阻断从电荷存储层204到栅极触点118的电子流。第二电荷阻断层402(例如，HfO2)可在擦除操作期间阻断从栅极触点118到电荷存储层204的电子流。另外，第一电荷阻断层206和/或第二电荷阻断层402可具有其它功能。在一示范性实施例中，第一电荷阻断层206和第二电荷阻断层402的厚度较薄，例如小于10nm，例如小于5nm。
第一电荷阻断层206和第二电荷阻断层402的另一优点在于：尽管高k介电层自身可具有陷阱，但是第一电荷阻断层206和第二电荷阻断层402可被制得非常薄(例如小于约4nm，例如小于2nm)以减少电荷陷阱的总量，同时有效地阻断电流流动。此外，第二电荷阻断层402邻近于栅极触点118而定位。因此，即使在第二电荷阻断层402中捕集相较大量的电荷，对平带电压的影响仍与第二电荷阻断层402到栅极触点118的距离成比例，所述距离为最小(因为其可彼此直接邻近(接触))。
图6的实施例(其中第一电荷阻断层206和第二电荷阻断层402为HfO2，且控制介电层208为Al2O3)的一些其它示范性优点包括：
(1)可实现存储器编程/擦除窗的增强。如本文所使用，编程/擦除(P/E)窗为编程状态的阈值状态与擦除状态的阈值状态之间的电压差。通过栅极堆叠120″，可使用12.8V或更大的P/E窗口来擦除(例如，直到-6V)存储器装置100。在示范性实施例中，P/E窗口可在从约8V到约16V的范围中(例如，在约9V到约14V、约10V到约13V的范围中或具有约9V、约10V、约11V、约12V或约13V的值)。在+/-20V的P/E界限内将隧穿介电层202缩放到6nm的情况下，P/E窗口可大达14.2V，接近例如3位或甚至4位存储器单元的多态存储器电压要求；
(2)在100,000次P/E循环后P/E窗口可不展示显著漂移；以及
(3)电荷可在12V的P/E窗口下保留于电荷存储层204中，且更重要地，100,000次P/E循环可能不会降低电荷保留特性。
在存储器装置100的一些示范性实施例中，电荷存储层204为单一连续区。举例来说，图7展示具有平坦、连续配置的电荷存储层204的平面图。举例来说，电荷存储层204可由硅(或多晶硅)、金属等的连续膜形成。在此配置中，如果连续区的单点击穿且开始失去电荷，则整个区可失去其电荷，从而使存储器装置100失去其编程状态。然而，一些实施例可提供对此问题的某种防护。举例来说，图8展示根据一示范性实施例的具有非连续配置的电荷存储层204的平面图。在图8的实例中，电荷存储层204包含多个纳米粒子802。因为电荷存储层204的纳米粒子802各自单独地存储电荷且彼此绝缘，所以即使单一纳米粒子失去电荷，此也将不大可能影响电荷存储层204的剩余纳米粒子。使用将电荷存储于局部化电荷陷阱区中的基于不导电氮化物的电荷存储层可获得相同的优点。因此，根据本发明的并入有电荷存储层204的存储器装置与常规存储器装置相比可在极长的时间内维持恒定的编程状态。
在一示范性实施例中，纳米粒子802为电隔离纳米晶体。纳米晶体为彼此电隔离的导电材料的较小簇或晶体。一般来说，纳米晶体具有约100nm或更小的微晶大小。将纳米晶体用于电荷存储层204的一个优点在于其并不形成连续膜，且因此由纳米晶体形成的电荷存储层自隔离。因为纳米晶体形成非连续膜，所以电荷存储层可经形成而不必担心一个单元层级的电荷存储媒介与直接位于上方或下方的(即，垂直邻近)邻近单元的电荷存储媒介短路。将纳米晶体用于电荷存储层的又一优点在于其可经历比连续膜电荷存储层少的电荷泄漏。
纳米晶体可由导电材料形成，导电材料例如为钯(Pd)、铱(Ir)、镍(Ni)、铂(Pt)、金(Au)、钌(Ru)、钴(Co)、钨(W)、碲(Te)、铼(Re)、钼(Mo)、铁铂合金(FePt)、钽(Ta)、氮化钽(TaN)等。此些材料一般具有比许多半导体(例如，硅)高的功函数(例如，约4.5eV或更高)，这是多电子存储所需的。所述材料也可具有较高熔点(其允许较高的热预算)，具有较长保留时间且具有高密度的正电荷存储状态与负电荷存储状态。
用于形成纳米晶体的方法为此项技术中众所周知的，例如，如2006年8月18日申请的第11/506,769号美国申请案中所揭示，其揭示内容以全文引用的方式并入本文中。可通过物理气相沉积(PVD)或原子层沉积(ALD)而形成金属纳米晶体电荷存储层，其中首先将薄膜沉积于衬底表面上(例如，通过使用PVD的溅镀)且接着在高温(例如，约摄氏900度或更高)下退火并持续较短时间(例如，约10秒)以聚结纳米级的金属粒子。可通过使经溅镀的金属层的厚度、退火温度和退火时间、压力和周围气体物质等变化来控制金属粒子的均匀性和大小。当硅纳米晶体用于电荷存储层204中时，可通过例如CVD(如(例如)第6,297,095号美国专利中所描述，所述专利以全文引用的方式并入本文中)等工艺而形成硅纳米晶体。电荷存储层204可包括通过例如旋涂、喷涂、印刷、化学自组装等方法而沉积于隧穿介电层202上的预先形成的胶状金属或半导体量子点。举例来说，在每一者以全文引用的方式并入本文中的第6,586,785号美国专利、第11/147,670号美国申请案和第11/495,188号美国申请案中描述了此些工艺。
另外，替代在存储器装置100中包括用于电荷存储的电介质隔离的电荷存储层，可使用形成于栅极堆叠的介电堆叠中的不导电捕集层。举例来说，电荷存储媒介可为介电堆叠，其包含邻近于沟道区114的第一氧化物层(例如，隧穿介电层202)、邻近于第一氧化物层的不导电氮化物层和邻近于氮化物层且邻近于栅极触点118的第二氧化物层。此介电堆叠有时被称为ONO堆叠(即，氧化物-氮化物-氧化物)堆叠。第二氧化物层可被栅极堆叠120、120′或120″中的一者取代以改进传统ONO堆叠的性能。如果需要，则可使用例如含H+氧化膜的其它合适的电荷捕集介电膜。
示范性实施例
在一示范性实施例中，电荷存储层204包括金属点，电荷阻断层206为HfO2，且控制介电层208为Al2O3。图9A展示电荷阻断层206(HfO2)与控制介电层208(Al2O3)的组合控制电介质的能量(eV)对厚度(nm)的仿真曲线图900。图9B展示电流(A/cm2)对电场(V/cm)的仿真曲线图920。所述曲线图包括仅包括HfO2的组合控制电介质的曲线902，和仅包括Al2O3的组合控制电介质的曲线904。对于曲线902与曲线904两者，未指示障壁降低。图9A和图9B中的数据展示在金属与Al2O3的界面处包括HfO2的薄层可使电子隧穿电流减少许多数量级。即使HfO2层为小于1nm厚也是如此。
图10A-10C展示关于类似于图2所示的栅极堆叠120的示范性栅极堆叠的曲线图1000、1010和1020。如图10B所示，对于总共13V的P/E窗口，擦除电压为约-3.7V且编程电压为约9.3V。
图11A和图11B展示类似于图6所示的栅极堆叠120″的示范性栅极堆叠的编程电压和擦除电压的曲线图1100、1120。在此实例中，电荷存储层204由量子点形成，第一电荷阻断层206由具有4nm厚度的HfO2形成，控制介电层208由12nm厚的Al2O3形成，且第二电荷阻断层402由4nm厚的HfO2形成。如由图11A和图11B中的数据所指示，P/E线性窗口为约11.39V。
图11C和图11D分别展示类似于图6所示的栅极堆叠120″的示范性栅极堆叠的编程电压和擦除电压的曲线图1130和1140。在此实例中，电荷存储层204由量子点形成，第一电荷阻断层206由具有4nm厚度的HfO2形成，控制介电层208由12nm厚的Al2O3形成，且第二电荷阻断层402由8nm厚的HfO2形成。如由图11C和图11D中的数据所指示，P/E线性窗口为约12.76V。
在另一示范性实施例中，存储器装置的栅极堆叠可包括作为电荷存储层的氮化物层、作为控制介电层的Al2O3层和作为电荷阻断层的例如HfO2等含铪化合物。如图12所示，根据此实施例，电荷阻断层206可形成于控制介电层208上方且邻近于控制栅极118。如上文所述，栅极堆叠可包括一个(或一个以上)其它电荷阻断层，例如在控制介电层下方且邻近于氮化物层的电荷阻断层。图13展示擦除时间(x轴)对平带电压(y轴)的图表1300，其中将不具有一个(或一个以上)电荷阻断层的常规栅极堆叠(参考数字1304)与上文所描述的将氮化物层用作电荷捕集层并使用邻近于控制介电层(例如，Al2O3)而形成的电荷阻断层(例如，HfO2)的改进的栅极堆叠(参考数字1302)进行比较。图14展示使用由图13中参考数字1302表示的改进的栅极堆叠的情况下将编程和擦除循环的数目(x轴)与平带电压(y轴)进行比较的图表1400。图14展示使用改进的栅极堆叠的情况下室温电荷保留映射时间(x轴)对平带电压(y轴)的图表。
如图13中首先展示，与仅包括Al2O3控制介电层而不具有电荷阻断层的常规栅极堆叠1304相比，使用包含形成于控制介电层(例如，Al2O3)上的电荷阻断层(例如，HfO2)与氮化物电荷捕集层的改进的栅极堆叠1302展示存储器P/E窗口(例如，约2伏或更大)的增强。具有改进的栅极堆叠的此存储器装置具有总共大于约8伏的P/E窗口，据信所述P/E窗口为在将氮化物层用作电荷捕集层的情况下迄今为止在文献中报告的最高P/E窗口。另外，如图14的曲线图1400中所示，在使用改进的栅极堆叠实施例情况下，在100,000次P/E循环后，P/E窗口并未展示显著漂移。而且，如图15的曲线图1500中所示，在使用改进的栅极堆叠情况下，在大于8V的P/E窗口下电荷被保留，且100,000次P/E循环并未降低存储器装置的电荷保留特性。
在另一示范性实施例中，电荷阻断层206为HfO2且控制介电层208为SiO2。图16A展示各种介电层的能量(eV)对厚度(nm)的仿真曲线图1600，包括单独SiO2(数据线1602)、单独HfO2(数据线1604)和HfO2与SiO2的组合(数据线1606、1608、1612、1614)。图16B展示相同介电层的福勒-诺德汉姆(Fowler-Nordheim)隧穿电流密度(A/cm2)对电场(V/cm)的仿真曲线图1610。计算出的数据展示在导体(例如，具有功函数4.8eV的金属)与SiO2之间的界面处包括HfO2的薄层可将电子隧穿减少若干数量级。
在另一示范性实施例中，电荷阻断层206为HfxSi1-xO2且Hf的量(x)在电荷阻断层的厚度(z)上变化，如图17A的曲线图1700中所示。在此图中，Hf的量以非线性方式远离界面(z＝0)而减少。用以抑制电子隧穿的电荷阻断层的最佳组成和厚度取决于电场强度。对于20MV/cm的电场强度(Esio2)而言，数据是最佳的。图17B展示与HfO2层和SiO2层的障壁高度相比，变化的Hf含量的HfxSi1-xO2层的障壁高度(eV)对距界面的距离(z)的仿真曲线图1710。类似地，图17C展示对于变化的Hf含量的HfxSi1-xO2层，介电常数(ε)在层(z)上的变化的仿真曲线图1720。还展示HfO2层和SiO2层的介电常数。通过参考数字1702、1704和1706来分别表示HfxSi1-xO2、HfO2和SiO2的数据线。
图18中的曲线图1800展示对于给定电场强度，HfxSi1-xO2层的最佳Hf含量(x)如何根据电压而变化。
图19A的曲线图1900展示在以下组成：HfxSi1-xO2/SiO2/HfxSi1-xO2的电荷阻断层/控制介电层/电荷阻断层结构上对于各种电场强度的最佳Hf含量(x)。数据线1902、1904、1906和1908分别对应于15MV/cm、20MV/cm、25MV/cm和30MV/cm的电场强度。对于7nm的等效氧化物厚度(EOT)，在20MV/cm的电场强度下，最佳薄膜组成大致为Hf2/3Si1/3O2(4.5nm)/SiO2(5nm)/Hf2/3Si1/3O2(4.5nm)。
图19B的曲线图1910展示对于与图19A中相同的层结构和组成且还对于SiO2、HfO2和对于HfO2(4nm)/SiO2(5.4nm)/HfO2(4nm)(分别为数据线1912、1914和1916)，福勒-诺德汉姆(Fowler-Nordheim)隧穿电流密度根据电场强度而变化。可通过使用组成上分级的电介质作为电荷阻断层而将隧穿电流减少超过两个数量级。数据展示可在等于SiO2中的2.5×107V/cm的电场强度的电场强度下将隧穿电流维持在小于约10-4A/cm2。因此，通过使用经优化的电荷阻断层，存储器装置的总的动态线性范围可扩展到±10V与Vg～±25V。
图19C和19D的曲线图1920和1930分别展示对于上文提及的层结构和组成，针对各种电场强度所计算的能带图。
先前的图中呈现的各种数据是使用文泽尔-克莱姆斯-布里娄因(Wentzel-Kramers-Brillouin(WKB))近似而计算的，其中ψ(x)表示隧道障壁中的波函数且k(z)表示波向量的虚部：
ψ ( x ) ~ exp [ - ∫ 0 k ( z ) = 0 k ( z ) dz ]
Figure A20078004678900222
为使隧穿电流ψ(x)最小化，使
Figure A20078004678900223
最大化。
Figure A20078004678900224
Figure A20078004678900231
因此，对于每一V(z)，使
Figure A20078004678900232
最大化。对于包括成分A和B的材料M，其中x表示A的比例且(1-x)为B的比例，例如，M＝x×A+(1-x)×B，可通过线性叠加而获得所需的材料常数。举例来说，可从ε＝x×εA+(1-x)xεB获得材料M的介电常数ε。可从meff＝x×meff，A+(1-x)×meff，B获得材料M的有效质量meff。可从
Figure A20078004678900233
Figure A20078004678900234
获得电子亲和力
Figure A20078004678900235
EF为费米(Fermi)能。
据信上述计算程序对于预测本文所描述的介电层、栅极堆叠和/或存储器装置的特性(behavior)是有用的；然而，此计算程序不应用于限制本发明的范围。
多态存储器实施例
存储器装置可具有任何数目的存储器单元。在常规单位存储器单元中，存储器单元假定两个信息存储状态中的一者，“导通”状态或“断开”状态。“导通”或“断开”的双值条件(binary condition)界定信息的一个位。结果，能够存储数据的n个位的常规存储器装置要求(n)个单独的存储器单元。
可使用每单元存储器装置单一位的方式存储的位的数目取决于存储器单元的数目。因此，增加存储器容量要求含有更多存储器单元的较大裸片大小，或使用改进的光刻技术来产生较小的存储器单元。较小的存储器单元允许在单一裸片的给定区域内放置更多存储器单元。
单位存储器单元的替代方案为多位或多态存储器单元，其可存储数据的一个以上位。可通过产生具有多个不同阈值电压电平(Vt1-n)的存储器单元来生产多位或多态快闪存储器单元，如(例如)以全文引用的方式并入本文中的第5,583,812号美国专利中所描述。每一不同阈值电压电平(Vt1-n)对应于一组数据位的一值，其中位的数目表示可存储于多态存储器单元中的数据量。因此，多个二进制数据位可存储于同一存储器单元中。
可存储于多态存储器单元中的每一二进制数据值对应于一阈值电压值或值的范围，多态存储器单元在所述范围内传导电流。多态存储器单元的多个阈值电压电平彼此分离足够的量，使得可以明确的方式编程或擦除多态存储器单元的电平。被编程到存储器单元中的数据与单元的阈值电压电平之间的特定关系取决于多态存储器单元所采用的数据译码方案。
在编程多态存储器单元中，在足够的时间周期内施加编程电压以将足够电荷存储于电荷存储层中，从而将多态存储器单元的阈值电压移动到所要电平。此电平表示多态存储器单元的对应于被编程到多态存储器单元中的数据的编码的状态。
根据各种示范性实施例，可通过电隔离的纳米粒子(例如图8中所示)或例如图7中所示的连续或不连续金属(或硅)层而将多态存储器单元/装置的多个阈值电压电平提供于电荷存储层204中。
在多位存储器单元的另一实施例中，如(例如)以全文引用的方式并入本文中的第5,768,192号美国专利中所描述，将电荷存储于存储器单元的靠近装置的源极区和漏极区的相对侧上的两个物理上不同的区域中的不导电电荷捕集层(例如，氮化物层)中。通过显影单元中的对称和可互换的源极区和漏极区，产生两个非相互作用的物理上不同的电荷存储区，其中每一区域物理上表示信息的直接映像到存储器阵列的一个位且每一单元借此含有信息的两个位。单元的编程是在正向方向上执行，编程包括利用热电子注射将电荷注射到栅极内的电荷捕集材料中并持续足够的持续时间，使得电荷变得被不对称地捕集于电荷捕集材料中，电荷经注射直到栅极的阈值电压达到预定电平为止。接着在相反方向上读取单元，从相反方向编程单元。如(例如)以全文引用的方式并入本文中的第2004/0130941号美国申请公开案中所描述，此类型的多位存储器单元也可扩展到将离散金属纳米晶体用作电荷存储媒介的电荷存储层存储器装置。
本发明人还已发现，可使用胶状金属纳米晶体(例如，如第6,586,785号美国专利和第11/147,670号和第11/495,188号美国申请案中所描述)来实现使用如上文所描述的不对称电荷存储的多位存储。严格控制此些胶状金属点(例如，在使用PVD或CVD的其它经沉积纳米晶体上)的大小和均匀性具有以下优点：在选择性地对靠近装置的源极和/或漏极的纳米晶体的一小部分充电以产生充电不对称时，通过使邻近点之间的横向电荷传导最小化而放宽对阈值范围(threshold spread)的要求。
本文所描述的装置和方法的使用的显著特征在于：通过使用(例如)用于产生如本文所描述的多态存储器的常规技术中的任一者，其可实现多个位在单一装置中的可靠存储。使用经由例如多电平接近等上述方法而实现的多位存储的常规快闪存储器遭受对阈值范围的控制的严格要求。然而，本示范性实施例可通过提供较大的编程/擦除窗口(约(例如)8伏或更大，或12伏或更大)、增加的编程/擦除速度和良好的电荷保留而克服常规快闪存储器装置的许多限制。此可允许各种阈值电压状态彼此之间的较大分离，使得可以明确的方式编程或擦除多态存储器单元的电平。
本实施例也可进一步通过(例如)将电荷存储于电荷存储层中的两个不同存储位置的每一者中并进一步添加使用(例如)如上文所描述的多电压阈值电平将不同量或电荷状态存储于两个位置的每一者中的能力而实现每单元多个位(例如，三个或三个以上(例如，四个)位)的存储。电荷存储层可为(例如)纳米晶体层或不导电氮化物层，如上文所描述。通过将四个不同量的电荷存储于每一位置，存储器装置可借此存储电荷的4×4＝16个不同组合，从而等于每单元提供四个位。在不损害电荷保留的情况下由本文所描述的教示提供的编程/擦除窗口的增强可通过提供存储媒介中的电荷的注射和检测的较大灵活性和对阈值范围的放宽要求而进一步实现多位存储能力。
可根据众所周知的半导体制造技术来组装本文所描述的示范性实施例。图20展示提供用于形成电子装置(例如，存储器装置)的示范性程序的流程图2000。流程图2000是出于说明的目的而提供，但不意欲为限制性的。所属领域的技术人员基于以下论述将了解其它结构和操作实施例。没有必要一定以所示的次序来遵循流程图2000的程序。
流程图2000开始于在衬底中形成源极区(2002)。举例来说，如图1所示，源极区112可形成于衬底102中。可根据常规掺杂或其它技术而形成源极区112。此外，在一示范性实施例中，源极触点104可根据常规沉积或其它技术而形成于源极区112上。
接下来，漏极区可形成于衬底中(2004)。举例来说，如图1所示，漏极区116可形成于衬底102中。可根据常规掺杂或其它技术而形成漏极区116。此外，在一实施例中，漏极触点106可根据常规沉积或其它技术而形成于漏极区116上。
隧穿介电层可形成于衬底上(2006)。举例来说，如图2和图6所示，隧穿介电层202可形成于衬底102的沟道区114上。可根据常规氧化物生长或其它技术而形成隧穿介电层202。
电荷存储层可形成于隧穿介电层上(2008)。举例来说，如图2和图6所示，电荷存储层204可形成于隧穿介电层202上。在一示范性实施例中，电荷存储层204直接形成于隧穿介电层202上。在另一实施例中，电荷存储层204形成于隧穿介电层202上所形成的中间层(例如，图3所示的障壁层302)上。
电荷存储层204可为金属或半导体材料层(连续或不连续)或粒子层，例如上文进一步描述的。可通过沉积技术而形成电荷存储层204，所述沉积技术例如为物理气相沉积(PVD)、化学气相沉积(CVD)、电化学沉积(ECD)、分子束外延法(MBE)、原子层沉积(ALD)或本文在别处描述或另外已知的其它技术。
电荷阻断层可形成于电荷存储层上(2010)。举例来说，如图2和图6所示，电荷阻断层206形成于电荷存储层204上。可根据本文在别处描述或另外已知的任何沉积技术(例如通过原子层沉积)而形成电荷阻断层206。在一示范性实施例中，如上文所描述，电荷阻断层206可被掺杂。此外，在另一示范性实施例中，如上文所描述，电荷阻断层206可形成为梯度或形成为具有多层。
原子层沉积可特别适于形成包括组成梯度或多层的电荷阻断层206。举例来说，为了形成包含具有浓度在电荷阻断层206的厚度上变化的成分的介电材料的电荷阻断层206，可使用第一化学物质的第一前驱体来沉积介电材料的一个或一个以上第一单层，且接着可使用第二化学物质的第二前驱体来沉积介电材料的一个或一个以上第二单层，且接着可使用第三化学物质的第三前驱体来沉积介电材料的一个或一个以上第三单层，等等。换句话说，可使用不同前驱体来实行一个或一个以上单层的连续沉积，以形成包括组成梯度或多层的电荷阻断层206。还构想起初可沉积均匀组成的电荷阻断层206且接着可采用快速热退火(RTA)来实现成分分级层的效果。
控制介电层可形成于电荷阻断层上(2012)。举例来说，如图2和图6所示，控制介电层208形成于电荷阻断层206上。可根据本文别处所描述或另外已知的任何沉积技术(例如通过原子层沉积)而形成控制介电层208。
第二电荷阻断层可形成于控制介电层上(2014)。如图6所示，第二电荷阻断层402形成于控制介电层208上。可根据本文别处所描述或另外已知的任何沉积技术(例如原子层沉积)而形成第二电荷阻断层402。在一实施例中，以类似于第一电荷阻断层206的方式，可掺杂第二电荷阻断层402。此外，在一实施例中，以类似于第一电荷阻断层206的方式，可将第二电荷阻断层402形成为梯度或形成为具有多层。
没有必要在所有实施例中均形成第二电荷阻断层402。举例来说，图2展示不包括第二电荷阻断层的栅极堆叠120。在另一实例中，如图11所示，栅极堆叠120可包括控制介电层208上的电荷阻断层206，且可不形成第二电荷阻断层。
控制栅极可形成于栅极堆叠上(2016)。举例来说，如图2所示，栅极触点118形成于栅极堆叠120的控制介电层208上。如图6所示，栅极触点118形成于栅极堆叠120″的第二电荷阻断层402上。可根据常规沉积技术或其它技术而将栅极触点118形成于栅极堆叠120和120″上。
本文已描述改进的电子装置(例如可具有增强特性的存储器装置)的方法、系统和设备，增强特性包括增加的电荷保留、增强的存储器编程/擦除窗口、改进的可靠性和稳定性与单一或多态(例如，两个、三个或四个位)操作的可行性。
已揭示非易失性存储器装置中的多层控制电介质(例如，双层或三层控制电介质)的使用。多层控制电介质可在其中包括高k介电材料(例如，氧化铝(Al2O3)、氧化铪(HfO2)和/或氧化铝铪(HfAlOx，其中x为正整数，例如，1、2、3、4等)的混合膜)的组合。
已描述用于存储器装置的双层控制介电层，包括(例如)Al2O3的控制介电层和HfO2(或Hf1-xAlxOy，其中x为0与1之间的正数，且y为正数，例如，HfAlO3)的电荷阻断层。HfO2层可提供在存储器装置的编程操作期间用以阻断电子流从电荷存储层流动到控制栅极的有效电荷阻断层。
还已揭示用于存储器装置的双层控制介电层，包括(例如)Al2O3的控制介电层以及控制电介质与控制栅极之间的含铪化合物(例如，HfO2)的层。HfO2层可在擦除操作期间抑制来自存储器装置的控制栅极的可导致大的过擦除电压的隧穿电流。
还已揭示用于存储器装置的双层控制介电层，包括(例如)Al2O3的控制介电层和控制电介质与电荷存储层之间的含铪化合物(例如，HfO2)的层。HfO2层可在编程操作期间抑制从存储器装置的电荷存储层到控制栅极的隧穿电流。
还已描述存储器装置的三层控制介电层。举例来说，三层控制介电层可包括邻近于装置的电荷存储层的例如HfO2(或Hf1-xAlxOy，其中x为0与1之间的正数，且y为正数，例如，HfAlO3)等第一含铪化合物层、邻近于存储器装置的控制栅极的例如HfO2等第二含铪化合物层和在第一HfO2层与第二HfO2层之间的Al2O3层。第二HfO2层可在存储器装置的擦除操作期间阻断从控制栅极到电荷存储层的电子流。
电荷阻断层的单层或双层的厚度可被保持得非常薄，同时仍有效地阻断电流。举例来说，在一实施例中，所述厚度小于约10nm，例如小于约5nm，例如小于约4nm。在另一实例实施例中，所述厚度小于约2nm。优选地，所述厚度大于约0.1nm。
此双层或三层控制电介质的使用可提供实现极大编程/擦除窗口(例如，约至少8伏或更大，例如约9伏，例如约10伏，例如约11伏，例如约12伏或更大)的意外结果，同时仍提供良好的电荷保留和编程/擦除速度，其对于制造缩放到较小节点大小的可靠多位/单元存储器装置是重要的。此外，电荷阻断层可在编程、擦除和读取操作期间显著地减少流过控制电介质的电流量，此可使得快闪存储器装置能够在操作电压无显著漂移的情况下经受大量的编程/擦除循环。
在示范性实施例中，各种高k介电材料(例如，Gd2O3、Yb2O3、Dy2O3、Nb2O5、Y2O3、La2O3、ZrO2、TiO2、Ta2O5、SrTiO3、BaxSr1-xTiO3、ZrxSi1-xOy、HfxSi1-xOy、HfxSi1-xO2-yNy、AlxZr1-xO2或Pr2O)可(例如)用于电荷阻断层。
本文还已描述在电荷阻断层的厚度上包括组成梯度的电荷阻断层。举例来说，电荷阻断层可由介电材料制成，且介电材料的至少一个成分的量可在电荷阻断层的厚度上变化。举例来说，所述成分可为铪或氧化铪。根据一示范性实施例，具有组成梯度的电荷阻断层可由多成分氧化物(例如，HfxAl1-xOy、HfxSi1-xOy、ZrxSi1-xOy、BaxSr1-xTiOy和AlxZr1-xOy)形成。根据一示范性实施例，多成分氧化物可包括氮(例如，HfxSi1-xO2-yNy)。具有组成梯度的电荷阻断层可安置于电荷存储层与控制介电层之间，或在控制介电层与存储器装置的栅极触点之间。根据一些示范性实施例，栅极堆叠可包括第一电荷阻断层与第二电荷阻断层两者。如本文中所描述，一个电荷阻断层或两个电荷阻断层可具有组成梯度。
结尾
虽然上文已描述本发明的各种实施例，但应了解，仅以实例而非限制的方式来呈现所述实施例。所属领域的技术人员将了解，在不脱离本发明的精神和范围的情况下，可在其中作出形式和细节方面的各种改变。因此，本发明的广度和范围不应受上述示范性实施例中的任一者限制，而应仅根据所附权利要求书和其均等物来界定。
权利要求书(按照条约第19条的修改)
1.一种存储器装置的栅极堆叠，所述栅极堆叠包含：
电荷存储层，其包含局部化的电荷陷阱且在隧穿介电层上；
第一介电层，其具有第一介电常数且在所述电荷存储层上；
第二介电层，其具有第二介电常数且在所述第一介电层上，且安置成邻近于所述存储器装置的栅极触点，所述第二介电常数高于所述第一介电常数。
2.根据权利要求1所述的栅极堆叠，其中所述电荷存储层包含氮化物层。
3.根据权利要求1所述的栅极堆叠，其中所述第一介电层具有约15nm或更小的厚度且所述第二介电层具有约10nm或更小的厚度。
4.根据权利要求1所述的栅极堆叠，其中所述第一介电层的厚度不大于所述第二介电层的厚度的约200％。
5.根据权利要求1所述的栅极堆叠，其中所述第二介电层包含铪。
6.根据权利要求5所述的栅极堆叠，其中所述第二介电层包含选自由以下各物组成的群组的含铪化合物：HfO2、HfAlO3、HfSiO2、Hf1-xAlxOy、Hf1-xSixOy、Hf1-xSixO2-yNy，其中x为在0与1之间的正数，且y为正数。
7.根据权利要求1所述的栅极堆叠，其中所述第一介电层包含Al2O3且所述第二介电层包含HfO2。
8.根据权利要求1所述的栅极堆叠，其中所述第一介电层包含SiO2且所述第二介电层包含HfO2。
9.根据权利要求1所述的栅极堆叠，其中所述第二介电层的所述第二介电材料的至少第一成分的量以预定方式在其厚度上变化。
10.根据权利要求9所述的栅极堆叠，其中所述第二介电材料包括所述第一成分和第二成分，且所述第一成分与所述第二成分的比率以预定方式在所述第二介电层的所述厚度上变化。
11.根据权利要求1所述的栅极堆叠，其中所述第二介电层包含多个层。
12.根据权利要求1所述的栅极堆叠，其中所述栅极触点包含金属。
13.根据权利要求12所述的栅极堆叠，其中所述栅极触点包含TaN。
14.根据权利要求1所述的栅极堆叠，其中所述存储器装置具有大于约8伏特的编程/擦除窗口。
15.根据权利要求14所述的栅极堆叠，其中所述存储器装置具有大于约9伏特的编程/擦除窗口。
16.根据权利要求15所述的栅极堆叠，其中所述存储器装置具有大于约10伏特的编程/擦除窗口。
17.根据权利要求1所述的栅极堆叠，其中穿过所述第一介电层的隧穿电流在等于SiO2中的2.5×107V/cm的电场强度的电场强度下小于约10-4A/cm2。
18.一种存储器装置的栅极堆叠，其包含：
隧穿介电层；
电荷存储层，其包含多个纳米晶体且在所述隧穿介电层上；
第一介电层，其包含具有第一介电常数的第一介电材料且在所述电荷存储层上；
第二介电层，其包含具有第二介电常数的第二介电材料且在所述第一介电层上；以及
第三介电层，其包含具有第三介电常数的第三介电材料且在所述第二介电层上，
其中所述第一介电常数和第三介电常数大于所述第二介电常数。
19.根据权利要求18所述的栅极堆叠，其中所述第一介电层包含铪。
20.根据权利要求19所述的栅极堆叠，其中所述第一介电层包含选自由以下各物组成的群组的含铪化合物：HfO2、HfAlO3、HfSiO2、Hf1-xAlxOy、Hf1-xSixOy、Hf1-xSixO2-yNy，其中x为在0与1之间的正数，且y为正数。
21.根据权利要求18所述的栅极堆叠，其中所述第二介电层包含Al2O3和SiO2中的一者。
22.根据权利要求18所述的栅极堆叠，其中所述第三介电层包含铪。
23.根据权利要求22所述的栅极堆叠，其中所述第三介电层包含选自由以下各物组成的群组中的含铪化合物：HfO2、HfAlO3、HfSiO2、Hf1-xAlxOy、Hf1-xSixOy、Hf1-xSixO2-yNy，其中x为在0与1之间的正数，且y为正数。
24.根据权利要求18所述的栅极堆叠，其中所述第二介电层包含Al2O3且所述第一介电层和第三介电层包含HfO2。
25.根据权利要求18所述的栅极堆叠，其中所述第二介电层包含SiO2且所述第一介电层和第三介电层包含HfO2。
26.根据权利要求18所述的栅极堆叠，其中所述第一介电层的所述第一介电材料的至少第一成分的量以预定方式在其厚度上变化。
27.根据权利要求26所述的栅极堆叠，其中所述第一介电材料包括所述第一成分和第二成分，且所述第一成分与所述第二成分的比率以预定方式在所述第二介电层的所述厚度上变化。
28.根据权利要求18所述的栅极堆叠，其中所述第三介电层的所述第三介电材料的至少第一成分的量以预定方式在其厚度上变化。
29.根据权利要求28所述的栅极堆叠，其中所述第三介电材料包括所述第一成分和第二成分，且所述第一成分与所述第二成分的比率以预定方式在所述第三介电层的所述厚度上变化。
30.根据权利要求18所述的栅极堆叠，其中所述第二介电层的厚度不大于所述第一介电层和第三介电层中的每一者的厚度的约200％。
31.根据权利要求18所述的栅极堆叠，其进一步包含在所述第三介电层上的栅极触点，其中所述栅极触点包含金属。
32.根据权利要求31所述的栅极堆叠，其中所述栅极触点包含TaN。
33.根据权利要求18所述的栅极堆叠，其中所述存储器装置具有大于约8伏特的编程/擦除窗口。
34.根据权利要求18所述的栅极堆叠，其中所述存储器装置具有大于约9伏特的编程/擦除窗口。
35.根据权利要求34所述的栅极堆叠，其中所述存储器装置具有大于约10伏特的编程/擦除窗口。
36.根据权利要求18所述的栅极堆叠，其中穿过所述第一介电层的隧穿电流在等于SiO2中的2.5×107V/cm的电场强度的电场强度下小于约10-4A/cm2。
37.根据权利要求18所述的栅极堆叠，其中所述纳米晶体包含金属。
38.根据权利要求37所述的栅极堆叠，其中所述纳米晶体包含选自由以下各物组成的群组的金属：钌、镍、铂和钯。
39.一种用于形成存储器装置的方法，其包含：
在衬底上形成隧穿介电层；
在所述隧穿介电层上形成包含局部化的电荷陷阱的电荷存储层；
在所述电荷存储层上形成包含第一介电常数的第一介电层；
在所述第一介电层上形成包含第二介电常数的第二介电层，所述第二介电常数高于所述第一介电常数；以及
在所述第二介电层上形成栅极触点。
40.一种用于形成存储器装置的方法，其包含：
在衬底上形成隧穿介电层；
在所述隧穿介电层上形成包含多个纳米晶体的电荷存储层；
在所述电荷存储层上形成包含第一介电常数的第一介电层；
在所述第一介电层上形成包含第二介电常数的第二介电层；
在所述第二介电层上形成包含第三介电常数的第三介电层，所述第一介电常数和第三介电常数大于所述第二介电常数；以及
在所述第三介电层上形成栅极触点。

Claims (46)

1.一种存储器装置的栅极堆叠，所述栅极堆叠包含：
电荷存储层，其在介电层上；
第一介电层，其在所述电荷存储层上；
第二介电层，其包含高k介电材料且在所述第一介电层上。
2.根据权利要求1所述的栅极堆叠，其中所述电荷存储层包含局部化的电荷存储层。
3.根据权利要求2所述的栅极堆叠，其中所述局部化的电荷存储层包含多个纳米晶体。
4.根据权利要求2所述的栅极堆叠，其中所述局部化的电荷存储层包含氮化物层。
5.根据权利要求1所述的栅极堆叠，其中所述第二介电层包含比所述第一介电层的介电常数高的介电常数。
6.根据权利要求5所述的栅极堆叠，其中所述第一介电层具有约15nm或更小的厚度且所述第二介电层具有约10nm或更小的厚度。
7.根据权利要求1所述的栅极堆叠，其中所述第二介电层包含铪。
8.根据权利要求7所述的栅极堆叠，其中所述第二介电层包含选自由以下各物组成的群组的含铪化合物：HfO2、HfAlO3、HfSiO2、Hf1-xAlxOy、Hf1-xSixOy、Hf1-xSixO2-yNy，其中x为在0与1之间的正数，且y为正数。
9.根据权利要求1所述的栅极堆叠，其中所述第一介电层包含Al2O3且所述第二介电层包含HfO2。
10.根据权利要求1所述的栅极堆叠，其中所述第一介电层包含SiO2且所述第二介电层包含HfO2。
11.根据权利要求1所述的栅极堆叠，其中所述第二介电层的介电材料的至少第一成分的量以预定方式在其厚度上变化。
12.根据权利要求11所述的栅极堆叠，其中所述介电材料包括所述第一成分和第二成分，且所述第一成分与所述第二成分的比率以预定方式在所述第二介电层的所述厚度上变化。
13.根据权利要求1所述的栅极堆叠，其中所述第二介电层包含多个层。
14.根据权利要求1所述的栅极堆叠，其进一步包含邻近于所述第一介电层的第三介电层，所述第一介电层安置在所述第二介电层与第三介电层之间。
15.根据权利要求14所述的栅极堆叠，其中所述第三介电层的介电常数大于所述第一介电层的介电常数。
16.根据权利要求14所述的栅极堆叠，其中所述第三介电层安置在所述第一介电层与所述电荷存储层之间。
17.根据权利要求16所述的栅极堆叠，其中所述第三介电层包含铪。
18.根据权利要求17所述的栅极堆叠，其中所述第三介电层包含选自由以下各物组成的群组的含铪化合物：HfO2、HfAlO3、HfSiO2、Hf1-xAlxOy、Hf1-xSixOy、Hf1-xSixO2-yNy，其中x为在0与1之间的正数，且y为正数。
19.根据权利要求16所述的栅极堆叠，其中所述电荷存储层包含多个纳米晶体。
20.根据权利要求16所述的栅极堆叠，其中所述存储器装置具有大于约8伏的编程/擦除窗口。
21.根据权利要求20所述的栅极堆叠，其中所述存储器装置具有大于约9伏的编程/擦除窗口。
22.根据权利要求21所述的栅极堆叠，其中所述存储器装置具有大于约10伏的编程/擦除窗口。
23.根据权利要求16所述的栅极堆叠，其中所述第一介电层包含Al2O3且所述第二介电层和第三介电层包含HfO2。
24根据权利要求16所述的栅极堆叠，其中所述第一介电层包含SiO2且所述第二介电层和第三介电层包含HfO2。
25.根据权利要求1所述的栅极堆叠，其中所述第二介电层安置在所述第一介电层与所述存储器装置的栅极触点之间。
26.根据权利要求1所述的栅极堆叠，其中所述第一介电层的厚度不大于所述第二介电层的厚度的约200％。
27.根据权利要求1所述的栅极堆叠，其中穿过所述第一介电层的隧穿电流在等于SiO2中的2.5×107V/cm的电场强度的电场强度下小于约10-4A/cm2。
28.根据权利要求1所述的栅极堆叠，其进一步包含在所述第二介电层上的栅极触点，其中所述栅极触点包含金属。
29.一种存储器装置的栅极堆叠，所述栅极堆叠包含：
电荷存储层，其在隧穿介电层与控制介电层之间；以及
电荷阻断层，其邻近于所述控制介电层，所述电荷阻断层包含含铪化合物。
30.一种存储器装置的栅极堆叠，所述栅极堆叠包含：
电荷存储层，其在隧穿介电层与控制介电层之间；以及
介电层，其包含介电材料且邻近于所述控制介电层，其中所述介电材料的至少第一成分的量以预定方式在所述介电层的厚度上变化。
31.一种存储器装置的栅极堆叠，所述栅极堆叠包含：
电荷存储层，其在隧穿介电层与具有约5nm或更小的厚度的控制介电层之间；以及
电荷阻断层，其邻近于所述控制介电层，所述电荷阻断层包含介电材料。
32.一种存储器装置的栅极堆叠，所述栅极堆叠包含：
电荷存储层，其在隧穿介电层与控制介电层之间；
电荷阻断层，其邻近于所述控制介电层，所述电荷阻断层包含介电材料，
其中所述控制介电层的厚度不大于所述电荷阻断层的厚度的约200％。
33.一种存储器装置，其包含：
衬底，其包含源极区、漏极区和在所述源极区与所述漏极区之间的沟道区；
栅极堆叠，其在所述衬底上且邻近于控制栅极，所述栅极堆叠包含：
第一介电层，其邻近于所述控制栅极；
电荷存储层，其在所述第一介电层与隧穿介电层之间；以及
第二介电层，其包含介电材料且邻近于所述第一介电层，其中所述介电材料的至少第一成分的量以预定方式在所述第二介电层的厚度上变化。
34.一种存储器装置的栅极堆叠，其包含：
电荷存储层，其在隧穿介电层与控制介电层之间，所述控制介电层包含SiO2；以及
高k介电层，其包含高k介电材料且邻近于所述控制介电层。
35.一种存储器装置的栅极堆叠，其包含：
隧穿介电层；
电荷存储层，其位于所述隧穿介电层上方；
第一介电层，其邻近所述电荷存储层且包含具有第一介电常数的第一介电材料；
第二介电层，其邻近所述第一介电层且包含具有第二介电常数的第二介电材料；以及
第三介电层，其邻近所述第二介电层且包含具有第三介电常数的第三介电材料；
其中所述第一介电常数和第三介电常数大于所述第二介电常数。
36.一种制造用于存储器装置的栅极堆叠的方法，所述方法包含：
在隧穿介电层上形成电荷存储层；
在所述电荷存储层上形成控制介电层；
在所述控制介电层上形成包含介电材料的电荷阻断层，且使所述介电材料的至少第一成分的量在所述电荷阻断层的厚度上变化。
37.一种存储器装置，其包含：
衬底；
所述衬底的源极区；
所述衬底的漏极区；
沟道区，其在所述源极区与漏极区之间；
隧穿介电层，其在所述沟道区上；
氮化物层，其在所述隧穿介电层上；
控制介电层，其在所述氮化物层上；
电荷阻断层，其在所述控制介电层上；以及
控制栅极，其在所述电荷阻断层上。
38.一种存储器装置的栅极堆叠，其包含：
隧穿介电层；
氮化物层，其在所述隧穿介电层上；
控制介电层，其在所述氮化物层上；以及
电荷阻断层，其在所述控制介电层上。
39.一种用于形成存储器装置的方法，其包含：
在衬底上形成隧穿介电层；
在所述隧穿介电层上形成氮化物层；
在所述氮化物层上形成控制介电层；
在所述控制介电层上形成电荷阻断层；以及
在所述电荷阻断层上形成控制栅极。
40.一种快闪存储器装置的存储器单元，所述存储器单元包含：
电荷存储层；
第一介电层，其邻近于所述电荷存储层；以及
第二介电层，其邻近于所述第一介电层；
其中所述存储器单元具有大于约8伏的编程/擦除窗口。
41.一种存储器装置，其包含：
衬底，其包含源极区、漏极区和在所述源极区与所述漏极区之间的沟道区；
栅极堆叠，其在所述衬底上且邻近于控制栅极，所述栅极堆叠包含：
电荷阻断层，其在所述控制栅极与控制介电层之间；以及
电荷存储层，其在所述控制介电层与隧穿介电层之间。
42.一种存储器装置，其包含：
衬底，其包含源极区、漏极区和在所述源极区与所述漏极区之间的沟道区；
栅极堆叠，其在所述衬底上且邻近于控制栅极，所述栅极堆叠包含：
包含含铪化合物的层，其在所述控制栅极与介电层之间；
氮化物层，其在所述介电层与第二介电层之间。
43.一种存储器装置的栅极堆叠，所述栅极堆叠包含：
氮化物层，其在隧穿介电层与控制介电层之间；
电荷阻断层，其邻近于所述控制介电层。
44.一种用于多位存储器单元的栅极堆叠，所述栅极堆叠包含：
氮化物层，其在隧穿介电层与控制介电层之间；
电荷阻断层，其邻近于所述控制介电层，
其中电荷存储在所述氮化物层中至少两个物理上不同的电荷存储区中。
45.一种存储器装置，其包含：
衬底；
所述衬底的源极区；
所述衬底的漏极区；
沟道区，其在所述源极区与漏极区之间；
隧穿介电层，其在所述衬底上且邻近于所述沟道区；
电荷存储层，其在所述隧穿介电层上；
电荷阻断层，其在所述电荷存储层上；
控制介电层，其在所述电荷阻断层上；以及
控制栅极，其在所述控制介电层上。
46.一种存储器装置的栅极堆叠，其包含：
隧穿介电层，其在所述存储器装置的衬底上；
电荷存储层，其在所述隧穿介电层上；
电荷阻断层，其在所述电荷存储层上；以及
控制介电层，其在所述电荷阻断层上；
其中控制栅极在所述控制介电层上。
47.一种用于形成存储器装置的方法，其包含：
在衬底上形成隧穿介电层；
在所述隧穿介电层上形成电荷存储层；
在所述电荷存储层上形成电荷阻断层；
在所述电荷阻断层上形成控制介电层；以及
在所述控制介电层上形成控制栅极。
CN200780046789.2A 2006-12-20 2007-12-12 用于电子装置的电子阻断层 Expired - Fee Related CN101589461B (zh)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US11/641,956 US20080150003A1 (en) 2006-12-20 2006-12-20 Electron blocking layers for electronic devices
US11/641,956 2006-12-20
US11/688,087 US20080150004A1 (en) 2006-12-20 2007-03-19 Electron Blocking Layers for Electronic Devices
US11/688,087 2007-03-19
US11/743,085 US20080150009A1 (en) 2006-12-20 2007-05-01 Electron Blocking Layers for Electronic Devices
US11/743,085 2007-05-01
US93148807P 2007-05-23 2007-05-23
US60/931,488 2007-05-23
EP07252410.1 2007-06-14
EP07252410A EP1936672A1 (en) 2006-12-20 2007-06-14 Electron blocking layers for gate stacks of nonvolatile memory devices
PCT/US2007/087167 WO2008079684A2 (en) 2006-12-20 2007-12-12 Electron blocking layers for electronic devices

Publications (2)

Publication Number Publication Date
CN101589461A true CN101589461A (zh) 2009-11-25
CN101589461B CN101589461B (zh) 2014-04-09

Family

ID=39541581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780046789.2A Expired - Fee Related CN101589461B (zh) 2006-12-20 2007-12-12 用于电子装置的电子阻断层

Country Status (2)

Country Link
US (1) US20080150003A1 (zh)
CN (1) CN101589461B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800632A (zh) * 2011-05-25 2012-11-28 中国科学院微电子研究所 一种电荷俘获非挥发存储器的制造方法
CN103199115A (zh) * 2012-01-05 2013-07-10 国际商业机器公司 纳米线浮栅晶体管
CN103035651B (zh) * 2011-10-05 2017-06-09 爱思开海力士有限公司 半导体器件及其制造方法
CN109755135A (zh) * 2012-07-01 2019-05-14 赛普拉斯半导体公司 用于制造非易失性电荷俘获存储器装置的自由基氧化工艺
CN110573651A (zh) * 2017-03-15 2019-12-13 弗萨姆材料美国有限责任公司 用于沉积作为铁电材料的硅掺杂氧化铪的新制剂
CN110573652A (zh) * 2017-03-15 2019-12-13 弗萨姆材料美国有限责任公司 用于沉积作为铁电材料的硅掺杂氧化铪的新制剂

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968273B2 (en) 2004-06-08 2011-06-28 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US7776758B2 (en) 2004-06-08 2010-08-17 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US20080150004A1 (en) * 2006-12-20 2008-06-26 Nanosys, Inc. Electron Blocking Layers for Electronic Devices
US8686490B2 (en) 2006-12-20 2014-04-01 Sandisk Corporation Electron blocking layers for electronic devices
US20080150009A1 (en) * 2006-12-20 2008-06-26 Nanosys, Inc. Electron Blocking Layers for Electronic Devices
KR100786707B1 (ko) * 2006-12-21 2007-12-18 삼성전자주식회사 불휘발성 메모리 장치 및 이의 제조 방법
US20080246076A1 (en) * 2007-01-03 2008-10-09 Nanosys, Inc. Methods for nanopatterning and production of nanostructures
US20090136785A1 (en) * 2007-01-03 2009-05-28 Nanosys, Inc. Methods for nanopatterning and production of magnetic nanostructures
KR100874944B1 (ko) * 2007-02-02 2008-12-19 삼성전자주식회사 반도체 메모리 소자 제조 방법 및 이에 따른 반도체 메모리소자
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US9299568B2 (en) 2007-05-25 2016-03-29 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8063434B1 (en) 2007-05-25 2011-11-22 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8643124B2 (en) 2007-05-25 2014-02-04 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US8614124B2 (en) * 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8283261B2 (en) 2007-05-25 2012-10-09 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US20090152621A1 (en) * 2007-12-12 2009-06-18 Igor Polishchuk Nonvolatile charge trap memory device having a high dielectric constant blocking region
US9431549B2 (en) * 2007-12-12 2016-08-30 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a high dielectric constant blocking region
US7968406B2 (en) * 2009-01-09 2011-06-28 Micron Technology, Inc. Memory cells, methods of forming dielectric materials, and methods of forming memory cells
US8710578B2 (en) 2009-04-24 2014-04-29 Cypress Semiconductor Corporation SONOS stack with split nitride memory layer
US8222688B1 (en) 2009-04-24 2012-07-17 Cypress Semiconductor Corporation SONOS stack with split nitride memory layer
US8383479B2 (en) * 2009-07-21 2013-02-26 Sandisk Technologies Inc. Integrated nanostructure-based non-volatile memory fabrication
US8941171B2 (en) * 2010-07-02 2015-01-27 Micron Technology, Inc. Flatband voltage adjustment in a semiconductor device
US8685813B2 (en) 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow
KR20130127261A (ko) 2012-05-14 2013-11-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6334268B2 (ja) * 2014-05-30 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10446681B2 (en) 2017-07-10 2019-10-15 Micron Technology, Inc. NAND memory arrays, and devices comprising semiconductor channel material and nitrogen
US10559466B2 (en) 2017-12-27 2020-02-11 Micron Technology, Inc. Methods of forming a channel region of a transistor and methods used in forming a memory array
US10297611B1 (en) * 2017-12-27 2019-05-21 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
US11985808B2 (en) 2021-07-05 2024-05-14 Changxin Memory Technologies, Inc. Memory and method for manufacturing same

Family Cites Families (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US606895A (en) * 1898-07-05 john f
US3173364A (en) * 1962-03-24 1965-03-16 Military Training Device Compa Ammuntion safety device
US5043940A (en) * 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
US5268870A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
EP0618535B1 (en) * 1989-04-13 1999-08-25 SanDisk Corporation EEPROM card with defective cell substitution and cache memory
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5714766A (en) * 1995-09-29 1998-02-03 International Business Machines Corporation Nano-structure memory device
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US5740104A (en) * 1997-01-29 1998-04-14 Micron Technology, Inc. Multi-state flash memory cell and method for programming single electron differences
US6159620A (en) * 1997-03-31 2000-12-12 The Regents Of The University Of California Single-electron solid state electronic device
FR2762931B1 (fr) * 1997-05-05 1999-06-11 Commissariat Energie Atomique Dispositif a base d'ilots quantiques et procede de fabrication
US20030077625A1 (en) * 1997-05-27 2003-04-24 Hutchison James E. Particles by facile ligand exchange reactions
US6054349A (en) * 1997-06-12 2000-04-25 Fujitsu Limited Single-electron device including therein nanocrystals
JP3727449B2 (ja) * 1997-09-30 2005-12-14 シャープ株式会社 半導体ナノ結晶の製造方法
US6232643B1 (en) * 1997-11-13 2001-05-15 Micron Technology, Inc. Memory using insulator traps
US6322901B1 (en) * 1997-11-13 2001-11-27 Massachusetts Institute Of Technology Highly luminescent color-selective nano-crystalline materials
KR100294691B1 (ko) * 1998-06-29 2001-07-12 김영환 다중층양자점을이용한메모리소자및제조방법
US6139626A (en) * 1998-09-04 2000-10-31 Nec Research Institute, Inc. Three-dimensionally patterned materials and methods for manufacturing same using nanocrystals
US6477532B1 (en) * 1999-06-30 2002-11-05 Net4Music S.A. Process for the remote publishing of musical scores
EP2224508B1 (en) * 1999-07-02 2016-01-06 President and Fellows of Harvard College Method of separating metallic and semiconducting nanoscopic wires
US6319775B1 (en) * 1999-10-25 2001-11-20 Advanced Micro Devices, Inc. Nitridation process for fabricating an ONO floating-gate electrode in a two-bit EEPROM device
US6407435B1 (en) * 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
AU2001249459A1 (en) * 2000-03-24 2001-10-08 The State Of Oregon, Acting By And Through The State Board Of Higher Education On Behalf Of The University Of Oregon Scaffold-organized clusters and electronic devices made using such clusters
US6413819B1 (en) * 2000-06-16 2002-07-02 Motorola, Inc. Memory device and method for using prefabricated isolated storage elements
US6344403B1 (en) * 2000-06-16 2002-02-05 Motorola, Inc. Memory device and method for manufacture
US6297095B1 (en) * 2000-06-16 2001-10-02 Motorola, Inc. Memory device that includes passivated nanoclusters and method for manufacture
WO2002003472A2 (en) * 2000-06-29 2002-01-10 California Institute Of Technology Aerosol silicon nanoparticles for use in semiconductor device fabrication
CN101887935B (zh) * 2000-08-22 2013-09-11 哈佛学院董事会 掺杂的拉长半导体,其生长,包含这类半导体的器件及其制造
US6610615B1 (en) * 2000-11-15 2003-08-26 Intel Corporation Plasma nitridation for reduced leakage gate dielectric layers
US6576291B2 (en) * 2000-12-08 2003-06-10 Massachusetts Institute Of Technology Preparation of nanocrystallites
JP4583710B2 (ja) * 2000-12-11 2010-11-17 プレジデント・アンド・フェローズ・オブ・ハーバード・カレッジ ナノセンサ
US6602805B2 (en) * 2000-12-14 2003-08-05 Macronix International Co., Ltd. Method for forming gate dielectric layer in NROM
JP2002217318A (ja) * 2001-01-19 2002-08-02 Sony Corp 不揮発性半導体記憶素子及びその製造方法
DE60231581D1 (de) * 2001-01-19 2009-04-30 Jfe Steel Corp Korngerichtetes elektomagnetisches stahlblech mit hervorragenden magnetischen eigenschaften ohne untergrundfilm mit forsterit als primärkomponente und herstellungsverfahren dafür.
US6713846B1 (en) * 2001-01-26 2004-03-30 Aviza Technology, Inc. Multilayer high κ dielectric films
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
KR100408520B1 (ko) * 2001-05-10 2003-12-06 삼성전자주식회사 게이트 전극과 단전자 저장 요소 사이에 양자점을구비하는 단전자 메모리 소자 및 그 제조 방법
US6891231B2 (en) * 2001-06-13 2005-05-10 International Business Machines Corporation Complementary metal oxide semiconductor (CMOS) gate stack with high dielectric constant gate dielectric and integrated diffusion barrier
US6559014B1 (en) * 2001-10-15 2003-05-06 Advanced Micro Devices, Inc. Preparation of composite high-K / standard-K dielectrics for semiconductor devices
US6562491B1 (en) * 2001-10-15 2003-05-13 Advanced Micro Devices, Inc. Preparation of composite high-K dielectrics
US6656792B2 (en) * 2001-10-19 2003-12-02 Chartered Semiconductor Manufacturing Ltd Nanocrystal flash memory device and manufacturing method therefor
FR2834242B1 (fr) * 2001-12-31 2004-07-02 Memscap Structure multicouche, utilisee notamment en tant que materiau de forte permittivite relative
KR100459895B1 (ko) * 2002-02-09 2004-12-04 삼성전자주식회사 퀀텀 도트를 가지는 메모리 소자 및 그 제조방법
US6586349B1 (en) * 2002-02-21 2003-07-01 Advanced Micro Devices, Inc. Integrated process for fabrication of graded composite dielectric material layers for semiconductor devices
US6642573B1 (en) * 2002-03-13 2003-11-04 Advanced Micro Devices, Inc. Use of high-K dielectric material in modified ONO structure for semiconductor devices
US6717226B2 (en) * 2002-03-15 2004-04-06 Motorola, Inc. Transistor with layered high-K gate dielectric and method therefor
US6872645B2 (en) * 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
US6750066B1 (en) * 2002-04-08 2004-06-15 Advanced Micro Devices, Inc. Precision high-K intergate dielectric layer
US6996009B2 (en) * 2002-06-21 2006-02-07 Micron Technology, Inc. NOR flash memory cell with high storage density
US6888739B2 (en) * 2002-06-21 2005-05-03 Micron Technology Inc. Nanocrystal write once read only memory for archival storage
US7005697B2 (en) * 2002-06-21 2006-02-28 Micron Technology, Inc. Method of forming a non-volatile electron storage memory and the resulting device
US7221586B2 (en) * 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6919251B2 (en) * 2002-07-31 2005-07-19 Texas Instruments Incorporated Gate dielectric and method
US6753570B1 (en) * 2002-08-20 2004-06-22 Advanced Micro Devices, Inc. Memory device and method of making
US20040144972A1 (en) * 2002-10-04 2004-07-29 Hongjie Dai Carbon nanotube circuits with high-kappa dielectrics
US7259984B2 (en) * 2002-11-26 2007-08-21 Cornell Research Foundation, Inc. Multibit metal nanocrystal memories and fabrication
US6753224B1 (en) * 2002-12-19 2004-06-22 Taiwan Semiconductor Manufacturing Company Layer of high-k inter-poly dielectric
JP2004281662A (ja) * 2003-03-14 2004-10-07 Toshiba Corp 半導体記憶装置及びその製造方法
JP4040534B2 (ja) * 2003-06-04 2008-01-30 株式会社東芝 半導体記憶装置
US7550800B2 (en) * 2003-06-06 2009-06-23 Chih-Hsin Wang Method and apparatus transporting charges in semiconductor device and semiconductor memory device
US7297634B2 (en) * 2003-06-06 2007-11-20 Marvell World Trade Ltd. Method and apparatus for semiconductor device and semiconductor memory device
KR100703833B1 (ko) * 2003-06-30 2007-04-05 주식회사 하이닉스반도체 이중 유전막을 구비한 캐패시터의 제조 방법
US6951782B2 (en) * 2003-07-30 2005-10-04 Promos Technologies, Inc. Nonvolatile memory cell with multiple floating gates formed after the select gate and having upward protrusions
EP1652218A2 (en) * 2003-08-04 2006-05-03 Nanosys, Inc. System and process for producing nanowire composites and electronic substrates therefrom
AU2004203889B2 (en) * 2003-08-22 2006-02-23 Panasonic Healthcare Holdings Co., Ltd. ZrO2-Al2O3 composite ceramic material
KR100541551B1 (ko) * 2003-09-19 2006-01-10 삼성전자주식회사 적어도 3층의 고유전막들을 갖는 아날로그 커패시터 및그것을 제조하는 방법
US8664640B2 (en) * 2003-10-06 2014-03-04 Massachusetts Institute Of Technology Non-volatile memory device including semiconductor charge-trapping material particles
KR100639673B1 (ko) * 2003-12-22 2006-10-30 삼성전자주식회사 고유전 합금으로 이루어지는 게이트 유전막을 구비하는반도체 소자 및 그 제조 방법
US20050181619A1 (en) * 2004-02-12 2005-08-18 National Taiwan University Method for forming metal oxide layer by nitric acid oxidation
US7595528B2 (en) * 2004-03-10 2009-09-29 Nanosys, Inc. Nano-enabled memory devices and anisotropic charge carrying arrays
US20050202615A1 (en) * 2004-03-10 2005-09-15 Nanosys, Inc. Nano-enabled memory devices and anisotropic charge carrying arrays
JP2005277171A (ja) * 2004-03-25 2005-10-06 Toshiba Corp 半導体装置およびその製造方法
JP2005317647A (ja) * 2004-04-27 2005-11-10 Toshiba Corp 半導体装置及びその製造方法
TWI406890B (zh) * 2004-06-08 2013-09-01 Sandisk Corp 奈米結構之沉積後包封：併入該包封體之組成物、裝置及系統
JP2006005313A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 半導体装置及びその製造方法
US7138680B2 (en) * 2004-09-14 2006-11-21 Infineon Technologies Ag Memory device with floating gate stack
US7183180B2 (en) * 2004-10-13 2007-02-27 Atmel Corporation Method for simultaneous fabrication of a nanocrystal and non-nanocrystal device
KR100652402B1 (ko) * 2005-02-21 2006-12-01 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7217643B2 (en) * 2005-02-24 2007-05-15 Freescale Semiconductors, Inc. Semiconductor structures and methods for fabricating semiconductor structures comprising high dielectric constant stacked structures
US7927948B2 (en) * 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
CA2618883A1 (en) * 2005-08-19 2007-03-01 Nanosys, Inc. Electronic grade metal nanostructures
KR100648860B1 (ko) * 2005-09-08 2006-11-24 주식회사 하이닉스반도체 유전막 및 그 형성방법과, 상기 유전막을 구비한 반도체메모리 소자 및 그 제조방법
US20070056925A1 (en) * 2005-09-09 2007-03-15 Lam Research Corporation Selective etch of films with high dielectric constant with H2 addition
KR100784860B1 (ko) * 2005-10-31 2007-12-14 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
US20080150004A1 (en) * 2006-12-20 2008-06-26 Nanosys, Inc. Electron Blocking Layers for Electronic Devices
US20080150009A1 (en) * 2006-12-20 2008-06-26 Nanosys, Inc. Electron Blocking Layers for Electronic Devices
US8686490B2 (en) * 2006-12-20 2014-04-01 Sandisk Corporation Electron blocking layers for electronic devices
JP4594973B2 (ja) * 2007-09-26 2010-12-08 株式会社東芝 不揮発性半導体記憶装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800632A (zh) * 2011-05-25 2012-11-28 中国科学院微电子研究所 一种电荷俘获非挥发存储器的制造方法
CN102800632B (zh) * 2011-05-25 2014-07-23 中国科学院微电子研究所 一种电荷俘获非挥发存储器的制造方法
CN103035651B (zh) * 2011-10-05 2017-06-09 爱思开海力士有限公司 半导体器件及其制造方法
CN103199115A (zh) * 2012-01-05 2013-07-10 国际商业机器公司 纳米线浮栅晶体管
CN103199115B (zh) * 2012-01-05 2016-01-20 国际商业机器公司 纳米线浮栅晶体管
US9343142B2 (en) 2012-01-05 2016-05-17 Globalfoundries Inc. Nanowire floating gate transistor
CN109755135A (zh) * 2012-07-01 2019-05-14 赛普拉斯半导体公司 用于制造非易失性电荷俘获存储器装置的自由基氧化工艺
CN110573651A (zh) * 2017-03-15 2019-12-13 弗萨姆材料美国有限责任公司 用于沉积作为铁电材料的硅掺杂氧化铪的新制剂
CN110573652A (zh) * 2017-03-15 2019-12-13 弗萨姆材料美国有限责任公司 用于沉积作为铁电材料的硅掺杂氧化铪的新制剂
CN110573652B (zh) * 2017-03-15 2022-07-22 弗萨姆材料美国有限责任公司 用于沉积作为铁电材料的硅掺杂氧化铪的新制剂
CN110573651B (zh) * 2017-03-15 2022-07-22 弗萨姆材料美国有限责任公司 用于沉积作为铁电材料的硅掺杂氧化铪的制剂

Also Published As

Publication number Publication date
US20080150003A1 (en) 2008-06-26
CN101589461B (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
CN101589461B (zh) 用于电子装置的电子阻断层
CN103311285A (zh) 用于电子装置的电子阻挡层
US7847341B2 (en) Electron blocking layers for electronic devices
EP2357662A2 (en) Electron blocking layers for gate stacks of nonvolatile memory devices
US10475814B2 (en) Ferroelectric memory devices
JP5459650B2 (ja) 不揮発性半導体記憶装置のメモリセル
US8907398B2 (en) Gate structure in non-volatile memory device
KR101150565B1 (ko) 불휘발성 기억 소자 및 그 제조 방법
US8030161B2 (en) Gate electrode for a nonvolatile memory cell
KR20180037167A (ko) 비휘발성 메모리 소자 및 이의 제조방법
CN101192624A (zh) 非易失性半导体存储装置以及制造该存储装置的方法
KR20090100291A (ko) 불휘발성 반도체 기억 장치
US20080150004A1 (en) Electron Blocking Layers for Electronic Devices
US11201163B2 (en) High-density NOR-type flash memory
KR101443731B1 (ko) 전자 디바이스용 전자 차단 층
US11818895B2 (en) Semiconductor device including ferroelectric layer and metal particles embedded in metal-organic framework layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SANDISK CORPORATION

Free format text: FORMER OWNER: NANOSYS INC.

Effective date: 20121017

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121017

Address after: California, USA

Applicant after: SANDISK Corp.

Address before: California, USA

Applicant before: NANOSYS, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160523

Address after: Texas, USA

Patentee after: SANDISK TECHNOLOGIES Inc.

Address before: California, USA

Patentee before: Sandisk Corp.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Texas, USA

Patentee after: SANDISK TECHNOLOGIES LLC

Address before: Texas, USA

Patentee before: SANDISK TECHNOLOGIES Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140409

CF01 Termination of patent right due to non-payment of annual fee