CN101589456B - 具有真空卡盘的斜面蚀刻器 - Google Patents

具有真空卡盘的斜面蚀刻器 Download PDF

Info

Publication number
CN101589456B
CN101589456B CN200880003201XA CN200880003201A CN101589456B CN 101589456 B CN101589456 B CN 101589456B CN 200880003201X A CN200880003201X A CN 200880003201XA CN 200880003201 A CN200880003201 A CN 200880003201A CN 101589456 B CN101589456 B CN 101589456B
Authority
CN
China
Prior art keywords
substrate
vacuum
bevel etcher
support ring
chuck body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880003201XA
Other languages
English (en)
Other versions
CN101589456A (zh
Inventor
安德鲁·D·贝利三世
艾伦·M·舍普
格雷戈里·塞克斯顿
威廉·S·肯尼迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN101589456A publication Critical patent/CN101589456A/zh
Application granted granted Critical
Publication of CN101589456B publication Critical patent/CN101589456B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02082Cleaning product to be cleaned
    • H01L21/02087Cleaning of wafer edges
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

一种结合真空卡盘的斜面蚀刻器,用来清洁斜缘并且减少半导体基片的弯曲曲率。该斜面蚀刻器包括真空卡盘和等离子发生单元,该单元将工艺气体激发为等离子态。该真空卡盘包括卡盘体和支撑环。该卡盘体的顶部表面和该支撑环的内缘形成由安装在该支撑环上的基片的底部表面封闭的真空区域。真空泵在运行期间排空该真空区域。该真空卡盘可运行以通过该基片的顶部和底部表面之间的压差将该基片保持合适的位置。该压差还产生弯曲力以减少该基片的弯曲曲率。

Description

具有真空卡盘的斜面蚀刻器
背景技术
集成电路由晶片或基片形成,其上形成图案化微电子层。在基片的处理中,往往采用等离子来蚀刻沉积在基片上的膜的所需要的部分。通常,蚀刻等离子密度越接近基片越低,这导致多晶硅层、氮化物层、金属层等(统称为副产物层)聚集在基片斜缘的顶部和顶部表面上。当多个不同蚀刻工艺导致过多的副产物层沉积在基片斜缘的顶部和底部表面上时,副产物层与基片之间的粘合将最终变弱,副产物层会脱落或剥落,往往在基片传送过程中掉落到其他基片上,从而污染其他基片。
发明内容
按照一个实施例,一种在斜面蚀刻器中使用的真空卡盘装置,其中半导体基片的斜缘经受等离子清洁,该装置包括:具有上部表面的支撑环,其构造为支撑半导体基片从而该基片的斜缘向该上部表面的外部边缘的外面延伸;和卡盘体,具有其中带有可选的起顶销孔的凹入表面。该凹入表面在该支撑环的内缘之间延伸,并位于支撑在该支撑环上部表面上的基片下侧的下方。该凹入表面和内缘限定支撑在该支撑环上的该基片下方的真空区域,以及至少一个具有与该真空区域流体连通的入口的气体通道。该气体通道具有出口,真空力可以施加到该出口以在该基片的下侧设置真空力。
一种斜面蚀刻器,其中可以等离子蚀刻半导体基片的斜缘,该斜面蚀刻器包括:室,具有真空卡盘体和支撑环,该支撑环围绕该真空卡盘体上部边缘以形成由该真空卡盘体表面和该支撑环内缘包围的间隔,该支撑环适于支撑具有斜缘的基片从而该基片的底部表面封闭该间隔;等离子发生单元,适于将工艺气体在该斜缘附近激发为等离子态;和真空源,与该间隔流体连通,该真空源适于建立真空力,其将该基片保持在该支撑环上合适的位置。
一种降低弯曲半导体基片曲率的方法,包括将具有弯曲曲率的半导体基片装载到该斜面蚀刻器的支撑环上,使用真空源排空该间隔,以及将工艺气体激发为等离子态,通过利用该等离子蚀刻聚集物而去除该斜缘上的聚集物。
附图说明
图1A示出按照一个实施例,具有真空卡盘的基片蚀刻系统的剖视示意图。
图1B是图1A中区域B的放大示意图。
图1C示出按照另一实施例,具有真空卡盘和中空阴极环的基片蚀刻系统的剖视示意图。
图1D示出按照另一实施例,具有真空卡盘和感应线圈的基片蚀刻系统的剖视示意图。
图2示出按照另一实施例,具有耦接至RF电源的真空卡盘的基片蚀刻系统的剖视示意图。
图3示出按照另一实施例,具有真空卡盘和两个电极的基片蚀刻系统的剖视示意图。
图4A示出按照另一实施例,具有真空卡盘的基片蚀刻系统的剖视示意图的一部分。
图4B示出图4A中该真空卡盘的俯视图。
图5示出按照另一实施例,具有弯曲表面以容纳弯曲基片的基片蚀刻系统的剖视示意图的一部分。
图6示出按照又一实施例,具有台阶状表面以容纳弯曲基片的基片蚀刻系统的剖视示意图的一部分。
图7示出按照另一实施例,上电极总成的剖视示意图。
具体实施方式
现在参照图1A,示出按照一个实施例,斜面蚀刻器100A的基片蚀刻系统的剖视示意图。该基片106具有斜缘140,其包括该基片边缘的顶部和底部表面,如图1A中区域B和图1B中放大区域B所示。
如图1A-1B中所述,该斜面蚀刻器包括:壁102,具有开口或闸门142,通过其装载/卸掉基片106;真空卡盘或基片支撑件104,用以在运行期间将该基片106保持在适当的位置;气体分配板114,耦接至气体输入116并对着该真空卡盘104;底部边缘电极或底部电极环126,由导电材料如铝制成;底部支撑环124,设在该真空卡盘104和该底部边缘电极126之间(例如,将该真空卡盘和底部边缘电极电隔离的介电支撑环);顶部边缘电极或顶部电极环120;和顶部环118,设在该气体分配板114和该顶部边缘电极120之间(例如,电绝缘该气体分配板和顶部边缘电极的介电环)。在该顶部和底部边缘电极120、126外面是顶部和底部绝缘环122、128,其由介电材料制成并且分别扩展该顶部和底部边缘电极120、126面向该基片106的表面。从顶部俯视,该底部支撑环124具有,但不限于,环形或矩形构造。同样,从顶部俯视,该真空卡盘104的上部边缘、该底部边缘电极126和底部绝缘环128具有,但不限于,环形或矩形构造。类似的,从顶部俯视,该顶部绝缘环122、顶部边缘电极120、顶部环118和该气体分配板114的外部边缘具有,但不限于,环形或矩形构造。
该环118、124可由介电、半导体或导体材料组成,如环全部由氧化铝(Al2O3)、氮化铝(AlN)、氧化硅(SiO2)、碳化硅(SiC)、氮化硅(Si3N4)、硅(Si)、氧化钇(Y2O3)或其他材料组成,或者该支撑环124可以是由金属、涂有导电或介电材料(如Si,SiC或Y2O3)的陶瓷或聚合物组成的复合环。
该基片106安装在该底部支撑环124的顶部。更具体地,该支撑环124的顶部部分包括环形突出部125(图1B)和该基片106搁在该环形突出部上。该环形突出部125具有较窄的截面,以便将该基片106底部表面的边缘部分暴露于清洁等离子。该斜面蚀刻器100A还包括起顶销(lift pin)110,在用以装载/卸掉该基片期间将该基片106从该顶部突出部分升起。该起顶销110垂直移动通过圆柱形孔或路径,并且可通过设在该真空卡盘104下方的销操作单元108来操作。或者,该销操作单元108可设在该壁102外面。本领域技术人员应当清楚,可在该斜面蚀刻器100A中使用任何数目的销110。并且,任何合适的机构,如升降波纹管,气动或机械驱动装置可用作该销操作单元108。
为了装载该基片106,通过垂直位移单元149下降该底部电极总成148b,该总成包括该真空卡盘104、起顶销110、销操作单元108、底部支撑环124、底部边缘电极126和底部绝缘环128。接着,该销操作单元108向上移动该起顶销110以接收该基片106。接着,缩回该起顶销110以将该基片106安装在该底部支撑环124上。作为一个变化,该底部电极总成148b固定不动地安装在该室的底部壁。在这个变化中,该顶部电极总成148a(其包括该顶部绝缘环122、顶部边缘电极120、顶部环118和气体分配板114)由可选的垂直位移单元115移动以提供装载该基片的空间。并且该顶部电极总成148a可悬挂在该垂直位移单元115上。如果需要,上和下垂直位移单元115、149可垂直移动该顶部和底部电极总成。该垂直位移单元115、149起到间隙控制机构的作用,用以控制该顶部和底部电极总成148a、148b之间的间隙。
该真空卡盘104的顶部表面、该基片106的底部表面和该底部支撑环124的顶部突出部分125形成封闭的真空区域凹处(“真空区域”)132,其中该真空区域132中的气压在运行期间保持为低于大气压。用于该起顶销110的圆柱形孔或路径也作为气体通道,耦接至出口144的真空泵通过该通道排空该真空区域132。该真空卡盘104包括稳压室112,以降低该真空区域132内瞬时压力波动,以在使用多个起顶销的情况下,为该圆柱形孔提供均匀的抽吸速率(suction rate)。
该顶部边缘电极120由导电材料如铝制成,并且优选地接地。该底部边缘电极126优选地耦接至射频(RF)电源130,其以频率范围为(但不限于)~2MHz至~13MHz提供RF功率以及~100瓦特至~2000瓦特的功率以围绕该斜缘140生成清洁等离子。斜缘清洁期间,保持该真空卡盘104和该气体分配板114电浮(electricallyfloating)。该清洁等离子由该顶部环118、顶部边缘电极120、顶部绝缘环122、底部支撑环124、底部边缘电极126和底部绝缘环128限制。注意,施加到该顶部和底部电极120、126上的频率和功率可根据该工艺气体(“清洁气体”)和待从该斜缘140去除的材料的类型而改变。
通过该气体输入116提供该清洁气体。该气体输入116设在该气体分配板114中心附近。或者,如结合图4A-6详细描述的,该清洁气体可通过设置在该上电极总成148a其他部分的气体输入提供。
为了在运行期间将该基片106保持在合适的位置,该基片106的顶部表面和该真空区域132之间的压力差需要保持在某一门限值之上。该基片106顶部表面的压强是该气体分配板114中气压、气体流率和该基片106和该气体分配板114之间间隔或间隙“Ds”的函数。对于给定的通过该出口146的泵的速率,为了增加该基片106的顶部表面上的气压,需要使该间隙Ds最小。在该斜缘清洁工艺期间,该间隙Ds优选地保持为,例如小于0.6mm,更优选地在~0.4mm。如上面所讨论的,该间隙Ds由该垂直位移控制器115、149的至少一个控制。
注意,当运行中室压低时,该基片的顶部和底部表面之间的压可能不够高而在运行期间在该基片上施加足够的真空力。图1A-6的实施例采用具有小间隙Ds的真空卡盘以产生增大的压差。
为了清洁蚀刻副产物聚合物,工艺气体可包括含氧气体,如O2。也可增加少量的(如<10%)含氟气体(如CF4、SF6或C2F6)以清洁该聚合物。可以认识到,含氮气体(如N2)也可包含在该气体混合物中。该含氮气体可帮助分解该含氧气体。还可增加惰性气体(如Ar或He)以稀释气体和/或保持等离子。为了清洁该斜缘140处的介电膜(如SiN或SiO2),可使用含氟气体,如CF4,SF6或这两种气体的组合。惰性气体(如Ar或He)可用来稀释该含氟气体和/或保持该清洁等离子。为了清洁该斜缘140处的金属膜(如Al或Cu),可使用含氯气体,如Cl2或BCl3,或这两种气体的组合。也可使用惰性气体(如Ar或He)以稀释该含氯气体和/或保持该等离子以清洁该金属膜。
作为图1A的实施例的一个变化,RF电源耦接至该顶部边缘电极120,而该底部边缘电极126接地以生成电容耦合清洁等离子。另一种变化,该顶部边缘电极120或该底部边缘电极126任意一个用埋设在介电材料中的感应线圈代替。在这个例子中,该感应线圈耦接至RF电源,另一相对的电极接地。该RF电源提供功率以生成电感耦合等离子用以清洁该斜缘140。
图1C示出按照另一实施例,斜面蚀刻器100C的剖视示意图。该蚀刻器100C中的部件与图1A中所示类似。不同之处在于,在这个实施例中,中空阴极环150(其由导电材料制成,如铝)设在该绝缘环122、128外面。该中空阴极环150具有面向该斜缘的通道151。该通道151的宽度大于例如大约1.5cm。注意,装载/卸掉该基片106期间,该中空阴极环150凭借合适的位移装置(图1C中未示)在垂直方向移动。
在一个实施例中,该中空阴极环150耦接至RF电源152,而顶部和底部边缘电极120、126两者都接地。该RF电源优选地提供频率范围为,但不限于例如,~2MHz至~13MHz的RF功率。在另一个实施例中,该顶部边缘电极120耦接至RF电源,而该底部边缘电极126和该中空阴极环150接地。在进一步的实施例中,该底部边缘电极126耦接至RF电源,而该顶部边缘电极120和该中空阴极环150接地。
如果需要,电容耦合等离子可用来清洁该壁102的内部。为了产生用于清洁该内部的等离子,优选使用高频RF功率,其频率为例如~27MHz至~60MHz。在图1C的实施例的一个变化中,该顶部边缘电极120是耦接至低频(~2MHz至~13MHz)RF电源,而该底部边缘电极126耦接至高频RF电源(~27MHz至~60MHz),该中空阴极环150接地。在另一变化中,该顶部边缘电极120耦接至高频RF功率,而该底部边缘电极126耦接至低频RF电源和该中空阴极环150接地。在又一变化中,该顶部边缘电极120以及该中空阴极环150接地,而该底部边缘电极126既耦接至低频RF电源,又耦接至高频RF电源。
图1D示出按照另一实施例,斜面蚀刻器100D的剖视示意图。该斜面蚀刻器100D的部件与图1A中的类似。不同之处在于感应线圈164围绕该基片边缘以及该顶部边缘电极120和该底部边缘电极126之间的间隔。该感应线圈164嵌入介电材料162,其耦接至介电支撑件160。该介电支撑件160包括位移机构,用于在装载/卸掉该基片106期间在垂直方向移动该感应线圈164。
该感应线圈164耦接至RF电源166。在该斜缘清洁工艺期间,该RF电源166优选地提供范围在(但不限于)~2MHz至~13MHz的RF功率以在该基片边缘附近产生电感等离子。该顶部边缘电极120和该底部边缘电极126接地以为该电感耦合等离子提供返回路径。该感应线圈164提供清洁等离子以清洁该斜缘140。在一个变化中,该感应线圈164还可耦接至高频RF电源以产生室内部清洁等离子。注意,图1A、1C、1D中所示真空卡盘的顶部表面覆盖有介电层。
图2示出按照另一实施例,斜面蚀刻器200的剖视示意图。该蚀刻器200与图1A所示类似,但是不同在于该真空卡盘204耦接至RF电源212,该顶部和底部边缘电极208、210两者接地。在这个实施例中,该气体分配板202的底部表面覆盖有介电层以避免在该基片206和该气体分配板202之间形成电场或电磁场。
图3示出按照另一实施例,斜面蚀刻器300的剖视示意图,其中该室壁为了简洁而未示出。该斜面蚀刻器300包括:真空卡盘328,在基片310下方具有真空区域324,并且可运行以在运行期间将该基片310保持在合适的位置;顶部电极302,设在该基片310上方;底部支撑环322,围绕该真空卡盘328;和底部电极320,围绕该支撑环322。该顶部电极302和底部电极320产生等离子以去除沉积和聚集在该基片310的斜缘上的外来材料。
该顶部电极302是平的圆板,具有垂直朝向该底部电极延伸的外部环形突出部304。该突出部的外缘与该基片310的外缘垂直对准。该突出部304的内缘与该底部电极320的内缘垂直对准。一个或多个气体通道306用来提供工艺气体和/或清洗气体(purge gas)。气体孔306a位于该顶部电极302的中心,而气体孔306b位于该突出部304和该顶部电极302的周缘之间。该顶部电极302是阳极,该底部电极320是阴极。作为一个变化,该顶部电极302可用作阴极,而该底部电极320用作阳极。
绝缘体层或绝缘体板308沉积或者贴附在该顶部电极302的底部表面上,并且位于该突出部304之内。该绝缘体308具有面向该基片310的暴露表面,该暴露表面可与该突出部304的暴露表面共面。然而,如果需要,该绝缘体的暴露表面可垂直偏移高于或低于该突出部的暴露表面。当该顶部和底部电极302、320之间提供RF功率时,该绝缘体308阻止在该顶部电极302和该基片310之间形成电场或电磁场。
为了处理半导体晶片,该底部电极320是圆环,其内径与该突出部304的内径相同。该底部电极320优选地耦接至RF电源342。运行期间,在该突出部304和该底部电极320之间的区域中产生等离子。
该真空卡盘328包括稳压室326,其经由一个或多个通道372与该真空区域凹处(“真空区域”)324流体连通,并且在运行期间被真空泵抽空。该稳压室326降低该真空区域324中的瞬时压力波动以及,对于通道327布置为宽线条(wide pattern)的设计,为该孔327提供均匀的抽吸速率。该真空卡盘328优选地由可移动支撑件340支撑,其在垂直方向向上和向下移动该真空卡盘以调节该真空区域的容积。在一个变化中,该顶部电极302悬置于可选的支撑件315,并且凭借该支撑件移动。可选地,该真空卡盘328的顶部表面可覆盖有介电层以阻止在该真空区域324中形成电场或电磁场。
作为图3中实施例的一个变化,该真空卡盘328可包括与图1A-2中所示类似的起顶销,其中该孔327用作该起顶销的路径。同样,图1A-2中的实施例可具有与图3中的孔327类似的孔,其中这些孔不是用作该起顶销的路径。作为另一变化,该真空卡盘不包括稳压室,以及这些孔327直接耦接至真空泵。
图4A示出按照另一实施例,用于清洁基片414斜缘的斜面蚀刻器400A的剖视示意图的一部分。该斜面蚀刻器400A的部件与图1A中那些类似,不同之处是该真空卡盘402包括多个凸起或突出元件406。该突出元件406可具有半球形状或任何其他合适的几何形状,并防止由于该基片414顶部和底部表面之间的压差而导致该基片414弯曲。例如,该突出元件406可以是凸台阵列的形式或多列与卡盘402整体形成或粘结到该卡盘上部表面的环。图4B示出图4A中真空卡盘402的俯视图。如所述,该起顶销408可在410中垂直移动,每个孔的一部分用作气体通道并耦接至稳压室412。
注意,可为了同样的目的在图1C-3的实施例中形成该突出元件406。还要注意,该气体分配板404可包括中心气体通道416a和周向间隔分布的外部气体通道416b。
如上面所讨论的,待装载进斜面蚀刻器的基片可具有通过一系列工艺形成在其顶部表面的集成电路。这些工艺的一个或多个可使用等离子形成,其传递热能至该基片,从而该基片上的热应力导致晶片弯曲。图5示出按照另一实施例,具有真空卡盘502的斜面蚀刻器500的剖视示意图的一部分。这个实施例的部件与图1A中示出的类似,不同之处在于该真空卡盘502的顶部表面和该气体分配板504的底部表面这两个相对表面的至少一个弯曲以容纳弯曲基片514。在这个实施例中,该两个相对的表面进一步在中心隔开,而在其外缘较靠近。如果所有待装载进该斜面蚀刻器500的基片向一个方向弯曲,那么这两个相对表面只有一个具有容纳该基片的形状的弯曲。
该基片弯曲可通过使用该基片514的顶部和底部表面之间的压差来减小。在运行期间,该真空区域518的压强凭借耦接至该稳压室512的真空泵保持在真空。通过调节该气体分配板504和该基片514的顶部表面之间的间隙Ds,该间隙Ds中的气压可以变化而不用改变该工艺气体的总流率。因此,通过控制该间隙的尺寸和该间隙中的压强,可改变该基片514的顶部和底部表面之间的压差,并由此可控制施加在该基片514上的弯曲力。
在一个变化中,该气体分配板504可具有多个孔,其中可改变该孔径以获得所需的该基片514上方的压强分布。例如,这些孔可在靠近该斜缘的区域具有较大的直径,而在该基片中心上方的区域中具有较小的直径。本领域技术人员应当清楚该斜面蚀刻器500可具有任何合适数目的气体输入。还应当清楚该真空卡盘502和该气体输入系统(包括该气体分配板504和气体输入孔516a-516c)可结合在图1B-4的实施例中。
作为另一变化,可在该顶部介电环522或顶部边缘电极520中形成额外的气体输入516c。该气体输入516a-516b用来将具有不同压强的气体引入该间隙Ds的不同区域,从而沿该间隙的径向(中心到边缘)产生所需的压强分布。例如,如果该基片514相对该气体分配板504凸起,该气体输入516a可在比该气体输入516b高的压强下将气体引导至该基片514的顶部表面上。在另一情况中,如果该基片514相对该真空卡盘502凹下,那么在斜缘清洁操作期间仅使用该气体输入516c。
图6示出按照又一实施例,斜面蚀刻器600的剖视示意图的一部分。如所述,该斜面蚀刻器600的部件与图5中所示类似。不同之处在于,该真空卡盘602的顶部表面和该气体分配板604的底部表面这两个相对表面的至少一个是台阶形以容纳弯曲基片614。例如,该板和/或卡盘604可具有由圆柱形凹处延伸整个表面25%或更多形成的单个台阶。在另一示例中,一系列逐渐加深并同轴的凹处延伸进该表面。在所示的实施例中,这些凹处在每个相对的表面形成三个台阶。如果所有待装载进该斜面蚀刻器600的基片在一个方向上弯曲,那么这两个相对的表面只有一个具有一个或多个台阶以容纳该基片。注意,该真空卡盘602和该气体输入系统(包括该气体分配板604和气体输入616a-616c)可用于图1B-4中的实施例。
图7示出按照另一实施例,上电极总成702的剖视示意图。该上电极总成702与图1A中所示的类似。不同之处是,该上电极总成702包括金属支撑部件714,以及该顶部边缘电极704、顶部介电环706、顶部绝缘环708和气体分配板710固定于该金属支撑部件714。该上电极总成702悬置于支撑件712,并由该支撑件移动。该上电极总成702可应用于图1A、1C、1D、2、4A、5和6所示的实施例中。
在图1A-2和3-6的实施例中,该气体分配板通过该顶部介电环与该顶部边缘电极电绝缘。作为一个变化,该气体分配板和该顶部介电环整体形成为一体,并由一块介电材料制成。
尽管本发明参照其具体实施例来详细描述,但是本领域技术人员清楚在不背离所附权利要求的范围的情况下,可进行各种不同的改变和修改,以及应用等同方式。

Claims (34)

1.一种斜面蚀刻器的真空卡盘装置,其中半导体基片的斜缘经受等离子清洁,该真空卡盘装置包括:
具有上部表面的支撑环,其配置为支撑半导体基片从而该基片的斜缘向该上部表面的外部边缘的外面延伸;
卡盘体,具有其中带有孔的凹入表面,该凹入表面在该支撑环的内缘之间延伸,该凹入表面位于支撑在该支撑环上部表面上的基片下侧的下方,该凹入表面和内缘限定支撑在该支撑环上的该基片下方的真空区域;和
至少一个具有与该真空区域流体连通的入口的气体通道,该气体通道具有出口,真空力可以施加到该出口以在该基片的下侧设置真空力。
2.根据权利要求1所述的真空卡盘装置,进一步包括该卡盘体中的稳压室,该稳压室与真空泵流体连通,该至少一个气体通道包括多个在该凹入表面和该稳压室之间延伸的孔。
3.根据权利要求1所述的真空卡盘装置,其中:该凹入表面包括一个或多个突出部,其适于接触支撑在该支撑环上的该基片的下侧。
4.根据权利要求1所述的真空卡盘装置,其中该至少一个气体通道包括多个起顶销孔,其大小允许该起顶销在其中移动并将真空力施加到该真空区域。
5.根据权利要求1所述的真空卡盘装置,其中该支撑环涂有导电、半导电或介电材料或者完全是导电、半导电或介电材料。
6.根据权利要求1所述的真空卡盘装置,其中该凹入表面包括第一和第二环形台阶,该第一环形台阶从该支撑环向里面延伸,该第二台阶从该第一台阶向里面延伸,该第一和第二台阶具有彼此垂直偏移的平面。
7.根据权利要求1所述的真空卡盘装置,其中该凹入表面是台阶状表面或弯曲表面。
8.一种斜面蚀刻器,其中可以等离子蚀刻半导体基片的斜缘,该斜面蚀刻器包括:
具有内部的室,其中可等离子蚀刻半导体基片的斜缘;
具有上部表面的支撑环,配置为支撑半导体基片从而该基片的斜缘向该上部表面的外部边缘的外面延伸;
卡盘体,具有其中带有孔的凹入表面,该凹入表面在该支撑环的内缘之间延伸,该凹入表面位于支撑在该支撑环上部表面上的基片下侧的下方,该凹入表面和内缘限定支撑在该支撑环上的该基片下方的真空区域;和
至少一个具有与该真空区域流体连通的入口的气体通道,该气体通道具有出口,真空力可以施加到该出口以在该基片的下侧设置真空力;
等离子发生单元,适于在该斜缘附近将工艺气体激发为等离子态;和
与该真空区域流体连通的真空源,该真空源适于建立将该基片保持在该支撑环上合适的位置的真空力。
9.根据权利要求8所述的斜面蚀刻器,其中该等离子发生单元包括:
第一电极环,围绕该支撑环并通过该支撑环与该卡盘体电绝缘;
气体分配板,具有对着该卡盘体的底部表面,并且包括至少一个孔,通过该孔将工艺气体引到该基片的顶部表面;和第二电极环,围绕该气体分配板并对着该第一电极环。
10.根据权利要求9所述的斜面蚀刻器,其中:该第一和第二电极环之一接地,而另一个耦接至RF电源,其中该第一和第二电极环可运行以在接收到来自该RF电源的RF功率时将工艺气体激发为等离子。
11.根据权利要求9所述的斜面蚀刻器,进一步包括中空阴极环,沿该第一和第二电极环设置,其中该中空阴极环和该第一和第二电极环之一耦接至RF电源,而其他的接地,其中该中空阴极环和该第一和第二电极可运行以在接收到来自该RF电源的RF功率时将该工艺气体激发为等离子。
12.根据权利要求9所述的斜面蚀刻器,进一步包括电感耦接至RF电源的线圈,其沿该第一和第二电极环设置,并运行以将该工艺气体激发为等离子,其中该第一和第二电极环接地。
13.根据权利要求9所述的斜面蚀刻器,其中该气体分配板的底部表面下凹以容纳该基片的弯曲形状。
14.根据权利要求9所述的斜面蚀刻器,其中该气体分配板的底部表面包括多个台阶以容纳该基片。
15.根据权利要求9所述的斜面蚀刻器,其中该卡盘体的凹入表面下凹以容纳该基片的弯曲形状。
16.根据权利要求9所述的斜面蚀刻器,其中该卡盘体的凹入表面包括多个台阶以容纳该基片的弯曲形状。
17.根据权利要求9所述的斜面蚀刻器,其中多个突出元件设在该卡盘体的凹入表面上,并包括在与该基片底部表面接触时支撑的多个尖端。
18.根据权利要求9所述的斜面蚀刻器,其中凸台阵列或分隔卡的环形式的多个突出元件设在该卡盘体的凹入表面上,并包括在与该基片底部表面接触时支撑的多个尖端。
19.根据权利要求9所述的斜面蚀刻器,其中该卡盘体由导电金属组成,并耦接至RF电源以产生该等离子,其中该第一和第二电极环接地。
20.根据权利要求9所述的斜面蚀刻器,其中上部介电环设在该气体分配板和该第二电极环之间,并适于将该气体分配板与该第二电极环电绝缘。
21.根据权利要求9所述的斜面蚀刻器,进一步包括间隙控制机构,适于调节该气体分配板的底部表面和该卡盘体的凹入表面之间间隙的高度,由此控制该气体分配板的底部表面和该基片的顶部表面之间的垂直间距。
22.根据权利要求21所述的斜面蚀刻器,其中该垂直间距是小于0.6mm。
23.根据权利要求8所述的斜面蚀刻器,其中:
该卡盘体包括延伸至该真空区域的多个圆柱形孔;
多个起顶销,适于在与该卡盘体的凹入表面正交的方向移动该基片,每个起顶销适于沿该圆柱形孔之一移动;和
销操作单元,其以机械方式移动该起顶销。
24.根据权利要求23所述的斜面蚀刻器,其中这些孔的每个的一部分形成气体通道,该真空源通过该通道排空该真空区域。
25.根据权利要求23所述的斜面蚀刻器,其中该卡盘体包括经由该孔与该真空区域流体连通的稳压室。
26.根据权利要求8所述的斜面蚀刻器,其中该等离子发生单元包括:
第一电极,围绕该支撑环并通过该支撑环与该卡盘体电绝缘;
第二电极,包括平板、对着该第一电极的环形突出部和至少一个气体通道,通过该通道将工艺气体喷射进该室;和
绝缘层,设在该平板下方和该环形突出部内侧;
其中绝缘层的底部表面与该卡盘体的凹入表面隔开以形成将该基片容纳在其中的间隔,其中该第一和第二电极之一接地,而另一个耦接至RF电源,并且其中该第一和第二电极可运行以在接收到来自该RF电源的RF功率时将该工艺气体激发为等离子。
27.根据权利要求26所述的斜面蚀刻器,其中绝缘层的底部表面下凹以容纳该基片的弯曲。
28.根据权利要求26所述的斜面蚀刻器,其中绝缘层的底部表面包括多个台阶以容纳该基片的弯曲。
29.根据权利要求26所述的斜面蚀刻器,其中该卡盘体的顶部表面下凹以容纳该基片的弯曲。
30.根据权利要求26所述的斜面蚀刻器,其中该卡盘体的顶部表面包括多个台阶以容纳该基片的弯曲。
31.根据权利要求26所述的斜面蚀刻器,其中多个突出元件设在该卡盘体的顶部表面上,并包括在与该基片底部表面接触时支撑的多个尖端。
32.根据权利要求26所述的斜面蚀刻器,其中凸台阵列或分隔开的环形式的多个突出元件设在该卡盘体的凹入表面上,并包括在与该基片底部表面接触时支撑的多个尖端。
33.一种在斜缘清洁期间降低弯曲半导体基片曲率的方法,包括:
将具有弯曲曲率的半导体基片装载到如权利要求9所述的该斜面蚀刻器的支撑环上;
排空该真空区域;和
将工艺气体激发为等离子态,通过利用该等离子蚀刻聚集物而去除该斜缘上的聚集物。
34.根据权利要求33所述的方法,进一步包括在该半导体基片的顶部表面上提供工艺气体以在该顶部表面上产生比该基片的底部表面上更大的压强,由此在该半导体基片上提供弯曲力以降低弯曲曲率。
CN200880003201XA 2007-01-26 2008-01-24 具有真空卡盘的斜面蚀刻器 Active CN101589456B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/698,189 US8580078B2 (en) 2007-01-26 2007-01-26 Bevel etcher with vacuum chuck
US11/698,189 2007-01-26
PCT/US2008/000929 WO2008094441A1 (en) 2007-01-26 2008-01-24 Bevel etcher with vacuum chuck

Publications (2)

Publication Number Publication Date
CN101589456A CN101589456A (zh) 2009-11-25
CN101589456B true CN101589456B (zh) 2011-09-14

Family

ID=39666619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880003201XA Active CN101589456B (zh) 2007-01-26 2008-01-24 具有真空卡盘的斜面蚀刻器

Country Status (7)

Country Link
US (2) US8580078B2 (zh)
JP (1) JP5248524B2 (zh)
KR (1) KR101423358B1 (zh)
CN (1) CN101589456B (zh)
SG (1) SG178006A1 (zh)
TW (1) TWI415212B (zh)
WO (1) WO2008094441A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7597816B2 (en) * 2004-09-03 2009-10-06 Lam Research Corporation Wafer bevel polymer removal
US9184043B2 (en) * 2006-05-24 2015-11-10 Lam Research Corporation Edge electrodes with dielectric covers
US8580078B2 (en) 2007-01-26 2013-11-12 Lam Research Corporation Bevel etcher with vacuum chuck
US8398778B2 (en) 2007-01-26 2013-03-19 Lam Research Corporation Control of bevel etch film profile using plasma exclusion zone rings larger than the wafer diameter
US7943007B2 (en) * 2007-01-26 2011-05-17 Lam Research Corporation Configurable bevel etcher
US8268116B2 (en) * 2007-06-14 2012-09-18 Lam Research Corporation Methods of and apparatus for protecting a region of process exclusion adjacent to a region of process performance in a process chamber
US7981307B2 (en) * 2007-10-02 2011-07-19 Lam Research Corporation Method and apparatus for shaping gas profile near bevel edge
US8262923B2 (en) * 2008-12-17 2012-09-11 Lam Research Corporation High pressure bevel etch process
US8323523B2 (en) 2008-12-17 2012-12-04 Lam Research Corporation High pressure bevel etch process
US9275838B2 (en) * 2009-09-02 2016-03-01 Lam Research Corporation Arrangements for manipulating plasma confinement within a plasma processing system and methods thereof
US20130098390A1 (en) * 2011-10-25 2013-04-25 Infineon Technologies Ag Device for processing a carrier and a method for processing a carrier
TWI437672B (zh) * 2011-12-16 2014-05-11 利用氣體充壓以抑制載板翹曲的載板固定方法
US8980767B2 (en) * 2012-01-13 2015-03-17 Applied Materials, Inc. Methods and apparatus for processing a substrate
US10727092B2 (en) * 2012-10-17 2020-07-28 Applied Materials, Inc. Heated substrate support ring
US9583364B2 (en) 2012-12-31 2017-02-28 Sunedison Semiconductor Limited (Uen201334164H) Processes and apparatus for preparing heterostructures with reduced strain by radial compression
US10937634B2 (en) * 2013-10-04 2021-03-02 Lam Research Corporation Tunable upper plasma-exclusion-zone ring for a bevel etcher
US10269573B2 (en) * 2014-03-31 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Device and method for manufacturing a semiconductor structure
CN105321838B (zh) * 2014-06-25 2018-02-13 沈阳芯源微电子设备有限公司 一种热盘工艺密闭腔自动调整装置
JP6354539B2 (ja) * 2014-11-25 2018-07-11 東京エレクトロン株式会社 基板処理装置、基板処理方法、記憶媒体
US9633862B2 (en) * 2015-08-31 2017-04-25 Kabushiki Kaisha Toshiba Semiconductor manufacturing apparatus and semiconductor manufacturing method
US9953843B2 (en) * 2016-02-05 2018-04-24 Lam Research Corporation Chamber for patterning non-volatile metals
US10373858B2 (en) * 2016-04-06 2019-08-06 Lam Research Corporation Chuck for edge bevel removal and method for centering a wafer prior to edge bevel removal
US11251019B2 (en) * 2016-12-15 2022-02-15 Toyota Jidosha Kabushiki Kaisha Plasma device
US10276364B2 (en) 2017-05-08 2019-04-30 Applied Materials, Inc. Bevel etch profile control
US10903066B2 (en) 2017-05-08 2021-01-26 Applied Materials, Inc. Heater support kit for bevel etch chamber
US10851457B2 (en) * 2017-08-31 2020-12-01 Lam Research Corporation PECVD deposition system for deposition on selective side of the substrate
JP6863199B2 (ja) 2017-09-25 2021-04-21 トヨタ自動車株式会社 プラズマ処理装置
JP6875357B2 (ja) * 2018-11-29 2021-05-26 株式会社Screenホールディングス 基板保持装置、基板処理装置および基板保持方法
KR102640172B1 (ko) 2019-07-03 2024-02-23 삼성전자주식회사 기판 처리 장치 및 이의 구동 방법
US11199562B2 (en) 2019-08-08 2021-12-14 Western Digital Technologies, Inc. Wafer testing system including a wafer-flattening multi-zone vacuum chuck and method for operating the same
KR20230037057A (ko) 2019-08-16 2023-03-15 램 리써치 코포레이션 웨이퍼 내에서 차동 보우를 보상하기 위한 공간적으로 튜닝 가능한 증착
CN112992637A (zh) * 2019-12-02 2021-06-18 Asm Ip私人控股有限公司 衬底支撑板、包括它的衬底处理设备以及衬底处理方法
KR102275757B1 (ko) * 2020-08-24 2021-07-09 피에스케이 주식회사 기판 처리 장치
KR102504269B1 (ko) * 2021-11-11 2023-02-28 피에스케이 주식회사 지지 유닛 및 이를 포함하는 기판 처리 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5622593A (en) * 1993-12-22 1997-04-22 Tokyo Electron Limited Plasma processing apparatus and method
CN1547759A (zh) * 2001-09-05 2004-11-17 株式会社荏原制作所 基片处理装置
KR20060037819A (ko) * 2004-10-28 2006-05-03 주식회사 하이닉스반도체 웨이퍼 에지의 베벨 식각 장치 및 그를 이용한 베벨 식각방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899195A (en) 1988-01-29 1990-02-06 Ushio Denki Method of exposing a peripheral part of wafer
CA1337428C (en) * 1988-09-06 1995-10-24 Shikoku Chemicals Corporation Process for preparation of 1-benzylimidazole compound, and novel compound
US4875989A (en) 1988-12-05 1989-10-24 Texas Instruments Incorporated Wafer processing apparatus
JPH02192717A (ja) 1989-01-20 1990-07-30 Sharp Corp レジスト除去装置
US5213650A (en) 1989-08-25 1993-05-25 Applied Materials, Inc. Apparatus for removing deposits from backside and end edge of semiconductor wafer while preventing removal of materials from front surface of wafer
JPH04152512A (ja) 1990-10-16 1992-05-26 Fujitsu Ltd ウエハチャック
JPH0521584A (ja) 1991-07-16 1993-01-29 Nikon Corp 保持装置
EP0529888A1 (en) 1991-08-22 1993-03-03 AT&T Corp. Removal of substrate perimeter material
JP3151014B2 (ja) 1991-09-20 2001-04-03 住友精密工業株式会社 ウエーハ端面のエッチング方法とその装置
JPH07142449A (ja) 1993-11-22 1995-06-02 Kawasaki Steel Corp プラズマエッチング装置
JP3521587B2 (ja) 1995-02-07 2004-04-19 セイコーエプソン株式会社 基板周縁の不要物除去方法及び装置並びにそれを用いた塗布方法
DE19622015A1 (de) 1996-05-31 1997-12-04 Siemens Ag Verfahren zum Ätzen von Zerstörungszonen an einem Halbleitersubstratrand sowie Ätzanlage
JPH11214486A (ja) 1998-01-27 1999-08-06 Komatsu Ltd 基板処理装置
JP2000186000A (ja) 1998-12-22 2000-07-04 Speedfam-Ipec Co Ltd シリコンウェーハ加工方法およびその装置
JP3459790B2 (ja) 1999-05-18 2003-10-27 山形日本電気株式会社 除電機能付静電チャック及び静電チャックの除電方法
US6516815B1 (en) 1999-07-09 2003-02-11 Applied Materials, Inc. Edge bead removal/spin rinse dry (EBR/SRD) module
US6436303B1 (en) 1999-07-21 2002-08-20 Applied Materials, Inc. Film removal employing a remote plasma source
JP2002334862A (ja) 2001-05-10 2002-11-22 Mitsubishi Electric Corp 半導体装置の製造方法およびその製造方法に用いる半導体基板の洗浄装置
US6756751B2 (en) * 2002-02-15 2004-06-29 Active Precision, Inc. Multiple degree of freedom substrate manipulator
KR100442194B1 (ko) 2002-03-04 2004-07-30 주식회사 씨싸이언스 웨이퍼 건식 식각용 전극
JP3693972B2 (ja) * 2002-03-19 2005-09-14 富士通株式会社 貼合せ基板製造装置及び基板貼合せ方法
US6837967B1 (en) * 2002-11-06 2005-01-04 Lsi Logic Corporation Method and apparatus for cleaning deposited films from the edge of a wafer
JP3692133B2 (ja) * 2002-12-04 2005-09-07 積水化学工業株式会社 ウェハー外縁の常圧プラズマ処理装置及びエッチング等の処理方法
US20040137745A1 (en) 2003-01-10 2004-07-15 International Business Machines Corporation Method and apparatus for removing backside edge polymer
KR100779814B1 (ko) 2003-03-06 2007-11-28 세키스이가가쿠 고교가부시키가이샤 플라즈마 처리 장치 및 방법
EP1560262B1 (en) * 2003-05-12 2017-08-23 Sosul Co., Ltd. Plasma etching chamber and plasma etching system using same
US6835157B2 (en) * 2003-05-22 2004-12-28 General Motors Corporation Apparatus for controlling a plurality of synchronizers in a manual planetary transmission
DE102004024893A1 (de) * 2003-05-27 2005-04-14 Samsung Electronics Co., Ltd., Suwon Vorrichtung und Verfahren zum Ätzen eines Wafer-Rands
KR100585089B1 (ko) 2003-05-27 2006-05-30 삼성전자주식회사 웨이퍼 가장자리를 처리하기 위한 플라즈마 처리장치,플라즈마 처리장치용 절연판, 플라즈마 처리장치용하부전극, 웨이퍼 가장자리의 플라즈마 처리방법 및반도체소자의 제조방법
KR100532354B1 (ko) * 2004-05-31 2005-11-30 삼성전자주식회사 식각 영역 조절 장치 및 웨이퍼 에지 식각 장치 그리고웨이퍼 에지 식각 방법
US7255747B2 (en) 2004-12-22 2007-08-14 Sokudo Co., Ltd. Coat/develop module with independent stations
JP2006308376A (ja) 2005-04-27 2006-11-09 Tokyo Seimitsu Co Ltd 外観検査装置及び外観検査方法
US7909960B2 (en) * 2005-09-27 2011-03-22 Lam Research Corporation Apparatus and methods to remove films on bevel edge and backside of wafer
US8580078B2 (en) 2007-01-26 2013-11-12 Lam Research Corporation Bevel etcher with vacuum chuck

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5622593A (en) * 1993-12-22 1997-04-22 Tokyo Electron Limited Plasma processing apparatus and method
CN1547759A (zh) * 2001-09-05 2004-11-17 株式会社荏原制作所 基片处理装置
KR20060037819A (ko) * 2004-10-28 2006-05-03 주식회사 하이닉스반도체 웨이퍼 에지의 베벨 식각 장치 및 그를 이용한 베벨 식각방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2000-332088A 2000.11.30

Also Published As

Publication number Publication date
US8580078B2 (en) 2013-11-12
TWI415212B (zh) 2013-11-11
US20140038418A1 (en) 2014-02-06
JP5248524B2 (ja) 2013-07-31
TW200837875A (en) 2008-09-16
CN101589456A (zh) 2009-11-25
WO2008094441A1 (en) 2008-08-07
SG178006A1 (en) 2012-02-28
JP2010517295A (ja) 2010-05-20
KR101423358B1 (ko) 2014-07-24
KR20090106631A (ko) 2009-10-09
US8721908B2 (en) 2014-05-13
US20080179010A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
CN101589456B (zh) 具有真空卡盘的斜面蚀刻器
CN110998783B (zh) 具有双嵌入式电极的基板支撑件
KR102454532B1 (ko) 전기적 아크 및 발광을 방지하고 프로세스 균일도를 개선하기 위한 피처들을 갖는 정전 척
KR101230632B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
CN101273430B (zh) 去除晶片的斜面边缘和背部上的膜的装置和方法
KR20220042082A (ko) 플라즈마 프로세싱을 위한 가변하는 두께를 갖는 상부 전극
CN103890928A (zh) 静电夹盘
US20210296098A1 (en) Sheath and temperature control of a process kit in a substrate processing chamber
KR20230150403A (ko) 이동가능한 에지 링 설계들
US20200286717A1 (en) Electrostatic chuck for high bias radio frequency (rf) power application in a plasma processing chamber
CN114223054A (zh) 衬底处理系统的可移动边缘环
US20220189748A1 (en) Plasma processing apparatus
CN214477329U (zh) 等离子体处理装置和下电极组件
CN114664622A (zh) 一种等离子体处理装置及调节方法
US8854790B1 (en) Electrostatic chuck assembly
KR101013511B1 (ko) 라이너 어셈블리 및 이를 구비하는 플라즈마 처리 장치
CN213660345U (zh) 下电极组件和包含下电极组件的等离子体处理装置
CN218896616U (zh) 半导体工艺设备
US20230238219A1 (en) Plasma processing apparatus and plasma processing method
CN112117177A (zh) 工程气体供应装置以及配备上述装置的基板处理系统
CN114695048A (zh) 下电极组件和包含下电极组件的等离子体处理装置
WO2024005850A1 (en) Moveable edge rings for plasma processing systems
TW202224083A (zh) 基板支撐件中的提升銷接口
CN118263109A (zh) 电极装置、刻蚀方法及半导体工艺设备
KR20210002923A (ko) 기판 처리 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant