CN101553901A - 减少铸模溢料和辅助热嵌条组装的磁助加工 - Google Patents

减少铸模溢料和辅助热嵌条组装的磁助加工 Download PDF

Info

Publication number
CN101553901A
CN101553901A CNA2006800251253A CN200680025125A CN101553901A CN 101553901 A CN101553901 A CN 101553901A CN A2006800251253 A CNA2006800251253 A CN A2006800251253A CN 200680025125 A CN200680025125 A CN 200680025125A CN 101553901 A CN101553901 A CN 101553901A
Authority
CN
China
Prior art keywords
heat diffuser
lead frame
die cavity
mold
magnetic field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800251253A
Other languages
English (en)
Inventor
S·A·库梅尔
B·P·兰格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN101553901A publication Critical patent/CN101553901A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

一种用于加工半导体封装件的方法(300)和装置(200)，其中热扩散器(118)被安置在铸模(202)的模腔(204)，而引线框架(108)被安置在所述热扩散器(118)之上。向所述模腔(204)施加磁场(218)，其中一个或更多个所述热扩散器(118)和引线框架(108)大体被吸引到所述模腔(204)的表面(212)，因此大体确定所述热扩散器(118)在所述模腔(204)中的位置(214)，并定义出所述热扩散器(118)和所述铸模(202)之间的接触区(120)。进一步向所述模腔(204)中注入封装材料(114)，其中至少部分地，由于所述施加的磁场(218)，所述封装材料(114)一般被阻挡进入所述接触区(120)。然后凝固所述封装材料(114)，并将所述半导体封装(100)从所述模腔(204)中取出。

Description

减少铸模溢料和辅助热嵌条组装的磁助加工
技术领域
【001】本发明一般涉及半导体器件和工艺，更具体地说涉及组装具有热扩散器的半导体封装的系统和方法，该半导体封装具有减少的铸模溢料(flash)。
背景技术
【002】在半导体产业中，集成电路(IC)的速度和密度持续增长，而对改进热性能(例如，改进的热耗散)的需求已变得越来越重要。例如，图1展示了传统的半导体封装10，其利用引线框架15作为集成电路或芯片20(例如，半导体管芯)的载体。芯片20被装配在引线框架15的管芯座25上并通过键合引线30与之电耦合，键合引线30被用于电连接该引线框架的引脚35到该芯片上所选择的焊盘(未图示)。该芯片进一步在模制工艺中被塑料或树脂40封装。因此，该塑料或树脂40一般定义出封装体45，其中引线框架15的引脚35被部分地暴露在该封装体的外面以便电耦合到外部的印刷电路板(未图示)。但是，这种类型半导体封装结构的一个缺点是由于整体芯片20和管芯座25一般被封装在封装体45中，因此来自芯片周围的区域的热耗散相当低。
【003】解决热耗散问题的一个传统的方案是在半导体封装中放入热扩散器(也被称为散热片或热嵌条)，其中该热扩散器有助于提高半导体封装的热耗散效率。图2展示了包括热扩散器55的典型的半导体封装50，其中热扩散器被设定为与管芯座25相接触从而辅助耗散来自管芯座和芯片20的热量。图3展示了传统的两部分铸模60的截面图，该铸模用来形成图2中的典型的半导体封装50，其中在封装之前将热扩散器55、引线框架15和芯片20安置于铸模60的模腔65中。一般，热扩散器55“落入(dropped in)”到模腔65中以便热扩散器的底部部分70与铸模60的铸模接触面75相接触。在之前的操作中，例如，芯片20被附着到引线框架15的管芯座25上，而键合引线30被连接到引线框架的引脚35与芯片上所选择的焊盘(未图示)之间。引线框架15、芯片20和键合引线30被安置于模腔65中，以便管芯座25的底盘面80被设定为与热扩散器55的上表面85相接触。然后将铸模60的两个半铸模90A和90B合在一起，并将封装材料(未图示)传送到模腔65中直到该腔室被充满。当封装材料固化时，打开铸模60并取出完成的封装。
【004】另一个尝试解决集成电路封装，如图2中的封装50的热耗散问题的改进方法一直尝试将热扩散器55的底部部分70直接暴露于封装50的外面，以便外部散热片(未图示)可以与热扩散器进行热耦合，由此大大降低塑料封装带来的热阻。但是，由于各种加工困难，当连同上述“落入”技术一起使用时，对解决热耗散问题的所有上述尝试有成功的也有失败的。例如，在封装工艺过程中出现在图3的模腔65中的高压和湍流会使热扩散器55在腔室中移动，从而产生各表面之间不是最理想的接触，并导致传热效率降低，或甚至改变每件封装的传热效率。
【005】此外，封装材料的特性(例如，粘度)和每件具体的热扩散器55的尺寸变化的结合在封装过程中产生热扩散器的表面、铸模60的铸模接触面75和管芯座25的底盘面80之间的分离，因此进一步有害地影响传热效率。例如，底盘面80、铸模接触面75和热扩散器55之间的不充分密封一般使得封装材料流入或渗入热扩散器、管芯座25和铸模60之间，从而在热扩散器的表面(多个)形成溢料95(不希望出现的封装材料)，如图2所示，因此有害地影响半导体封装50的传热性能。一般，渗料和溢料95是不希望出现的，这不仅因为它们使得热扩散器55传导来自芯片20的热的热传输能力退化，还因为它们是难看的表面缺陷，客户往往不希望它们出现在成品中。这种不想要的塑料使得必须在后续处理操作之前对暴露出的热扩散器表面进行广泛的、昂贵的清洁和后处理。
【006】因此，当前存在对用于加工具有热扩散器的半导体封装件的可靠工艺的需求，其中传热性能被实质改进，并且其中对热扩散器进行清除渗料(bleed)或溢料的后处理被实质减到最少。
发明内容
【007】本发明通过提供一种改进的模制装置和用于形成集成电路或半导体封装的方法来克服现有技术的局限性，其中利用和模制装置相关的磁场来确定集成电路封装中一个或更多个易受磁场影响的组件的位置。
【008】本发明一般针对一种用于加工集成电路封装的改进方法和装置。更具体地说，本发明针对利用和模制装置相关的磁场来控制与半导体封装相关的一个或更多个热扩散器和引线框架的位置或方位。依照本发明的一个示例性方面，模制装置包括第一半铸模和第二半铸模，其中第一半铸模和第二半铸模中的一个包括有嵌入其中的磁铁。该磁铁一般可操作用于将半导体封装的一个或更多个易受磁场影响的组件，如一个或更多个热扩散器和引线框架，吸引到由两个半铸模限定的腔室的表面，其中一个或更多个组件的位置一般由磁场来控制。
【009】例如，磁铁可以包括永久磁铁或电磁铁，其中该磁铁一般可操作用于吸引与一个或更多个组件相关的一种或多种顺磁材料。在一个示例中，所述一个或更多个易受磁场影响的组件包括形成于其上的顺磁涂层，其中磁铁通过吸引该顺磁涂层而将一个或更多个组件吸引到腔室的表面上。例如，通过将热扩散器吸引到腔室的表面上，该磁铁一般可操作用于密封该热扩散器的底部部分，以便在将铸模或封装化合物注入腔室中时，该热扩散器的底部部分不会完全暴露于封装化合物。该热扩散器的这种未暴露的底部部分一般增大了由此制成的半导体封装的传热效率。此外，依照本发明的另一个示例，引线框架和热扩散器之间的接合面通过磁场基本相互压缩，其中可以实现引线框架和热扩散器之间的进一步密封，从而进一步提高半导体封装的传热效率。
附图说明
【010】图1展示了传统集成电路封装的截面图；
【011】图2展示了其中合并了热扩散器的传统集成电路封装的截面图；
【012】图3展示了传统铸模的截面图，该铸模用于形成其中合并了热扩散器的集成电路封装；
【013】图4展示了依照本发明的一个方面的示例性IC封装的截面图；
【014】图5展示了依照本发明的一个方面的示例性铸模装置的截面图，该装置处于闭合位置；
【015】图6展示了依照本发明的一个方面的示例性铸模装置的截面图，该装置处于打开位置；
【016】图7是依据本发明用于加工集成电路封装的示例性方法的示意框图。
具体实施方式
【017】图4展示了依照本发明形成的示例性IC封装100的截面图，其在随后进行讨论。例如，IC封装100包括半导体管芯或芯片102，其被安置于封装体104中，位于引线框架108的管芯座106上。芯片102通过多根键合引线112电连接到引线框架108的多个引脚110。应该注意到管芯座106和引线框架108的多个引脚110相互耦合(例如，通过系杆)，但是为了简明在图4中未展示这一耦合。IC封装100的芯片102进一步通过封装化合物或封装材料114，如环氧树脂或塑料树脂，被封装于封装体104内，其中除了电耦合到芯片的多个引脚110以外，芯片与外部环境116基本隔离(例如，电隔离或环境隔离)。依照本发明，IC封装100进一步包括位于封装体104内的热扩散器118(例如，热嵌条)，其中该热扩散器可操作用于有效地将来自芯片102和管芯座106的热传输到区域120，该区域120一般远离芯片和管芯座。
【018】在一个示例中，热扩散器118在第一界面122处与管芯座104热耦合，该界面在热扩散器和管芯座之间。如下文所述，热扩散器118的底面124被进一步暴露于外部环境116，其中在铸模之后热扩散器的底面实际上没有封装材料114设置于其上。因此，可以得到热能从芯片102到外部环境116的高效传输，以此提高该IC封装100的可靠性。依照本发明，一个或更多个热扩散器118和引线框架108包含有，或覆盖有一般易受磁场影响的材料126，如顺磁材料，这样做的一个意图将在后面阐述。材料126不需要本质上是高磁性的，但与芯片102和和封装材料114相比应该相对的具有磁性。示例性顺磁材料可以包括镍或含镍的合金，如含镍、钯和金的合金。应该注意到热扩散器118可以被安置在封装体104内的其他地方，例如芯片102上方的位置(未图示)，且所有这些位置都被认为落在本发明的范围之内。
【019】图5展示了用于形成图4中示例性IC封装100的示例性模制装置200。应该注意到尽管此后是参考图4中的IC封装100描述图5中的模制装置200的，但模制装置并不局限于生产图4中的IC封装100，各种其他的IC封装结构也可以替代性地通过使用图5中的模制装置200来形成。例如，模制装置200包括可分离的第一半铸模202A和第二半铸模202B(例如，“蚌壳”形铸模)，其中所描述的铸模装置处于闭合位置，以及其中大体在第一半铸模和第二半铸模之间定义出模腔或模槽204。例如，第一半铸模202A和第二半铸模202B可操作地相互分离，这在此后会更详细地描述。图5进一步展示了封装之前安置在模槽(chase)204内的热扩散器118、引线框架108和芯片102，其中引线框架的引脚110大体从模槽延伸到模制装置100的外面部分206。在本示例中，芯片102之前已经与引线框架108的管芯座106相耦合，而在前面的工艺中芯片102已经通过引线键合到多个引脚110，因此定义出引线框架组件207。
【020】如上所述，依照本发明的一个示例性方面，一个或更多个热扩散器118和引线框架108包括一般易受磁场影响的材料。在优选实施例中，一个或更多个热扩散器106和引线框架108包括顺磁涂层208，其包括由镍、钯和金组成的合金。此外，热扩散器118优选包括具有高的热传导率的材料，例如覆盖有顺磁涂层208的铜或铝，以便热扩散器一般保持有利的高的热传导率，同时还易受磁场的影响。
【021】依照本发明，铸模装置200进一步包括磁铁210，如电磁铁或永磁铁，其中该磁铁与第一半铸模202A或第二半铸模202B相结合。例如，磁铁210位于第一半铸模202A内且在模槽204的内表面212之下，其一般与一个或更多个热扩散器118，引线框架108和芯片102相对于模槽的所需位置214相关。在一个示例中，磁铁210大体沿模槽204的中心线216嵌入到第一半铸模202A中，其中该磁铁可操作用于在模槽204内生成磁场218。
【022】在当前示例中，在形成IC封装，如图4中的IC封装100的过程中，如图6所示，当铸模装置处于打开位置220时，图5所示的热扩散器118一般被放置在或落入到铸模装置200的第一半铸模202A的模腔或模槽204中，以便热扩散器的底面124与模槽204的内表面212相接触。在生产环境中，其中铸模装置200矩阵(matrix)(未图示)一般被用于同时生成多个IC封装，每个热扩散器118可以被分别插入到各自的模槽204中，或可替代地，作为热扩散器的矩阵阵列可以被基本同时地落入到相应的模槽矩阵中。热扩散器118也可以通过叠币型分配器(coin-stack type dispenser)被落入到模腔或模槽204中。
【023】依据本发明，当热扩散器118被落入到模槽204中时，该热扩散器可以在磁场218的作用下可操作用于相对于该模槽对准。在磁铁210为永磁铁的情况下，磁场是基本恒定的，热扩散器118自动地在磁场218的作用下在模槽204中对齐。可替换地，在磁铁210为电磁铁的情况下，在该电磁铁被施加电压时热扩散器118在模槽204中对齐。作为另一个替代实施例，磁铁210在第一半铸模202A中是可以移动的，其中在磁铁移动到模槽204附近时，热扩散器118与模槽204对齐。因此，至少部分地由于顺磁涂层208而在磁场218的影响下时，一个或更多个热扩散器118和引线框架108可操作用于维持在模槽104中大体固定的位置上。一旦热扩散器118被放置于模槽204中，引线框架组件207就被安置于该模槽之上。例如，通过在与第一半铸模202A相结合的销子(未图示)上的引线框架108中布置孔洞(未图示)，引线框架组件207被安置在第一半铸模202A上。磁场218还大致导致管芯座106(其包括顺磁涂层208)被拉向热扩散器118，因此沿第一界面122将该管芯座和热扩散器118大致密封(gasket)，并进一步迫使热扩散器的底面124紧贴模槽204的内表面212。因此这样的磁场拉力进一步使得热扩散器118处于适当的位置，并进一步导致热扩散器和模槽204的内表面212间的紧密密封。
【024】依照本发明的另一个示例性方面，随后将第一半铸模202A和第二半铸模202B置于图5所示的闭合位置203，其中封装材料或封装化合物(未图示)被选择性地从封装材料源(未图示)通过一个或更多个通道或端口(未图示)传输到模腔或模槽204中，直到该模腔被充满。由于热扩散器118的底面124与模腔204的内表面212之间的紧密密封，封装材料一般被禁止沿该热扩散器的底面进入区域120中，因此一般防止在封装材料固化时在该热扩散器的底面上形成渗料或溢料。当封装材料固化时，通过分离第一铸模202A和第二半铸模202B铸模装置200被再次打开，从它里面取出图4中的IC封装100。相应地，所完成的IC封装100中的热扩散器118的底面124因此提供了从热扩散器到外部组件，例如散热片(未图示)的高的热传导率。
【025】依据本发明的另一个方面，图7是展示加工IC封装的示例性方法300的框图。应该认识到，尽管这些示例性方法在此处被展示和描述为一连串的动作或事件，但本发明并不局限于所展示的这些动作或事件的顺序，这是因为依据本发明，一些步骤也可以以不同的顺序发生和/或与本文中所描述和图解说明的步骤以外的其它步骤同时发生。另外，可能并不需要所有已图示的步骤来实现本发明的方法。而且，应该认识到这些方法可以结合这里图解说明和描述的系统来实现，也可以结合这里未展示的其它系统来实现。
【026】如图7所示，方法300开始于动作305，其中热扩散器被安置在铸模装置的模腔中。该铸模装置，例如，类似于图5和图6中的铸模装置200，其中该铸模装置具有与之相结合的磁铁210。在图7的动作310中，引线框架被放置于热扩散器之上，并且在动作315中向模腔施加磁场。一个或更多个热扩散器和引线框架一般还易于受该磁场的影响，因此该磁场大体吸引相应的热扩散器和引线框架中的一个或更多个在一接触区，如图4-6中的区域120，紧贴模腔的内表面。在图7的动作320中进一步向模腔中注入封装化合物，其中至少部分地，由于所施加的磁场，封装化合物一般被阻挡进入该接触区。然后在动作325中凝固该封装材料，并在动作330中从铸模中取出完成的IC封装。
【027】与本发明相关的领域的技术人员应认识到可以对这些示例性的实施例作出各种添加、删减、替换和其他修改，而不偏离本发明权利要求的范围。

Claims (9)

1.一种加工半导体封装件的方法，该方法包括：
在模腔中安置热扩散器；
在所述热扩散器之上安置引线框架；
向所述模腔施加磁场，其中一个或更多个所述热扩散器和引线框架大体被所述磁场吸引到所述模腔的内表面，因此大体迫使所述热扩散器在其接触区紧贴所述模腔的所述内表面；
向所述模腔中注入封装化合物，其中至少部分地由于所施加的磁场，所述封装化合物大体被阻挡进入所述接触区；以及
凝固所述封装化合物。
2.根据权利要求1所述的方法，其中一个或更多个所述引线框架和热扩散器包含顺磁材料。
3.根据权利要求2所述的方法，其中一个或更多个所述引线框架和热扩散器被顺磁涂层覆盖。
4.根据权利要求2或3所述的方法，其中所述顺磁材料包含镍-钯-金化合物。
5.一种由工艺形成的半导体器件，所述工艺包括：
提供其中具有腔室的铸模；
在所述铸模的所述腔室中安置热扩散器；
在所述热扩散器之上安置引线框架；
向所述铸模施加磁场，其中所述引线框架大体易受磁场的影响，以及其中所述引线框架大体压迫位于所述引线框架和所述铸模的表面之间的所述热扩散器；
向所述腔室中注入封装化合物，其中至少部分地，由于所述磁场，所述封装化合物大体被阻止接触所述热扩散器、引线框架及所述铸模之间定义的多个接触面；以及
凝固所述封装化合物。
6.根据权利要求5所述的半导体器件，其中至少部分地，由于其上的镀金属，所述引线框架易于受到所述磁场的影响。
7.根据权利要求6所述的半导体器件，其中所述镀金属包含镍、钯和金中的一种或多种。
8.一种用于形成半导体封装的模制装置，该模制装置包括：
具有其中定义了模腔的铸模；以及
磁铁，其与所述模腔的一部分相结合且可操作用于将所述半导体封装的一个或更多个顺磁组件基本吸引到所述模腔的表面上。
9.根据权利要求8所述的模制装置，其中所述磁铁被置于所述模腔的底面以下且与所述半导体封装的所述一个或更多个顺磁组件的所需位置相结合。
CNA2006800251253A 2005-05-10 2006-05-10 减少铸模溢料和辅助热嵌条组装的磁助加工 Pending CN101553901A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/125,712 2005-05-10
US11/125,712 US20060255479A1 (en) 2005-05-10 2005-05-10 Magnetic assist manufacturing to reduce mold flash and assist with heat slug assembly

Publications (1)

Publication Number Publication Date
CN101553901A true CN101553901A (zh) 2009-10-07

Family

ID=37397242

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800251253A Pending CN101553901A (zh) 2005-05-10 2006-05-10 减少铸模溢料和辅助热嵌条组装的磁助加工

Country Status (4)

Country Link
US (1) US20060255479A1 (zh)
JP (1) JP2008545254A (zh)
CN (1) CN101553901A (zh)
WO (1) WO2006122125A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102231366A (zh) * 2011-06-15 2011-11-02 江苏长电科技股份有限公司 四面无引脚半导体封装方法及其封装模具结构
CN102244020A (zh) * 2011-06-20 2011-11-16 江苏长电科技股份有限公司 复合材料引线框封装方法及其封装模具结构
CN102347247A (zh) * 2011-09-30 2012-02-08 常熟市广大电器有限公司 一种可调的芯片封装模具

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193620B2 (en) * 2010-02-17 2012-06-05 Analog Devices, Inc. Integrated circuit package with enlarged die paddle
CN104251783A (zh) * 2013-06-26 2014-12-31 鸿富锦精密电子(天津)有限公司 模拟散热装置
US9817079B2 (en) * 2014-07-21 2017-11-14 Infineon Technologies Ag Molded sensor package with an integrated magnet and method of manufacturing molded sensor packages with an integrated magnet
US20170103904A1 (en) * 2015-10-12 2017-04-13 Texas Instruments Incorporated Integrated circuit package mold assembly

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60257546A (ja) * 1984-06-04 1985-12-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPS62261133A (ja) * 1986-05-08 1987-11-13 Matsushita Electronics Corp 半導体装置の製造方法
JPH06120374A (ja) * 1992-03-31 1994-04-28 Amkor Electron Inc 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
TW423124B (en) * 1998-11-27 2001-02-21 Walsin Advanced Electronics Lead frame with heat dissipation plate
US6337228B1 (en) * 1999-05-12 2002-01-08 Amkor Technology, Inc. Low-cost printed circuit board with integral heat sink for semiconductor package
US6146924A (en) * 1999-08-06 2000-11-14 Vanguard International Semiconductor Corporation Magnetic insert into mold cavity to prevent resin bleeding from bond area of pre-mold (open cavity) plastic chip carrier during molding process
KR100335480B1 (ko) * 1999-08-24 2002-05-04 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
TW447096B (en) * 2000-04-01 2001-07-21 Siliconware Precision Industries Co Ltd Semiconductor packaging with exposed die
US7217594B2 (en) * 2003-02-11 2007-05-15 Fairchild Semiconductor Corporation Alternative flip chip in leaded molded package design and method for manufacture
JP4385911B2 (ja) * 2004-09-28 2009-12-16 株式会社デンソー 回転角度検出装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102231366A (zh) * 2011-06-15 2011-11-02 江苏长电科技股份有限公司 四面无引脚半导体封装方法及其封装模具结构
CN102244020A (zh) * 2011-06-20 2011-11-16 江苏长电科技股份有限公司 复合材料引线框封装方法及其封装模具结构
CN102347247A (zh) * 2011-09-30 2012-02-08 常熟市广大电器有限公司 一种可调的芯片封装模具
CN102347247B (zh) * 2011-09-30 2012-12-26 常熟市广大电器有限公司 一种可调的芯片封装模具

Also Published As

Publication number Publication date
JP2008545254A (ja) 2008-12-11
WO2006122125A3 (en) 2009-04-23
US20060255479A1 (en) 2006-11-16
WO2006122125A2 (en) 2006-11-16

Similar Documents

Publication Publication Date Title
CN102280390B (zh) 组装具有散热器的半导体器件的方法
CN101553901A (zh) 减少铸模溢料和辅助热嵌条组装的磁助加工
US6498055B2 (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
CN108028235B (zh) 树脂封装装置以及树脂封装方法
JP2002270638A (ja) 半導体装置および樹脂封止方法および樹脂封止装置
KR200309906Y1 (ko) 반도체 패키지 제조용 리드프레임
CN107017174A (zh) 半导体装置及其制造方法
CN104425426A (zh) 压力传感器装置及装配方法
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
CN110010559A (zh) 具有空气腔体的半导体封装件
CN108400218B (zh) 一种基于csp型式的led封装方法
CN109698132A (zh) 半导体器件的制造方法和引线框架
CN109427698A (zh) 组装qfp型半导体器件的方法
US7795712B2 (en) Lead frame with non-conductive connective bar
JP6986539B2 (ja) 樹脂成形済リードフレームの製造方法、樹脂成形品の製造方法、及びリードフレーム
CN209232767U (zh) 一种新型半导体封装结构
CN104465588B (zh) 具有应力释放和散热器的半导体封装件
CN112652543A (zh) 半导体装置的制造方法
CN107808872B (zh) 一种腔体向下的球栅阵列塑料封装制备方法
CN105702656B (zh) 在引线互连点上具有镀层的集成电路器件及其形成方法
CN104882386A (zh) 半导体器件格栅阵列封装
JP2555931B2 (ja) 半導体装置の製造方法
CN215578541U (zh) 框架和封装集成电路
US20240178007A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
CN107399041A (zh) 一种铆合式封胶的led封装工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20091007